CN112929121A - 时钟同步网络、时钟触发网络及实时触发处理方法 - Google Patents

Abstract

本公开提供了一种时钟同步网络、时钟触发网络及实时触发处理方法，其中，时钟同步网络包括：N个时钟触发模块，用于获取并传递通讯信息，输出同步时钟，其中，每两个时钟触发模块之间均可相互传递通讯信息；N个前端采集模块组，与每个时钟触发模块对应设置，用于接收同步时钟及授时信息，同步实时获取采集数据，并输出子触发信息至相应的时钟触发模块；前端采集模块组包括至少一个前端采集模块，该前端采集模块适用于实时同步采集信号波形，获取采集数据。本公开中的时钟同步网络仅用一个传输网络即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。

Description

时钟同步网络、时钟触发网络及实时触发处理方法

技术领域

本公开涉及实验物理的时钟同步控制领域，尤其涉及一种时钟同步网络、时钟触发网络及实时触发处理方法。

背景技术

为了确保数据采集的同步精度，目前大规模的物理实验普遍采用的是星形或树状网络的时钟同步网络架构，其网络的根节点上存在一个主时钟模块，而其从模块则分布在其余不同叶节点上，从而构成主从同步时钟及控制指令的扇出方式。同时，实验物理中往往需要构建实时触发网络，以排除无效事例，降低系统数据率。

现有时钟同步网络常存在以下局限：现有技术中采用的树状拓扑结构网络均为单向，仅能实现同步时钟及控制信息的分发，难以支持触发信息的实时交互传递及处理。额外构建触发网络使得系统十分复杂。

因此，为了确保数据采集的同步精度，现有时钟同步网络难以对多级触发信息实现实时交互、同步授时及网络结构难以扩展的技术问题有待解决。

发明内容

(一)要解决的技术问题

本公开提出了一种时钟同步网络及其实时触发处理方法，以至少解决上述现有技术中存在的问题。

(二)技术方案

为达到上述目的，本公开提供了一种时钟同步网络，包括：

N个时钟触发模块，适用于获取并传递通讯信息，整合通讯信息形成N个同步时钟系统，同步时钟系统包括同步时钟；其中，N为大于等于1的整数；其中，N个时钟触发模块中相邻的两个时钟触发模块分别作为主授时节点和从授时节点，主授时节点与从授时节点之间相互传递通讯信息；

N个前端采集模块组，与每个时钟触发模块对应设置；其中，前端采集模块组包括：至少一个前端采集模块，至少一个前端采集模块与对应的同一个时钟触发模块相连，适用于接收时钟触发模块输出的同步时钟及授时信息，整合同步时钟、授时信息形成同步时钟系统；其中，前端采集模块适用于实时同步采集信号波形，获取采集数据；其中，前端采集模块整合同步时钟系统形成授时反馈信息，并输出授时反馈信息至与前端采集模块相应的时钟触发模块，完成前端采集模块的同步授时。

在本公开的一些实施例中，主授时节点，包括N个时钟触发模块中第k个时钟触发模块，适用于发出下行通讯信息并接收上行通讯信息；

从授时节点，包括N个时钟触发模块中第k+1个时钟触发模块，适用于发出上行通讯信息并接收下行通讯信息；其中，k为大于等于1且小于N的整数。

在本公开的一些实施例中，主授时节点包括：

主接收器，主接收器的第一端与从授时节点相连，适用于接收上行通讯信息，整合上行通讯信息形成主恢复时钟和从系统时间信息，输出主恢复时钟和从系统时间信息；

时间数字转换器，与主接收器的第二端相连，适用于接收主授时节点的主系统时钟和主接收器输出的主恢复时钟，测量主系统时钟与主恢复时钟的主相位差信息，并输出主相位差信息；

系统计时器，适用于接收从接收器输出的从系统时间信息和主系统时钟，整合主系统时钟形成主系统时间信息，整合从系统时间信息决定是否发送主系统时间信息；

主发送控制器，与时间数字转换器和系统计时器相连，适用于接收时间数字转换器输出的主相位差信息及系统计时器输出的主系统时间信息，整合主相位差信息和主系统时间信息形成主发送信息；

主发送器，与主发送控制器相连，适用于接收主发送控制器输出的主发送信息及主系统时钟，整合主发送信息和主系统时钟形成下行通讯信息，输出下行通讯信息。

在本公开的一些实施例中，从授时节点包括：

从接收器，从接收器的第一端与主发送器相连，适用于接收主发送器输出的下行通讯信息，整合下行通讯信息形成从恢复时钟、主相位差信息及主系统时间信息；

时间数字转换器，与从接收器的第二端相连，适用于接收从授时节点的从系统时钟和从接收器输出的从恢复时钟，测量从系统时钟与从恢复时钟的从相位差信息，并输出从相位差信息；

相位调节控制模块，与从接收器和时间数字转换器相连，适用于接收从接收器输出的主相位差信息和时间数字转换器输出的从相位差信息，整合主相位差信息和从相位差信息形成从相位差偏移信息，输出从相位差偏移信息；

时钟锁相环，与从接收器和相位调节控制模块相连，适用于接收从接收器输出的从恢复时钟和相位调节控制模块输出的从相位差偏移信息，整合从恢复时钟和从相位差偏移信息形成从系统时钟；

系统计时器，与从接收器相连，适用于接收从接收器输出的主系统时间信息，整合主系统时间信息和从系统时钟形成从系统时间信息，输出从系统时间信息；

从发送控制器，与系统计时器相连，适用于接收系统计时器输出的从系统时间信息，整合从系统时间信息形成从发送信息，输出从发送信息；

从发送器，从发送器的第一端与主接收器相连，从发送器的第二端与从发送控制器相连，适用于接收从发送控制器输出的从发送信息，整合从发送信息和从系统时钟形成上行通讯信息，输出上行通讯信息至主接收器。

在本公开的一些实施例中，时钟同步网络还包括：

串行通道，适用于连接每个时钟触发模块；每两个时钟触发模块之间的串行通道为两个，串行通道为光纤或电缆中的一种。

在本公开的一些实施例中，时钟触发模块为使用现场可编辑逻辑阵列的板卡。

在本公开的一些实施例中，时间数字转换器为在现场可编辑逻辑阵列中使用延时单元构建的延时链，适用于测量时间间隔。

本公开还提供了一种时钟触发网络，包括：

控制系统，适用于输出控制信息，并接收控制反馈信息；

第一级主节点时钟触发模块，与控制系统相连，适用于接收控制系统输出的控制信息，整合控制信息形成下行通讯信息，适用于接收时钟同步网络输出的上行通讯信息，整合上行通讯信息形成控制反馈信息，发送至控制系统；

时钟同步网络，与第一级主节点时钟触发模块相连，适用于接收第一级主节点时钟触发模块输出的下行通讯信息，整合下行通讯信息形成上行通讯信息，输出上行通讯信息至第一级主节点时钟触发模块。

在本公开的一些实施例中，时钟同步网络中的前端采集模块还包括：触发模块，适用于整合采集数据形成子触发信息并接收总触发信息；

时钟同步网络中的时钟触发模块还包括：子触发预处理模块，适用于汇聚至少一个前端采集模块内的子触发信息和子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对子触发信息和预处理子触发信息进行排序或合并形成预处理子触发信息，发送预处理子触发信息至时钟触发模块的上一级时钟触发模块；

第一级主节点时钟触发模块还包括：总触发处理模块和子触发预处理模块；子触发预处理模块适用于汇聚至少一个前端采集模块内的子触发信息和子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对子触发信息和预处理子触发信息进行排序或合并形成预处理子触发信息；总触发处理模块与子触发预处理模块相连，接收子触发预处理模块输出的预处理触发信息并整合预处理触发信息产生总触发信息，输出总触发信息，并将总触发信息分发至每个时钟触发模块对应的前端采集模块组中的至少一个前端采集模块内。

本公开还提供了一种实时触发处理方法，包括：

获取控制信息，通过控制系统将控制信息输出至第一级主节点时钟触发模块；

通过第一级时钟触发模块接收控制信息，同时接收上行通讯信息，整合控制信息形成时钟同步网络的下行通讯信息，整合时钟同步网络的上行通讯信息形成控制系统的控制反馈信息；其中，上行通讯信息为时钟同步网络整合子触发信息、主相位差信息和从相位差信息形成；

将上行通讯信息上传至第一级时钟触发模块，时钟同步网络根据下行通讯信息实现同步及触发处理。

(三)有益效果

从上述技术方案可以看出，本公开的时钟同步网络及其实时触发处理方法至少具有以下有益效果其中之一或其中一部分：

(1)本公开中的时钟同步网络仅用一个传输网络即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。

(2)本公开中的时钟同步网络中各模块均具备处理能力，可为实验物理提供强大而易用的数字触发平台。

(3)本公开中的时钟同步网络不依赖于光或电传输技术，极大拓展了其适应性，且整个同步过程不需要任何专用交换机，可进一步拓展构建成为大型同步触发网络。

附图说明

图1是本公开实施例中的时钟同步网络模型示意图。

图2是本公开实施例中的主从授时节点组的信息交互示意图。

图3是本公开实施例中的触发交互过程示意图。

图4是本公开实施例中的时钟触发网络的模型示意图。

图5为本公开实施例中的实时触发处理方法流程图。

具体实施方式

本公开提供了一种时钟同步网络，包括：N个时钟触发模块，用于获取并传递通讯信息，输出同步时钟，其中，每两个时钟触发模块之间均可相互传递通讯信息；N个前端采集模块组，与每个时钟触发模块对应设置，用于接收同步时钟及通讯信息，同步实时获取采集数据，并输出子触发信息至相应的时钟触发模块。本公开中的时钟同步网络仅用一个传输网络即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。但是，本公开能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本公开的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同元件。

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

本公开提供了一种时钟同步网络，如图1所示，该时钟同步网络包括：N个时钟触发模块和N个前端采集模块组。

该N个时钟触发模块用于获取通讯信息，将通讯信息整合并形成同步时钟系统，同步时钟系统包括同步时钟，时钟触发模块适获取并传递通讯信息。两个相邻的时钟触发模块分别作为主授时节点和从授时节点相互传递通讯信息。

该N个前端采集模块组与每个时钟触发模块对应设置。每个前端采集模块组中又包含多个前端采集模块，上述前端采集模块均分别与每个时钟触发模块相连。

各个前端采集模块分别实时获取采集数据。为实现同步获取，各前端采集模块接收时钟触发模块输出的同步时钟及授时信息然后整合并形成同步时钟系统，实现全局同步。前端采集模块整合其同步时钟系统形成授时反馈信息，并输出授时反馈信息至与时钟触发模块，完成前端采集模块的同步授时过程。

上述时钟同步网络中，每个时钟触发模块及其相对应设置的前端采集模块组成一个读出节点，将各个读出节点串联，采用链式分布式架构，实现全局同步时钟的分发和触发信息的交换。仅用一个传输链即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。

本公开实施例中的上述链式结构中的每个读出节点均可由包含时钟触发模块和前端采集模块的PXIe标准机箱(ACTA及VXI等机箱均可)构成。时钟触发模块可为同步时钟触发板卡或现场可编辑逻辑阵列(FPGA)，前端采集模块可为采集数据板卡。各个机箱之间通过高速串行通道相连接形成时钟同步网络，该网络可完成高精度的同步授时和触发信息处理。其中，高精度同步授时包括时间同步和时钟相位同步，触发信息处理包括子触发信息汇聚和总触发信息分发。

时钟同步网络中的每两个相邻的读出节点可作为主从授时节点组，相互传递通讯信息。授时包括时钟同源，时钟同步和时间同步，其中：时钟同源通过接收器获取恢复时钟实现，时钟同步通过测量主从节点内相位差，在根据相位差计算得到，时间同步通过主从节点间通讯信息和授时反馈信息实现。

时钟同源：主授时节点使用系统时钟发送串行通讯数据至从授时节点，从授时节点从串行数据中得到恢复时钟，该时钟与主授时节点的系统时钟同源。

时钟相位同步：主授时节点使用主节点系统时钟发送串行数据至从授时节点，从授时节点从串行数据中得到从节点恢复时钟。从节点系统时钟由从节点恢复时钟经PLL(时钟锁相环)去抖后得到，使用TDC(FPGA内延时链)测量从节点内系统时钟和恢复时钟的相位差。从节点内时钟相位差被送至从节点内相位调节控制模块。

此外，从授时节点使用从节点系统时钟发送串行通讯数据至主授时节点，主授时节点从串行数据中得到主节点恢复时钟。使用TDC(FPGA内延时链)测量主节点内系统时钟和恢复时钟的相位差。主授时节点将测量得到的主节点内时钟相位差发送至从节点，继而送至从节点内相位调节控制模块。相位调节控制模块根据主从节点内时钟相位差计算得到主从节点系统时钟相位差异，并控制PLL调节相位，使得主从节点系统时钟同相(实现时钟同步)。

时间同步：通过由主授时节点传递通讯信息至从授时节点，再由从授时节点返回授时反馈信息至主授时节点。多次往返即可在从授时节点计算得到其与主授时节点时间系统之间的固有偏差。在从授时节点对其时间系统进行修正，即可实现主从授时节点的时间系统同步。如图2所示，主从授时节点组包括：主授时节点和从授时节点，主授时节点与从授时节点之间可相互传递通讯信息。

主授时节点包括：主接收器、时间数字转换器、系统计时器、主发送控制器和主发送器，均在FPGA内实现。

主接收器的第一端与从授时节点相连，用于接收上行通讯信息，整合上行通讯信息形成主恢复时钟和从系统时间信息，输出主恢复时钟和从系统时间信息。

时间数字转换器在FPGA内使用延时单元构建延时链构建，该时间数字转换器与主接收器的第二端相连，时间数字转换器用于接收外部授时系统提供的主系统时钟和主接收器输出的主恢复时钟，测量主系统时钟与主恢复时钟的主相位差信息，并输出主相位差；

系统计时器使用主系统时钟进行计时，适用于接收从接收器输出的从系统时间信息和主系统时钟，整合所述主系统时钟形成主系统时间信息，整合所述从系统时间信息决定是否发送主系统时间信息。

其中，外部授时系统与本公开实施例中的时钟同步网络相连，可为时钟同步网络提供外部参考时钟作为主系统时钟。

主发送控制器，与时间数字转换器和系统计时器相连，适用于接收时间数字转换器输出的主相位差信息及系统计时器输出的主系统时间信息，整合主相位差信息和主系统时间信息形成主发送信息。

主发送器与上述主发送控制器相连，适用于接收主发送控制器输出的主发送信息及主系统时钟，将主发送信息和主系统时钟进行整合形成下行通讯信息，输出下行通讯信息至从授时节点。

从授时节点包括：从接收器、时间数字转换器、相位调节控制模块、时钟锁相环、系统计时器、从发送控制器和从发送器。

从接收器与主发送器相连，用于接收下行通讯信息，将下行通讯进行整合形成从恢复时钟、相位差信息和主系统时间信息，并将从恢复时钟、相位差信息和主系统时间信息输出。

时间数字转换器，与从接收器的第二端相连，适用于接收从授时节点的从系统时钟和从接收器输出的从恢复时钟，测量从系统时钟与从恢复时钟的从相位差信息，并输出从相位差信息；

相位调节控制模块，与从接收器和时间数字转换器相连，适用于接收从接收器输出的主相位差信息和时间数字转换器输出的从相位差信息，整合主相位差信息和从相位差信息形成从相位差偏移信息，输出从相位差偏移信息；时钟锁相环(PLL)位于接收器和相位调节控制模块之间，并与上述接收器和相位调节控制模块相连，该时钟锁相环用于接收从回复时钟和从相位差偏移信息，将从恢复时钟和从相位差偏移信息整合形成从系统时钟，输出从系统时钟。

时钟锁相环可对从恢复时钟进行调相及去抖，使得其输出的从授时节点系统时钟更为稳定，也为前端采集模块提供高性能的采集数据。

系统计时器，与从接收器相连，适用于接收从接收器输出的主系统时间信息，整合主系统时间信息和从系统时钟形成从系统时间信息，输出从系统时间信息；

从发送控制器，与系统计时器相连，适用于接收系统计时器输出的从系统时间信息，整合从系统时间信息形成从发送信息，输出从发送信息。

从发送器，其第一端与主接收器相连，其第二端与从发送控制器相连，适于接收从发送控制器输出的从发送信息，整合从发送信息和从系统时钟形成上行通讯信息，输出上行通讯信息至主接收器。

上述主从授时节点组使得本公开实施例中的链式时钟同步网络具有较强的可扩展性且不依赖于光或电传输技术，极大拓展了时钟同步网络的适应性。当该网络需大覆盖范围应用时，可使用光纤传输以获得更远的数据传输距离，进一步拓展构建成为大型同步网络。如图3所示，时钟同步网络中的时钟触发模块还包括：子触发预处理模块，用于汇聚至少一个前端采集模块内的采集数据并形成的子触发信息，对子触发信息进行排序或合并形成预处理触发信息；

第一级主节点时钟触发模块还包括：总触发处理模块、子触发预处理模块，总触发处理模块与子触发预处理模块相连，用于接收外部授时系统提供的外部触发信息并将外部触发信息分发至每个时钟触发模块对应的前端采集模块组中的至少一个前端采集模块内，接收子触发预处理模块输出的预处理触发信息并对预处理触发信息进行判选产生总触发信息，输出总触发信息。

现结合具体实施例，对上述触发信息交互过程进行如下详细介绍。本方法中读出节点在PXIe机箱、ATCA机箱和VXI机箱均内部均可实现，亦可自定制子母板结构实现。以机箱为例，同步触发板卡固设于机箱的定时槽内，该同步触发板卡作为总触发处理模块是单机箱内部时钟扇出与触发信息交换网络的中心节点。可通过机箱背板星型总线与机箱的外设槽中的数据采集板卡完成时钟扇出以及触发信息交换，并汇聚数据采集板卡的子触发信息，将其整合成预处理触发信息；其中，根据实验物理的不同，子触发信息可包含通道号、击中信息、脉冲幅度、波形面积等信息。机箱背板星型触发总线在时钟同步网络中的功能分配见表1。

表1机箱背板星型总线功能分配

时钟同步网络中的触发信息交换包括子触发信息的产生与汇聚，以及总触发信息的分发两个方面。数据采集板卡通过实时提取数字化波形，得到子触发信息(例如：包括定时信息、能量信息等关键信息)，并将子触发信息通过背板星型总线3上传至机箱中的同步时钟触发模块上。各级时钟触发模块汇聚本机箱内子触发信息及其下一级时钟模块产生的预处理触发信息，对子触发信息及预处理触发信息进行预处理，整合形成本级预处理触发信息，发送至其上一级时钟触发模块。第一级主节点时钟触发模块接收所有同步时钟触发模块传递来的预处理触发信息，并对其进行触发判选产生总触发信息，然后通过星型总线2对总触发信息扇出。各个时钟触发板卡的全局时钟通过星型总线1扇出完成时钟同步。

上述各个时钟触发模块，即同步时钟触发板卡，通过串行通道(例如，可选用光纤或电缆作为串行通道)串联，使得各个时钟触发模块之间建立起了高速传输数据的收发链路，既实现了主从授时节点组之间的同源时钟传递，又建立了数据传输通道，可以实现触发信息的交互。时钟同步网络中各模块均具备处理能力，可为实验物理提供强大而易用的数字触发平台。

本公开实施例还提供了一种时钟触发网络，包括：控制系统、第一级主节点时钟触发模块和时钟同步网络。控制系统、第一级主节点时钟触发模块和时钟同步网络实现上下行信息交互，如图4所示。

控制系统，适用于输出控制信息，并接收控制反馈信息；

第一级主节点时钟触发模块，与控制系统相连，适用于接收控制系统输出的控制信息，整合控制信息形成下行通讯信息，发送下行通讯信息至时钟同步网络；其中，第一级主节点时钟触发模块，与时钟同步网络相连，适用于接收时钟同步网络输出的上行通讯信息，整合上行通讯信息形成控制反馈信息，发送至控制系统；

时钟同步网络与第一级主节点时钟触发模块相连，适用于接收第一级主节点时钟触发模块输出的下行通讯信息，整合下行通讯信息和时钟同步网络状态形成上行通讯信息，输出上行通讯信息至第一级主节点时钟触发模块。

时钟同步网络中的前端采集模块还包括：触发模块，适用于整合采集数据形成子触发信息并接收总触发信息；

时钟同步网络中的时钟触发模块还包括：子触发预处理模块，适用于汇聚至少一个前端采集模块内的子触发信息和子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对子触发信息和预处理子触发信息进行排序或合并形成预处理子触发信息，发送预处理子触发信息至时钟触发模块的上一级时钟触发模块；其中，子触发预处理模块和子触发预处理模块的下一级子触发预处理模块为相邻的两个子触发预处理模块。

第一级主节点时钟触发模块还包括：总触发处理模块和子触发预处理模块；子触发预处理模块适用于汇聚至少一个前端采集模块内的子触发信息和子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对子触发信息和预处理子触发信息进行排序或合并形成预处理子触发信息；总触发处理模块与子触发预处理模块相连，接收子触发预处理模块输出的预处理触发信息并整合预处理触发信息产生总触发信息，输出总触发信息，并将总触发信息分发至每个时钟触发模块对应的前端采集模块组中的至少一个前端采集模块内。上述时钟触发网络可精确的完成控制信息的传递及反馈，不仅在同一网络体系中实现了同步实时控制，可为实验物理提供强大而易用的数字触发平台。

本公开实施例还提供了一种时钟同步网络的实时触发处理方法，如图5所示，该实时触发处理方法包括：操作S1～S3。

S1：获取控制信息，通过控制系统将控制信息输出至第一级主节点时钟触发模块；

S2：通过第一级时钟触发模块接收控制信息，同时接收时钟同步网络的上行通讯信息，整合控制信息，或整合控制信息和上行通讯信息，形成时钟同步网络的下行通讯信息；其中，上行通讯信息为时钟同步网络整合子触发信息、主相位差信息和从相位差信息形成；

S3：将上行通讯信息上传至第一级时钟触发模块，时钟同步网络根据下行通讯信息实现同步及触发处理。

本公开中的时钟同步网络仅用一个传输网络即实现分布节点间的同步授时、实时控制及触发交互，大大简化全局授时及控制系统部署。此外，该时钟同步网络不依赖于光或电传输技术，极大拓展了其适应性，且整个同步过程不需要任何专用交换机，可进一步拓展构建成为大型同步触发网络。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造，并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种时钟同步网络，包括：

N个时钟触发模块，适用于获取并传递通讯信息，整合所述通讯信息形成N个同步时钟系统，所述同步时钟系统包括同步时钟；其中，N为大于等于1的整数；其中，N个所述时钟触发模块中相邻的两个所述时钟触发模块分别作为主授时节点和从授时节点，所述主授时节点与所述从授时节点之间相互传递所述通讯信息；

N个前端采集模块组，与每个所述时钟触发模块对应设置；其中，所述前端采集模块组包括：

至少一个前端采集模块，至少一个所述前端采集模块与对应的同一个所述时钟触发模块相连，适用于接收所述时钟触发模块输出的所述同步时钟及授时信息，整合所述同步时钟、所述授时信息形成所述同步时钟系统；其中，所述前端采集模块适用于实时同步采集信号波形，获取采集数据；其中，所述前端采集模块整合所述同步时钟系统形成授时反馈信息，并输出所述授时反馈信息至与所述前端采集模块相应的所述时钟触发模块，完成所述前端采集模块的同步授时。

2.根据权利要求1所述的时钟同步网络，其中，所述主授时节点，包括N个所述时钟触发模块中第k个所述时钟触发模块，适用于发出下行通讯信息并接收上行通讯信息；

所述从授时节点，包括N个所述时钟触发模块中第k+1个所述时钟触发模块，适用于发出所述上行通讯信息并接收所述下行通讯信息；其中，k为大于等于1且小于N的整数。

3.根据权利要求1所述的时钟同步网络，其中，所述主授时节点包括：

主接收器，所述主接收器的第一端与所述从授时节点相连，适用于接收所述上行通讯信息，整合所述上行通讯信息形成主恢复时钟和从系统时间信息，输出所述主恢复时钟和所述从系统时间信息；

时间数字转换器，与所述主接收器的第二端相连，适用于接收所述主授时节点的主系统时钟和所述主接收器输出的所述主恢复时钟，测量所述主系统时钟与所述主恢复时钟的主相位差信息，并输出主相位差信息；

系统计时器，适用于接收所述从接收器输出的所述从系统时间信息和所述主系统时钟，整合所述主系统时钟形成主系统时间信息，整合所述从系统时间信息决定是否发送主系统时间信息；

主发送控制器，与所述时间数字转换器和系统计时器相连，适用于接收所述时间数字转换器输出的所述主相位差信息及所述系统计时器输出的主系统时间信息，整合所述主相位差信息和所述主系统时间信息形成主发送信息；

主发送器，与所述主发送控制器相连，适用于接收所述主发送控制器输出的所述主发送信息及所述主系统时钟，整合所述主发送信息和所述主系统时钟形成下行通讯信息，输出下行通讯信息。

4.根据权利要求3所述的时钟同步网络，其中，所述从授时节点包括：

从接收器，所述从接收器的第一端与所述主发送器相连，适用于接收所述主发送器输出的所述下行通讯信息，整合所述下行通讯信息形成从恢复时钟、所述主相位差信息及所述主系统时间信息；

时间数字转换器，与所述从接收器的第二端相连，适用于接收所述从授时节点的从系统时钟和所述从接收器输出的所述从恢复时钟，测量所述从系统时钟与所述从恢复时钟的从相位差信息，并输出从相位差信息；

相位调节控制模块，与所述从接收器和所述时间数字转换器相连，适用于接收所述从接收器输出的所述主相位差信息和所述时间数字转换器输出的从相位差信息，整合所述主相位差信息和从相位差信息形成从相位差偏移信息，输出所述从相位差偏移信息；

时钟锁相环，与所述从接收器和所述相位调节控制模块相连，适用于接收所述从接收器输出的所述从恢复时钟和所述相位调节控制模块输出的从相位差偏移信息，整合所述从恢复时钟和所述从相位差偏移信息形成所述从系统时钟；

系统计时器，与所述从接收器相连，适用于接收所述从接收器输出的所述主系统时间信息，整合所述主系统时间信息和所述从系统时钟形成所述从系统时间信息，输出所述从系统时间信息；

从发送控制器，与所述系统计时器相连，适用于接收所述系统计时器输出的所述从系统时间信息，整合所述从系统时间信息形成从发送信息，输出所述从发送信息；

从发送器，所述从发送器的第一端与所述主接收器相连，所述从发送器的第二端与所述从发送控制器相连，适用于接收所述从发送控制器输出的所述从发送信息，整合所述从发送信息和所述从系统时钟形成上行通讯信息，输出所述上行通讯信息至所述主接收器。

5.根据权利要求1所述的时钟同步网络，还包括：

串行通道，适用于连接每个所述时钟触发模块；每两个所述时钟触发模块之间的所述串行通道为两个，所述串行通道为光纤或电缆中的一种。

6.根据权利要求1所述的时钟同步网络，其中，所述时钟触发模块为使用现场可编辑逻辑阵列的板卡。

7.根据权利要求3所述的时钟同步网络，其中，所述时间数字转换器为在现场可编辑逻辑阵列中使用延时单元构建的延时链，适用于测量时间间隔。

8.一种时钟触发网络，包括：

控制系统，适用于输出控制信息，并接收控制反馈信息；

第一级主节点时钟触发模块，与所述控制系统相连，适用于接收所述控制系统输出的所述控制信息，整合所述控制信息形成下行通讯信息，适用于接收所述时钟同步网络输出的所述上行通讯信息，整合所述上行通讯信息形成所述控制反馈信息，发送至控制系统；

如权利要求1至7中任一项所述的时钟同步网络，与所述第一级主节点时钟触发模块相连，适用于接收所述第一级主节点时钟触发模块输出的所述下行通讯信息，整合所述下行通讯信息形成上行通讯信息，输出所述上行通讯信息至所述第一级主节点时钟触发模块。

9.根据权利要求8所述的时钟触发网络，其中，

所述时钟同步网络中的所述前端采集模块还包括：触发模块，适用于整合所述采集数据和所述前端采集模块内的同步时钟系统形成子触发信息并接收总触发信息；

所述时钟同步网络中的时钟触发模块还包括：子触发预处理模块，适用于汇聚至少一个所述前端采集模块内的所述子触发信息和所述子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对所述子触发信息和所述预处理子触发信息进行排序或合并形成所述预处理子触发信息，发送所述预处理子触发信息至所述时钟触发模块的上一级时钟触发模块；

所述第一级主节点时钟触发模块还包括：总触发处理模块和所述子触发预处理模块；所述子触发预处理模块适用于汇聚所述至少一个前端采集模块内的所述子触发信息和所述子触发预处理模块的下一级子触发预处理模块的预处理子触发信息，对所述子触发信息和所述预处理子触发信息进行排序或合并形成所述预处理子触发信息；所述总触发处理模块与所述子触发预处理模块相连，接收所述子触发预处理模块输出的所述预处理触发信息并整合所述预处理触发信息产生所述总触发信息，输出所述总触发信息，并将所述总触发信息分发至每个所述时钟触发模块对应的所述前端采集模块组中的所述至少一个前端采集模块内。

10.一种应用如权利要求8或9所述的时钟触发网络的实时触发处理方法，包括：

获取控制信息，通过所述控制系统将所述控制信息输出至所述第一级主节点时钟触发模块；

通过所述第一级时钟触发模块接收所述控制信息，同时接收所述上行通讯信息，整合所述控制信息形成所述时钟同步网络的所述下行通讯信息，整合所述时钟同步网络的所述上行通讯信息形成所述控制系统的所述控制反馈信息；其中，所述上行通讯信息为所述时钟同步网络整合所述子触发信息、所述主相位差信息和所述从相位差信息形成；

将所述上行通讯信息上传至所述第一级时钟触发模块，所述时钟同步网络根据所述下行通讯信息实现同步及触发处理。

Images