CN112928590B - 一种激光锁频方法、系统及光源 - Google Patents

Abstract

本发明一种高速稳定的激光锁频方法、系统及光源，所述方法包括：根据激光器的期望输出频率，预先设定并生成参考频率f₀；获取激光器的实际输出频率f₁，使该实际输出频率f₁与参考频率f₀进行拍频，获取拍频频率中的差频频率f₂；对该差频频率f₂进行鉴频及选择性混频；将鉴频输出的频率信号转换为数字信号，并对该数字信号进行分频处理，使其频率小于计数采样频率的1/2；对降频后的数字信号进行计数，获得单位计数周期内的频率值；将所获得的频率值进行增益处理后转换为电压值，对该电压值进行溯源获得与激光器实际输出频率f₁对应的电压值；根据该溯源获得的电压值反馈至激光器内，形成对激光器输出频率控制电压的闭环控制。

Description

一种激光锁频方法、系统及光源

技术领域

本发明涉及激光锁频方法，尤其涉及一种要求高速跳频及快速锁频的激光锁频方法、系统及光源。

背景技术

绝对量子重力仪是一种以原子作为质量体对重力进行测量的高精密仪器，以铷的一种同位素Rb₈₇作为质量体为例，其重力测量原理如下：在进行重力测量测量之前，首先通过由磁场及冷却光束构成的（二维磁光阱和）三维磁光阱进行冷原子制备，关闭三维磁光阱的磁场及冷却光束使得原子自由下落，原子下落过程中通过blow光束将对能级磁场敏感的原子吹散，提纯对磁场不敏感的原子，而后开启拉曼光束诱导Rb₈₇原子发生干涉，之后关闭拉曼光、开启探测光对Rb₈₇原子处于两个基态能级的原子数比例进行探测，最终根据拉曼光束的频率和原子数比例计算得出所在重力场的重力值。这一过程中，冷却光束、blow光束、拉曼光束及探测光束均由同一激光器提供，且四者的频率互不相同，不同光束的切换需要在极短的时间内完成，以吹送光束与blow光束为例，两者的时间间隔仅为2-3ms，因此，激光器跳频后的锁频速度直接影响相应光束的频率稳定性，进一步影响重力测量精度；基于此，如何在如此短的时间段内完成激光器出射频率的跳转及迅速锁频，尽量降低或避免频率抖动，是目前绝对量子重力仪激光光源频率控制方面的主要难点，也是提高绝对量子绝对重力仪性能指标的关键因素之一。

发明内容

为了解决上述技术问题，本发明的第一目的是提供一种高速稳定的激光锁频方法，该方法可实现对激光器输出频率控制电压的闭环控制，实现快速的跳频、锁频，使激光光源实现稳定的频率切换及并可实现跳频后的快速锁频及稳频。

本发明的第二目的是提供一种高速稳定的激光锁频系统，该系统可用于实现上述的激光锁频方法。

本发明的第三目的是提供一种光源，该光源内置有上述的激光锁频系统。

基于上述目的，本发明的一个方面，提供一种高速稳定的激光锁频方法，该方法包括如下步骤：

根据激光器的期望输出频率，预先设定并生成参考频率f₀；

获取激光器的实际输出频率f₁，使该实际输出频率f₁与参考频率f₀进行拍频，获取拍频频率中的差频频率f₂；

对该差频频率f₂进行鉴频，若该差频频率f₂不小于阈值f_thr，则首先对其进行降频处理，使其频率降至阈值以下后输出；若该差频频率f₂小于阈值f_thr，则直接将其输出；

将鉴频输出的频率信号转换为数字信号，并对该数字信号进行分频处理，使其频率小于计数采样频率的1/2；

对降频后的数字信号进行计数，获得单位计数周期内的频率值；

将所获得的频率值进行增益处理后转换为电压值，对该电压值进行溯源获得与激光器实际输出频率f₁对应的电压值；

根据该溯源获得的电压值反馈至激光器内，形成对激光器输出频率控制电压的闭环控制，从而对激光器的实际输出频率进行持续校准；

其中， 0＜∣f₀-f₁∣≤8GHz；1.5GHz≤f_thr≤2GHz。

作为优选，所述根据激光器的期望输出频率，预先设定并生成参考频率f₀的具体方法为：根据激光器的期望频率，确定参考频率f₀的取值；采用光学频率梳进行该频率f₀上或其附近固定梳齿的输出或采用原子光谱锁定参考激光器输出频率。

作为优选，获取拍频频率中的差频频率f₂的具体方法为：将激光器输出频率f₁与参考频率f₀拍频并经过光电转换后输入滤频装置中，该滤频装置的输出频率即为差频频率f₂。

作为优选，所述差频频率f₂进行降频处理的具体方法为：根据对差频频率的鉴频结果，获取一本征信号，使该本征信号与所述差频频率进行混频，从而使初级降频处理输出的信号频率低于阈值f_thr；本征信号的计算过程一般由控制器自动完成，并由控制器控制相应的频率发生单元输出。

作为优选，该激光锁频方法还包括：预先对计数采样时钟进行倍频处理。

作为优选，对获得的频率值进行增益处理的具体方法为：将该频率值去除初始频率后，乘以增益系数，使得到的增益后频率落入频率电压转换芯片中频率电压线性转换的区域内。

作为优选，对增益处理得到的电压值进行溯源获得激光器输出频率f₁对应的电压值的具体方法为：结合对频率f₁的处理过程，对增益处理后获得的电压值进行去增益、倍增，从而获得频率f₁的对应电压值。

作为优选，根据该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准具体为：若溯源得到的电压值大于期望输出频率对应的电压值，则降低控制电压，进而降低输出频率；若溯源得到的电压值小于期望输出频率对应的电压值，则增加控制电压，进而增加输出频率，这样，通过将激光器的输出频率转换为相应的电压值，又将该电压值反馈至激光器，形成对激光器的控制电压的闭环控制，从而实现对激光器输出频率的锁频。

本发明的另一个方面，提供一种应用上述的高速稳定的激光锁频方法进行锁频的激光锁频系统，该系统包括：

参考频率生成单元，用于生成参考频率f₀；

高速光电探测单元，用于获取输出频率f₁与参考频率f₀拍频形成的差频频率f₂；

鉴频单元，其用于差频频率f₂进行鉴频，若差频频率f₂不小于阈值f_thr，则对该差频频率f₂进行降频处理，使其频率降至f_thr以下；若差频频率f₂小于阈值f_thr，则直接输出该差频频率f₂；

频率信号转换单元，用于将鉴频单元输出的频率转换为数字信号；

分频单元，用于对所述数字信号进行分频处理，使其频率小于计数采样频率的1/2；

计数单元，用于获取降频后的数字信号于单位计数周期内的频率值；

频率电压转换单元，用于对单位计数周期内的频率值增益处理，并转换为电压值；

电压输出单元，用于对所述电压值进行溯源，获得与激光器输出频率对应的电压值，并将该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准。

本发明的再一个方面，提供一种光源，该光源内配置有激光光源及上述的激光锁频系统，所述激光锁频系统用于将所述激光光源的输出频率锁定在期望频率上。

与现有技术相比，本发明的有益效果为：

本发明可实现对激光器输出频率控制电压的闭环控制，具体根据鉴频结果，对高频输入信号进行降频，再将鉴频后的信号转换为数字信号，再对数字信号进行分频后，通过高频计数时钟对分频后的数字信号进行计数统计，不仅拓宽了频率电压转换范围，也保证频率电压转换过程的精确性，此外，在保证快速信号传递的同时，也降低了噪声，提高了系统稳定性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的限定。

图1是本发明实施例中的激光锁频原理框图；

图2是本发明实施例中激光拍频示意图；

图3是本发明实施例中铷原子光谱信号示意图；

图4是本发明实施例中频率电压对应关系图（对应频率范围-2GHz至+2GHz）；

图5是本发明实施例中高速比较器及分频器部分的电路结构图；

图6是本发明实施例中格雷码减法执行示意图；

图7是本发明实施例中频率电压转换计数单元工作时序示意图；

图8是频率电压转换计数单元工作类状态转移示意图；

图9是频率电压转换原理框图。

具体实施方式

下面结合附图与实施例对本发明作进一步说明。

应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

基于背景技术中的问题及本发明的技术方案，本实施例首先提供一种高速稳定的激光锁频方法，其可实现激光器的快速稳定的锁频，如图1所示，该方法包括如下步骤：

根据激光器的期望输出频率，预先设定并生成参考频率f₀；

获取激光器的实际输出频率f₁，使该实际输出频率f₁与参考频率f₀进行拍频（如图2所示），获取拍频频率中的差频频率f₂；

对该差频频率f₂进行鉴频，若该差频频率f₂不小于阈值f_thr，则首先对其进行降频处理，使其频率降至阈值以下后输出；若该差频频率f₂小于阈值f_thr，则直接将其输出；

将鉴频后输出的频率信号转换为数字信号，并对该数字信号进行分频处理，使其频率小于计数采样频率的1/2；

对降频后的数字信号进行计数，获得单位计数周期内的频率值；

将所获得的频率值进行增益处理后转换为电压值，对该电压值进行溯源获得与激光器实际输出频率f₁对应的电压值；

根据该溯源获得的电压值反馈至激光器内，形成对激光器输出频率控制电压的闭环控制，从而对激光器的实际输出频率进行持续校准；

其中， 0＜f₂≤8GHz；1.5GHz≤f_thr≤2GHz。该方法可应用于对量子绝对重力仪的激光光源出射频率锁定中，亦可应用于其他激光光源锁定出射频率的过程中，其可对0-8GHz范围内的频率进行锁定，该过程可快速实现锁频，有效缓解跳频后的频率抖动问题，明显缩短跳频后的稳频时间。

作为一种较优的实施方式，所述根据激光器的期望输出频率，预先设定并生成参考频率f₀的具体方法为：根据激光器的期望频率，确定参考频率f₀的取值；具体方法可以为采用光学频率梳进行参考频率锁定，即锁定频率f₀对应的梳齿；或采用光谱锁定参考激光器输出频率。具体的，采用光学频率梳进行固定梳齿锁定的方法，即选定符合0＜f₂=∣f₀- f₁∣≤8GHz这一条件的某一梳齿对应的频率作为f₁进行频率输出，这种方法精度较高但同时其成本也较高，因此非必要应用场景下，并不常用，但在精度要求极度严苛的应用场景下，其可为一种优选的实施方法。另外，采用光谱对参考激光器的输出频率进行锁定的方法，该方法的锁频精度高，但其应用前提亦是原子光谱对应的锁定频率与期望频率符合0＜∣f₀-f₁∣≤8GHz这一条件，这就使得该方法较光学频率梳应用范围窄，但其仍可适用于冷原子重力测量仪器等精密仪器中，比如采用铷原子作为重力体的重力测量过程中，考虑到对原子进行吹送、冷却、捕获及探测时，需要尽可能的减少不相关的干扰因素，结合铷原子各同位素本身的属性，一般采用Rb₈₇作为质量体，但天然的铷源中含有较多种类的同位素， Rb₈₇含量相对较少， Rb₈₅含量较多，且Rb₈₅ 的频率信号较易锁定，同时， Rb₈₅的能级跃迁频率又与Rb₈₇的能级跃迁频率存在固定的对应关系，因此，在重力测量过程中，可以结合原子光谱（图3），将参考激光器的输出频率锁定于Rb₈₅对应的能级跃迁频率上，以此辅助对Rb₈₇能级跃迁频率的锁定，综上所述，因采用光谱锁定参考激光器输出频率的方法锁定参考频率f₀兼具精度高、成本低的优点，其可作为目前量子绝对重力仪产品化过程中较为优选的实施方案。本发明在鉴频过程中，对高频输入信号进行降频，再将鉴频后的信号转换为数字信号，再对数字信号进行分频后，通过高频计数时钟对分频后的数字信号进行计数统计，不仅拓宽了频率电压转换范围，也保证频率电压转换过程的精确性，此外，再保证信号高速传递的同时，也降低了噪声，提高了系统稳定性。

作为一种较优的实施方式，获取拍频频率中的差频频率f₂的具体方法为：将激光器输出频率f₁与参考频率f₀拍频并经过光电转换后输入滤频装置中，该滤频装置的输出频率即为差频频率f₂，优选地，滤频装置选用高速光电探头，该高速光电探头起到类似低通滤波的作用，经高速光电探头后，低频部分（即差频频率f₂）被输出。

作为一种较优的实施方式，所述差频频率f₂进行降频处理的具体方法为：对差频频率进行鉴频，并根据该鉴频结果计算获得一本征信号，使该本征信号与所述差频频率进行混频，从而使初级降频处理输出的信号频率低于阈值f_thr；本征信号的计算过程一般由控制器自动完成，并由控制器控制相应的频率发生单元输出，这里对“鉴频”进行详细说明：由于期望频率是已知的，参考频率亦是已知，二者拍频获得的差频频率可以计算获得一精确值，同时，由于激光锁频的目的主要在于缩短激光器输出频率在跳频瞬间的抖动时间或避免激光器输出频率在受到干扰时发生抖动，因此，激光器的实际输出频率本身为激光器期望输出频率的附近值，基于此，差频频率可进行估值，该估值可由相关的控制器实时计算获得，亦可由人工预先设定并预存入相关控制系统中，该估值并获得结果的过程即为鉴频。

作为一种较优的实施方式，将鉴频后输出的频率信号转换为数字信号的具体方法为：将该频率信号输入至高速比较器中，由高速比较器将其转换成数字信号。

作为一种较优的实施方式，将数字信号进行分频处理的具体方法为：将所述数字信号输入分频器中，通过分频器将数字信号的频率分频至的计数采样频率的1/2以下。

作为一种较优的实施方式，对获得的频率值进行增益处理的具体方法为：将该频率值去除初始频率后，进行比例放大，使得到的增益后频率落入频率电压转换芯片中频率电压线性转换的区域（如图4所示）内。优选地，增益后频率转换得到的电压值还应在频率电压线性转换的区域内具有较好的辨识度，其中，该“较好的辨识度”是指，在频率电压线性转换关系图内，该电压值及其波动可轻易地被人眼或机器识别，再具体讲，该电压值跟随频率变化时，该增益后频率转换成电压后，电压的变化幅度可在频率电压转换图中体现出明显跨度，如电压跨度可填满0-400mV这一范围的至少1/2等。

作为一种较优的实施方式，对增益处理得到的电压值进行溯源获得激光器输出频率f₁对应的电压值的具体方法为：结合对频率f₁的处理过程，对增益处理后获得的电压值进行去增益、倍增等反向推导，从而获得频率f₁的对应电压值。需要说明：由于电压与频率之间为线性对应关系，对对增益处理后获得的电压值溯源的过程可理解为对输出频率处理过程的反向解码。

作为一种较优的实施方式，根据该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准具体为：若溯源得到的电压值大于期望输出频率对应的电压值，则降低控制电压，进而降低输出频率；若溯源得到的电压值小于期望输出频率对应的电压值，则增加控制电压，进而增加输出频率，这样，通过将激光器的输出频率转换为相应的电压值，又将该电压值反馈至激光器，形成对激光器的控制电压的闭环控制，从而实现对激光器输出频率的锁频。

本实施例还提供一种高速稳定的激光锁频系统，该系统用于实施上述的激光锁频方法，如图9所示，其具体包括：

参考频率生成单元，用于生成参考频率f₀；

高速光电探测单元，用于获取输出频率f₁与参考频率f₀拍频形成的差频频率f₂；

鉴频单元，其用于差频频率f₂进行鉴频，若差频频率f₂不小于阈值f_thr，则对该差频频率f₂进行降频处理，使其频率降至f_thr以下；若差频频率f₂小于阈值f_thr，则直接输出该差频频率f₂；

频率信号转换单元，用于将鉴频单元输出的频率转换为数字信号；

分频单元，用于对所述数字信号进行分频处理，使其频率小于计数采样频率的1/2；

计数单元，用于获取降频后的数字信号于单位计数周期内的频率值；

频率电压转换单元，用于对单位计数周期内的频率值增益处理，并转换为电压值；

电压输出单元，用于对所述电压值进行溯源，从而获得与激光器输出频率对应的电压值，并将该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准。

本实施例还提供一种光源，该光源内配置有激光光源及上述的高速稳定的激光锁频系统，所述激光锁频系统用于将所述激光光源的输出频率锁定在期望频率上，使该光源具有较好的抗干扰性及跳频后快速稳频的性能。

上述激光锁频方法中，当采用原子光谱法将参考频率f₀锁定于Rb₈₅跃迁能级对应的频率上时，由于参考频率f₀与激光器输出频率f₁（近似于Rb₈₇能级跃迁对应的频率）拍频获得的差频频率f₂为大于阈值f_thr，结合背景技术中说明的情况，该过程涉及对宽频带频率电压转换方法的应用，基于这一前提，亦考虑到领域内将铯原子等其他原子作为质量体进行重力测量的情景，或光电、量子范畴中其他需要进行宽频带频率电压转换的情景，本实施例还提供一种高速稳定的宽频带频率电压转换方法，需要说明，该方法不仅可应用于宽频带频率电压转换的应用场景中，其尤其适用于对跳频锁频速度、频率稳定性要求较高的宽频带频率电压转换的应用场景中，具体地，该方法包括如下步骤：

一种高速稳定的宽频带频率电压转换方法，该方法包括如下步骤：

对输入的频率f进行鉴频，若该频率f不小于阈值f_thr，则首先对其进行降频处理，使其频率降至阈值f_thr以下后输出；若该频率f的频率小于阈值f_thr，则直接将其输出；

将输出的频率转换为数字信号；

对所述数字信号进行计数，根据计数结果获取与频率f对应的电压值；

其中，1.5GHz≤f_thr≤2GHz。该方案可使频率电压转换的比例在各个频率段是线性的同时，实现高速稳定的宽频带频率电压转换。

作为一种较优的实施方法，对输入的频率进行降频处理的具体方法为：根据鉴频结果，生成一本征信号，使该本征信号与该输入的频率进行混频，从而使初级降频处理输出的频率低于阈值f_thr。优选地，该本征信号的可选范围为20MHz-6GHz。本征信号的计算过程一般由系统内的控制器自动完成，并由控制器控制相应的频率发生模块输出，此外，上述“激光锁频方法”部分已对“鉴频”进行了详细说明，这里不再赘述。

作为一种较优的实施方法，将输出的频率转换为数字信号的实现方法为通过将该频率信号输入至高速比较器中，由高速比较器将其转换成数字信号。

作为一种较优的实施方法，对所述数字信号进行计数具体包括：

对该数字信号进行分频处理，使其频率小于计数采样频率的1/2；

对分频后的数字信号进行计数，获得单位计数周期内的频率值；优选地，分频过程一般由分频器实现。

作为一种较优的实施方法，根据计数结果获取与频率f对应的电压值具体包括：将所获得的频率值进行增益处理后转换为电压值，对该电压值进行溯源获得与频率f对应的电压值。

作为一种较优的实施方法，将所获得的频率值进行增益处理后转换为电压信号的具体方法为：将所述频率值去除初始频率后，进行比例放大，使得到的增益后频率落入频率电压转换芯片的线性转换的区域内。优选地，其还应在频率电压线性转换的区域内具有较好的辨识度，上述“激光锁频方法”部分对“较好的辨识度”已有明确解释，这里不再赘述。在应用过程中，可以根据转换的频宽改变增益系数，使得比例达到最大，便于后续使用的方便。通过混频器拓宽了频率电压变换的范围。使用高速比较器和ECL电平，将射频信号转换成数字信号，避免了由于期间温漂原因导致的转换不稳定情况。

作为一种较优的实施方法，对增益处理后获得的电压值进行溯源，获得与频率f对应的电压值的具体方法为：对增益处理后获得的电压值进行去增益及倍增，这样，经反向推导获得频率f的对应电压值；需要说明：由于电压与频率之间为线性对应关系，对对增益处理后获得的电压值溯源的过程可理解为对输出频率处理过程的反向解码，其中，“去增益”是对应于前期处理过程中“增益处理”的反向推导，“倍增”是针对前期处理过程中分频及降频的反向推导。

作为一种较优的实施方法，该宽频带频率电压转换方法还包括：预先对计数采样时钟进行倍频处理。比如，采用锁相环电路将50MHz的内部时钟信号倍频为不小于150MHz的计数信号。

本实施例还提供一种计算机可读存储介质，该存储介质中存储有计算机程序，该计算机程序被处理执行时，实现上述的高速稳定的宽频带频率电压转换方法。

本实施例还提供一种用于实施上述方法的高速稳定的宽频带频率电压转换系统，该系统包括：

鉴频单元，用于对输入的频率f进行鉴频，若输入频率f不小于阈值f_thr，则将该输入频率传送值降频单元；若输入频率f小于阈值f_thr，则直接输出该输入频率f；

降频单元，根据鉴频结果对输入的频率f进行降频处理，使其频率降至阈值f_thr以下；

频率信号转换单元，用于将鉴频单元或降频单元输出的频率转换为数字信号；

分频单元，用于对所述数字信号进行分频处理，使其频率小于计数采样频率的1/2；

计数单元，用于获取分频后的数字信号在单位计数周期内的频率值；

频率电压转换单元，用于对单位计数周期内的频率值增益处理，并转换为电压信号；

控制单元，用于计算并控制产生用于对频率f降频的本征信号，并将对频率值进行增益处理后获得的电压值进行溯源，获得与频率f对应的电压值。

作为一种较优的实施方案，该系统还包括电压输出单元，该电压输出单元用于将控制单元计算得出的与输入频率f对应的电压值转换为模拟信号并输出。

下面，对该宽频带频率电压转换系统进行进一步说明，该系统可以为装置的形式，比如，该装置包括：

控制部件、混频部件、频率信号转换部件、分频部件、通信部件、计数部件及电压输出部件，其中，所述混频部件、频率信号转换部件、分频部件、通信部件、计数部件及电压输出部件均与所述控制部件连接，所述混频部件、频率信号转换部件、分频部件及计数部件顺次连接；

所述控制部件，包括控制器，用于对输入信号进行鉴频，计算和控制产生用于对输入信号降频的本征信号，并对频率增益处理后获得的电压信号进行溯源，获得与输入信号频率对应的电压值；

混频部件，包括混频器和频率发生模块，所述混频器的第一输入端通过第一射频开关与装置输入端连接，混频器的输出端通过第二射频开关与频率信号转换部件连接；所述频率发生模块的输入端与控制器连接，频率发生模块的输出端与混频器的第二输入端连接；当输入的频率f不小于阈值f_thr时，则第一射频开关的输出端切换至与混频器的第一输入端连通，同时，第二射频开关的输入端与混频器的输出端连通，这样，输入的频率f经混频器降频处理后自第二射频开关输出；当输入频率f小于阈值f_thr时，则第一射频开关的输出端切换至与第二射频开关联通，混频器被短路，频率f直接自第二射频开关输出。混频器是输出信号频率等于两输入信号频率之和、差或为两者其他组合的电路，实质上相当于频谱搬移的作用，可以将高频信号搬移至低频段，这样，通过混频器拓宽了频率电压转换范围。

所述频率信号转换部件，用于将鉴频部件输出的频率转换为数字信号；

分频部件，用于对数字信号进行降频，使其频率降至计数采样频率的1/2以下，该过程一般由分频器实现；

计数部件，用于对单位计数周期内的数字信号进行计数，并将计数结果反馈至控制器，优选地，该计数部件包括内部晶振及与其连接的锁相环电路，所述锁相环电路用于将内部晶振的50MHz时钟频率倍频为150MHz的计数频率；

电压输出部件，用于将控制部件计算得出的与输入频率f对应的电压值转换为模拟信号并输出。

结合图9，以阈值f_thr为2GHz为例，对于频率为2GHz以上的信号，则通过射频开关1切换至混频器，通过滤波器之后继而通过射频开关2，此时的频率信号频率可以通过调整频率发生器的频率调节至2GHz以下。

本实施例中，射频开关的作用类似一个单刀双置的开关，其作用是选通射频链路。

优选地，该装置还包括通信部件，该通信部件用于接受由上位机（电脑等）的参数指令，通过异步通信协议实现。控制部件一方面接受由通信部件传递的参数指令，另一方面控制两个射频开关实现频率切换，同时，控制部件还控制频率发生模块产生特定频率的本征信号，并将计数单元计得的频率数增加相应增益后输出至电压输出部件。

作为一种较优的实施方式，所述通信部件为有线或无线通信模块，用于实现控制部件与上位机的通信。

作为一种较优的实施方式，所述频率发生模块用于产生正弦的本征信号，该本征信号的可选范围为20MHz-6GHz，所述频率信号转换部件用于将输入信号或本征信号与输出信号的混频信号的转换为数字信号。

作为一种较优的实施方式，所述频率信号转换部件包括高速比较器，优选地，如图5所示，高速比较器模块优选包括MAX9601芯片；Pin为输入，在本实施例中，Pin应为频率为0~2GHz的正弦信号。高速比较器的作用是将高频的正弦信号转换成数字信号，即将连续的模拟信号转换成离散的数字信号；此外，使用高速比较器可增加频率测量的准确性及抗干扰性。

作为一种较优的实施方式，所述分频部件包括分频器，优选地，如图5所示，所述分频器包括MC100E137、MCH100EL34和MC100EL57等芯片，分频器的电平逻辑为ECL电平，分频倍数通过S1和S0进行组合切换，范围为16倍分频至256倍分频。即分频器的作用是将输入的数字信号进行整数倍分频，以满足计数器的计数范围。其中，MC100ELT21为电平转换芯片，其作用是将ECL电平转换成TTL电平，即最终的输出信号fre为TTL电平逻辑。另外，R10、R14、R12为分压电阻，分得的High电压和Low电压用于确定高速比较器的工作模式，R2、R7、R8、R4为偏置电阻，用于确定ECL的偏置电压，此外，采用ECL电平提升转换速度的同时，有效避免由于期间温漂原因导致的转换不稳定情况，增加抗干扰能力。

作为一种较优的实施方式，所述混频部件还包括低通滤波模块，所述低通滤波模块连接于混频器与第二射频开关之间。

作为一种较优的实施方式，该部件还包括缓冲器，该缓冲器连接于控制器与电压输出模块之间。

作为一种较优的实施方式，所述电压输出部件，包括数模转换模块，优选地，选用DAC8552模块。

作为一种较优的实施方式，所述计数部件、通信部件及控制部件均集成于FPGA上，FPGA模块使用现场可编程逻辑电路实现，该模块由50MHz的温补晶振驱动，通过硬件描述语言（HDL），在逻辑电路内部实现了锁相环电路，频率计数电路和数字通信电路。锁相环电路将输入的50MHz参考信号倍频至150MHz作为频率计数的基准信号，由于锁相环的存在，150MHz的信号依旧具有非常好的精准性。采用频率超过输入信号2倍的基准信号，保证了频率计数的准确性。通信模块用于接受由上位机（电脑）的参数指令，通过异步通信协议实现。控制单元一方面接受由通信单元传递的参数指令，另一方面控制两个射频开关实现频率切换，控制频率发生模块以产生特定的本征信号，控制数字模拟转换芯片（DAC），将计数器计得的频率数增加相应权重后输出至DAC。

频率电压转换过程如图8所示，整个流程受到两个触发源触发，分别是复位信号rst和输入频率信号fre，触发边沿都为下降沿。当fre触发时（检测时钟为clk），cnt执行累加操作。当rst触发时，先执行格雷码减法，而后将得到的值减去initial值（可预存于控制单元中，也可通过通信部件由上位机得到），然后再乘以rate（同样预存于控制单元中，或与上位机通信得到），将乘法运算得到的数值转换成电压输出单元的电压对应编码（DAC_Hex），然后传输至DAC模块继而输出对应频率f（图中为fre）的电压值，需要说明，对增益后得到的电压值进行溯源的过程，可以于DAC内部的控制芯片实现，也可以由本装置中的控制部件实现，亦可以直接将增以后的电压值输出，再之后的应用场景中进行溯源。此外，需要说明：initial的作用是明确分辨范围，即initial数值以下的频率不做DAC输出， rate的作用是将提升对应频宽的电压分辨能力，即：使得到的增益后频率落入频率电压转换芯片的线性转换的区域内，同时，其还应在频率电压线性转换的区域内具有较好的辨识度；这样，将整个频宽对应的电压值与DAC的满幅度输出范围对应起来，提升分辨精度便于频率电压转换完成后输出信号的锁定。

优选地，电压输出模块包括DAC8552，其作用是接收FPGA控制部件传输过来的DAC_Hex（即对单位计数周期内的频率值增益处理后转换得到的电压值）并输出对应的电压值；该模块还集成有稳压芯片7805AF和78M06，其作用是电压转化；还集成有REF195芯片，其作用是为DAC芯片提供基准电压，使得输出的电压值更加稳定。

本发明描述的通信部件需要传递的参数如图7及图8所示，包括rst的频率、clk的频率、initial的数值及高频本征信号的频率，参数处理过程还包括分频倍数div、增益系数rate和需要分辨的频率最大值f_max和最小值f_min，该最大值f_max和最小值f_min由鉴频宽度决定，如期望输入频率为4GHz时，若鉴频频宽为100MHz，则鉴频得到的频率最大值f_max为4.05GHz，鉴频得到的频率最小值f_min为3.95GHz。

以下举一个应用案例，输入信号为4GHz，鉴频频宽为100MHz，也就是在3.95GHz与4.05GHz之间实现鉴频。因为4GHz的频率已经高于2GHz，所以需要通过高频本振信号混频至合适范围，本案例采用的本征信号为3GHz，这样，通过混频器和射频开关之后进入比较器的频率范围为950MHz至1050MHz之间，因为计数采样时钟为150MHz，所以根据奈奎斯特定律，为保证计数的精确性，经过分频器分频后的频率不得大于75MHz，故而分频倍数设定为16倍，由此算得进入计数部件的频率范围为59.375MHz至65.625MHz，因为rst的频率设定为100KHz，所以每个计数周期内所计数的频率值cnt为593.375至656.25，所以设定以593.375的整数部分作为初始值，即initial为593，这样，输出的计数结果cnt_out为0.375至63.25，考虑到时钟抖动等因素，实际的cnt_out扩展至0至64范围内，DAC的输出精度为16位，所以设定rate值为1023，最终的DAC_Hex为0至65472，即0-64范围对应电压值为0V至4.99V。

本发明描述的控制部件、通信部件和计数部件均可由现场可编程逻辑电路（FPGA）完成，计数部件负责频率计数和格雷码减法，通信部件通过异步通信（uart）从上位机接受指令参数，控制部件和数字模拟转换模块之间的通信采用spi协议，通信时钟为24MHz，数字模拟转换精度为12位。

本发明所述的直流电源优选常用的线性稳压电源，电压为正负15V，额定电流1A。

本实施例还提供一种宽频带频率计数方法，该方法可应用于上述的宽频带频率电压转换方法中，亦于其他应用场景中使用，其具体包括如下步骤：

预先对50MHz内部时钟信号进行倍频以增加计数密度；

根据输入信号的期望频率f，对输入信号进行鉴频，若该期望频率f的鉴频结果大于阈值f_thr，则首先对其进行降频处理，使其频率降至阈值f_thr以下后输出；否则，直接将其输出；

将输出的频率转换为数字信号，并将该数字信号的频率分频至计数时钟频率的1/2以下；

对分频后数字信号进行计数；

根据计数结果获取输入信号的实际频率值；

其中，1.5GHz≤f_thr≤2GHz。

作为一种较优的实施方式，鉴频宽度为100MHz，即当输入信号的期望频率为4GHz时，假定输入信号的实际频率f的取值范围为3.95GHz≤f≤4.05GHz。

作为一种较优的实施方式，对输入信号的频率进行降频处理的具体方法为：根据鉴频结果，计算产生一本征信号，使该本征信号与输入信号进行混频后的输出频率低于阈值f_thr。优选地，本征信号的范围可设定为60MHz-6GHz。

作为一种较优的实施方式，对数字信号进行分频处理的具体方法为：采用分频器对数字信号进行整数倍分频，使分频后的频率低于内部计数信号频率的1/2，比如，当计数时钟频率为150GHz时，将数字信号分频至75MHz以下，优选地，如图5所示，分频器的分频功能主要由MC100E137、MCH100EL34和MC100EL57等芯片完成，其电平逻辑为ECL（发射极耦合逻辑电平），分频倍数通过S1和S0进行组合切换，范围为16倍分频至256倍分频。其中MC100ELT21为电平转换芯片，其作用是将ECL电平转换成TTL电平，即最终的输出信号fre为TTL电平逻辑。这样，一方面，采用ECL，该逻辑电平摆幅较小，当电路从一种状态过渡到另一种状态时，寄生电容的充放电时间将明显减少；之后通过分频器进一步降低频率，通过电平逻辑转换电路将ECL电平转换至CMOS电平输入至现场可编程逻辑电路（FPGA）。此外，R10、R14、R12为分压电阻，分得的High电压和Low电压用于确定高速比较器的工作模式，R2、R7、R8、R4为偏置电阻，用于确定ECL的偏置电压。

作为一种较优的实施方式，采用锁相环电路对内部时钟信号进行倍频，优选地，将50MHz的温补晶振倍频至150MHz。150MHz内部时钟信号的产生方法采用FPGA模块编辑实现，即在FPGA的逻辑电路内部通过硬件描述语言（HDL）实现锁相环电路，由于锁相环的存在，150MHz的信号依旧具有非常好的精准性。优选地，FPGA芯片选用cycloneⅣ的EP4CE6F17C8N，其内还集成有SDRAM存储器，具体的，该SDRAM存储器为W9812G6KH-6，用于存储上位机发送过来的参数。此外，EPCS16为FPGA的固件存储芯片，用于存储正常工作所需要的流程代码；50M晶振用于为FPGA芯片提供参考时钟，同时也是内部锁相环的参考时钟。此外，为了实现在宽频段的精确测量，需要更改高频本征信号的频率以匹配不同的频率段，在FPGA内部编写了异步通信模块（UART协议），通过与上位机通信或于控制部件内预存计算方法实现对本征信号的频率控制，控制范围为20MHz~6GHz。同时也可以改变初始值initial，根据输入的频宽范围转换至对应的比例系数增加至输出电压上，以此实现大范围高精度的频率电压转换。

作为一种较优的实施方式，对降频后的数字信号进行计数具体包括：采用格雷码（GrayCode）对频率进行计数，如图6所示，格雷码的减法相较于普通二进制编码减法的优点在于其不需要在每个计数周期后进行计数清零，即减少了每个计数周期的初始化过程格雷码可以连续计数下去，每个计数周期结束后只需要将当前周期得到的格雷码减去上个周期累积的格雷码即得到该周期内的计数值，计数更加稳定准确。具体的：以图6和图7所示的三位格雷码减法为例，在每个时钟周期（clock）的上升沿进行计数，其第一个周期结束后得到的格雷码为5，第二个计数周期结束后得到的格雷码为2，两者差值即为第二个周期记得的数字，当减数大于被减数时其会自动补上对应编码的全值（3位格雷码即对应8），该过程不需要额外的硬件开销，是格雷码固有的属性，故而在现场可编辑逻辑器件上可以高速运行，实现快速的频率计数，以辅助实现快速的频率电压转换过程。

基于上述频率计数方法，本实施例还提供一种频率计数系统，其包括：

控制单元、混频单元、频率信号转换单元、分频单元、通信单元及计数单元其中，所述混频单元、频率信号转换单元、分频单元、通信单元及计数单元均与所述控制单元连接，所述混频单元、频率信号转换单元、分频单元及计数单元顺次连接；

所述控制单元，包括控制器，对输入信号进行鉴频，计算和控制产生用于对输入信号降频的本征信号，并对频率计数结果进行溯源，获得与输入信号的实际频率值；

混频单元，包括第一射频开关、混频器、频率发生模块及第二射频开关，其中，所述第一射频开关、混频器及第二射频开关顺次连接，所述频率发生模块的输入端与控制器连接，输出端与混频器连接；当输入频率f不小于阈值f_thr时，则第一射频开关的输出端切换至与混频器的一个输入端连通，同时，第二射频开关的输入端与混频器的输出端连通，这样，输入频率f经混频器降频处理后自第二射频开关输出；当输入频率f小于阈值f_thr时，则第一射频开关的输出端切换至与第二射频开关连接，输出频率f直接自第二射频开关输出；

所述频率信号转换单元，用于将鉴频单元输出的频率转换为数字信号；

分频单元，用于对数字信号进行降频，使其频率降至计数采样频率的1/2以下；

计数单元，用于对单位计数周期内的数字信号进行计数，并将计数结果反馈至控制器。

优选地，通信单元用于接受由上位机（电脑等）的参数指令，通过异步通信协议实现。控制单元一方面接受由通信单元传递的参数指令，另一方面控制两个射频开关实现频率切换，同时，控制单元还控制频率发生模块产生特定频率的本征信号，并将计数器计得的频率数增加相应增益后输出至电压输出单元。

作为一种较优的实施方式，该系统的通信单元为有线或无线通信模块，用于实现控制单元与上位机的通信。

作为一种较优的实施方式，所述频率发生模块用于产生正弦的本征信号，该本征信号的可选范围为20MHz-6GHz，所述频率信号转换单元用于将输入信号或本征信号与输出信号的混频信号的转换为数字信号。此外，混频器是输出信号频率等于两输入信号频率之和、差或为两者其他组合的电路，实质上相当于频谱搬移的作用，可以将高频信号搬移至低频段。

作为一种较优的实施方式，所述频率信号转换单元包括高速比较器，优选地，如图5所示，高速比较器模块优选包括MAX9601芯片；Pin为输入，在本实施例中，Pin应为频率为0~2GHz的正弦信号。高速比较器的作用是将高频的正弦信号转换成数字信号，即将连续的模拟信号转换成离散的数字信号。

作为一种较优的实施方式，所述分频单元包括分频器，优选地，如图5所示，所述分频器包括MC100E137、MCH100EL34和MC100EL57等芯片，分频器的电平逻辑为ECL电平，分频倍数通过S1和S0进行组合切换，范围为16倍分频至256倍分频。即分频器的作用是将输入的数字信号进行整数倍分频，以满足计数器的计数范围。其中，MC100ELT21为电平转换芯片，其作用是将ECL电平转换成TTL电平，即最终的输出信号fre为TTL电平逻辑。另外，R10、R14、R12为分压电阻，分得的High电压和Low电压用于确定高速比较器的工作模式，R2、R7、R8、R4为偏置电阻，用于确定ECL的偏置电压，此外，采用ECL电平提升转换速度的同时也增加了抗干扰能力。

作为一种较优的实施方式，所述混频单元还包括低通滤波模块，所述低通滤波模块连接于混频器与第二射频开关之间。

作为一种较优的实施方式，该装置还包括缓冲器，该缓冲器连接于控制器与电压输出模块之间。

作为一种较优的实施方式，所述电压输出单元，包括DAC模块，优选地，选用DAC8552模块。

作为一种较优的实施方式，所述计数单元、通信单元及控制单元均集成于FPGA上。

本实施例还提供一种计算机可读存储介质，该存储介质中存储有计算机程序，该计算机程序被处理执行时，实现上述的频率计数方法。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种高速稳定的激光锁频方法，其特征在于，该方法包括如下步骤：

根据激光器的期望输出频率，预先设定并生成参考频率f₀；

获取激光器的实际输出频率f₁，使该实际输出频率f₁与参考频率f₀进行拍频，获取拍频频率中的差频频率f₂；

对该差频频率f₂进行鉴频，若该差频频率f₂不小于阈值f_thr，则首先对其进行降频处理，使其频率降至阈值以下后输出；若该差频频率f₂小于阈值f_thr，则直接将其输出；

将鉴频输出的频率信号转换为数字信号，并对该数字信号进行分频处理，使其频率小于计数采样频率的1/2；

对降频后的数字信号进行计数，获得单位计数周期内的频率值；

将所获得的频率值进行增益处理后转换为电压值，对该电压值进行溯源获得与激光器实际输出频率f₁对应的电压值；

根据该溯源获得的电压值反馈至激光器内，形成对激光器输出频率控制电压的闭环控制，从而对激光器的实际输出频率进行持续校准；

其中，0＜∣f₀-f₁∣≤8GHz；1.5GHz≤f_thr≤2GHz。

2.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，所述根据激光器的期望输出频率，预先设定并生成参考频率f₀的具体方法为：根据激光器的期望频率，确定参考频率f₀的取值；采用光学频率梳进行该频率f₀上或其附近固定梳齿的输出或采用原子光谱锁定参考激光器输出频率。

3.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，获取拍频频率中的差频频率f₂的具体方法为：将激光器输出频率f₁与参考频率f₀拍频并经过光电转换后输入滤频装置中，该滤频装置的输出频率即为差频频率f₂。

4.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，所述差频频率f₂进行降频处理的具体方法为：根据对差频频率的鉴频结果，获取一本征信号，使该本征信号与所述差频频率进行混频，从而使初级降频处理输出的信号频率低于阈值f_thr；本征信号的计算过程由控制器自动完成，并由控制器控制相应的频率发生单元输出。

5.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，该激光锁频方法还包括：预先对计数采样时钟进行倍频处理。

6.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，对获得的频率值进行增益处理的具体方法为：将该频率值去除初始频率后，乘以增益系数，使得到的增益后频率落入频率电压转换芯片中频率电压线性转换的区域内。

7.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，对增益处理得到的电压值进行溯源获得激光器输出频率f₁对应的电压值的具体方法为：结合对频率f₁的处理过程，对增益处理后获得的电压值进行去增益、倍增，从而获得频率f₁的对应电压值。

8.根据权利要求1所述的一种高速稳定的激光锁频方法，其特征在于，根据该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准具体为：若溯源得到的电压值大于期望输出频率对应的电压值，则降低控制电压，进而降低输出频率；若溯源得到的电压值小于期望输出频率对应的电压值，则增加控制电压，进而增加输出频率，这样，通过将激光器的输出频率转换为相应的电压值，又将该电压值反馈至激光器，形成对激光器的控制电压的闭环控制，从而实现对激光器输出频率的锁频。

9.一种应用权利要求1-8中任一项所述的高速稳定的激光锁频方法进行锁频的激光锁频系统，其特征在于，包括：

参考频率生成单元，用于生成参考频率f₀；

高速光电探测单元，用于获取输出频率f₁与参考频率f₀拍频形成的差频频率f₂；

鉴频单元，其用于差频频率f₂进行鉴频，若差频频率f₂不小于阈值f_thr，则对该差频频率f₂进行降频处理，使其频率降至f_thr以下；若差频频率f₂小于阈值f_thr，则直接输出该差频频率f₂；

频率信号转换单元，用于将鉴频单元输出的频率转换为数字信号；

分频单元，用于对所述数字信号进行分频处理，使其频率小于计数采样频率的1/2；

计数单元，用于获取降频后的数字信号于单位计数周期内的频率值；

频率电压转换单元，用于对单位计数周期内的频率值增益处理，并转换为电压值；

电压输出单元，用于对所述电压值进行溯源，获得与激光器输出频率对应的电压值，并将该溯源获得的电压值调整激光器的控制电压，从而对激光器的输出频率进行持续校准。

10.一种光源，其特征在于，该光源内配置有激光光源及权利要求9所述的激光锁频系统，所述激光锁频系统用于将所述激光光源的输出频率锁定在期望频率上。

Images