CN112927639B - 阵列基板、显示面板和显示装置 - Google Patents
阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN112927639B CN112927639B CN202110347422.6A CN202110347422A CN112927639B CN 112927639 B CN112927639 B CN 112927639B CN 202110347422 A CN202110347422 A CN 202110347422A CN 112927639 B CN112927639 B CN 112927639B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- connecting part
- connection portion
- array substrate
- auxiliary lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 238000012360 testing method Methods 0.000 claims abstract description 139
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 184
- 239000000463 material Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 description 44
- 230000008569 process Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 30
- 230000009286 beneficial effect Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、显示面板和显示装置，阵列基板包括多条信号线，位于非显示区的信号线依次包括第一节点、第二节点和第三节点；位于非显示区的信号线的一端延伸至显示区，另一端连接至焊盘；测试电路包括测试开关、控制引线、测试引线；测试开关，其输出端连接至信号线的第二节点，其输入端连接至测试引线，其控制端连接至控制引线；测试引线，用于为测试开关提供测试信号；控制引线，用于为测试开关提供控制信号；阵列基板还包括辅助引线，其一端连接至第一节点，其另一端连接至第三节点。通过设置辅助引线的两端分别与第一节点和第三节点连接，使得辅助引线与信号线并联设置，用于解决信号线在测试阶段被击伤从而影响显示的问题。
Description
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板、显示面板和显示装置。
背景技术
显示面板封装之后，将驱动芯片(IC)或柔性电路板(FPC)压接于显示面板之前，需要对显示面板进行测试，以避免将驱动芯片绑定在不符合质量标准的显示屏上，造成高成本的驱动芯片的损坏或浪费。其中，以开关(switch，SW)方式进行测试较为常见。测试时，外部测试信号经开关传递至显示面板的数据信号线上，为像素提供数据信号，测试像素的显示效果。
但是当采用SW方式进行测试时，容易因为静电问题损伤电路结构，影响后续显示，因此，如何避免显示面板的测试过程影响后续的正常显示过程，是本领域亟待解决的问题。
发明内容
有鉴于此，本发明提供一种阵列基板、显示面板和显示装置，通过设置辅助引线的两端分别与第一节点和第三节点连接，使得辅助引线与信号线并联设置，解决信号线在测试阶段被击伤影响显示的问题。
一方面，本发明提供了一种阵列基板，包括：
显示区和围绕所述显示区的非显示区；
多条信号线，所述信号线位于所述显示区和非显示区，其中，位于所述非显示区的所述信号线依次包括第一节点、第二节点和第三节点；
位于非显示区的绑定区，所述绑定区包括多个焊盘，位于所述非显示区的所述信号线的一端延伸至所述显示区，另一端连接至所述焊盘；沿所述信号线延伸方向，所述信号线上的所述第一节点、所述第二节点和所述第三节点位于所述显示区和所述绑定区之间；
位于非显示区的测试电路，所述测试电路包括测试开关、控制引线、测试引线；
所述测试开关，其输出端连接至所述信号线的所述第二节点，其输入端连接至所述测试引线，其控制端连接至所述控制引线；所述测试引线，用于为测试开关提供测试信号；所述控制引线，用于为所述测试开关提供控制信号；
所述阵列基板还包括辅助引线，其一端连接至所述第一节点，其另一端连接至所述第三节点。
又一方面，本发明提供了一种显示面板，包括本申请所提供的任意一种阵列基板。
又一方面，本发明提供了一种显示装置，包括本申请所提供的任意一种显示面板。
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，阵列基板包括多条信号线，信号线位于显示区和非显示区，其中，位于非显示区的信号线依次包括第一节点、第二节点和第三节点；位于非显示区的绑定区，绑定区包括多个焊盘，位于非显示区的信号线的一端延伸至显示区，另一端连接至焊盘；沿信号线延伸方向，信号线上的第一节点、第二节点和第三节点位于显示区和绑定区之间，阵列基板还包括位于非显示区的测试电路，测试电路包括测试开关、控制引线、测试引线；测试开关，其输出端连接至信号线的第二节点，其输入端连接至测试引线，其控制端连接至控制引线；测试引线，用于为测试开关提供测试信号；控制引线，用于为测试开关提供控制信号；阵列基板还包括辅助引线，其一端连接至第一节点，其另一端连接至第三节点。通过在阵列基板设置辅助引线，以及限定辅助引线的两端分别与第一节点和第三节点连接，进而相当于设置辅助引线与该信号线并联连接，由此，当在测试阶段，信号线发生静电击穿等问题断路时，可以利用辅助引线替代该信号线将信号传输至显示区，进行正常显示。即通过设置辅助引线的两端分别与第一节点和第三节点连接，使得辅助引线与信号线并联设置，解决信号线在测试阶段被击伤从而影响后续正常显示的问题。
当然，实施本发明的任一产品必不特定需要同时达到以上的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为现有技术中阵列基板的结构示意图；
图2为本发明提供的一种阵列基板的结构示意图；
图3为图2中K的一种局部放大图；
图4为图3中N-N’向的一种剖面图；
图5为图3中N-N’向的又一种剖面图；
图6为本发明提供的一种阵列基板的膜层结构示意图；
图7为本发明提供的又一种阵列基板的膜层结构示意图；
图8为本发明提供的又一种阵列基板的膜层结构示意图；
图9为本发明提供的又一种阵列基板的膜层结构示意图；
图10为本发明提供的又一种阵列基板的膜层结构示意图；
图11为本发明提供的又一种阵列基板的膜层结构示意图；
图12为本发明提供的又一种阵列基板的膜层结构示意图；
图13为本发明提供的又一种阵列基板的膜层结构示意图；
图14为本发明提供的又一种阵列基板的膜层结构示意图；
图15为本发明提供的又一种阵列基板的膜层结构示意图；
图16为本发明提供的又一种阵列基板的膜层结构示意图；
图17为本发明提供的又一种阵列基板的膜层结构示意图；
图18为本发明提供的又一种阵列基板的膜层结构示意图；
图19为本发明提供的又一种阵列基板的膜层结构示意图；
图20为本发明提供的又一种阵列基板的膜层结构示意图；
图21为本发明提供的又一种阵列基板的膜层结构示意图；
图22为本发明提供的又一种阵列基板的膜层结构示意图；
图23为本发明提供的一种显示面板的结构示意图；
图24为图23中U-U’向的一种剖面图；
图25为本发明提供的又一种显示面板的结构示意图；
图26为本发明提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为现有技术中阵列基板的结构示意图，其中，现有技术提供的阵列基板100包括：包括显示区AA和非显示区BB，阵列基板100还包括多根沿第一方向X排列第二方向Y延伸的信号线01，信号线01一端延伸至显示区AA，信号线01另一端连接至非显示区BB中的焊盘。阵列基板100还包括测试电路VT，图1中仅示意出测试电路VT以开关方式进行测试，测试电路VT包括测试开关TFT，其输出端a1连接至所述信号线01，其输入端b1连接至所述测试引线02，其控制端c1连接至所述控制引线03；所述测试引线02，用于为测试开关TFT提供测试信号；所述控制引线03，用于为所述测试开关TFT提供控制信号。其中，阵列基板100在绑定驱动芯片之前，会利用测试电路VT进行测试，以避免将驱动芯片绑定在不符合质量标准的显示屏上，造成高成本的驱动芯片的损坏或浪费。
可以理解的是，阵列基板100包括第一阶段和第二阶段，阵列基板100在第一阶段，测试电路VT中的测试开关TFT接收控制引线03提供的控制信号，控制测试开关TFT导通，进而将测试引线02提供的测试信号经输出端a1发送至信号线01，也即将该信号传递至显示区AA中的像素，用于测试。在第二阶段，多根沿第一方向X排列第二方向Y延伸的信号线01，用于将焊盘发出的信号传递至像素，用于显示。其中，焊盘发出的信号要经过测试开关TFT的位置，再传递至显示区的像素。需要说明的是，图中的测试开关TFT仅用于示意性的表示出与信号线01具有连接关系，并不限定与同一测试开关TFT连接的信号线01的数量。
发明人在研究过程中发现：当第一阶段进行测试时，测试信号开关TFT位置处容易发生静电击穿等问题，由于测试开关TFT的输出端a1实际属于信号线01上相连接位置处的节点，进而由于测试信号开关TFT被静电击穿后，测试开关TFT的输出端a1受影响而无法进行信号传输，导致信号线01上与输出端a1相对应位置处的节点断路无法进行信号传输；由于显示面板后续进行显示时，焊盘发出的信号也要经过信号线01上该节点，因此，若该节点断路，无法传输信号，那焊盘发出的显示信号也无法正常传递至像素，从而影响显示面板的显示效果。
为了解决上述技术问题，本发明提出了一种阵列基板、显示面板和显示装置。关于本发明提供的阵列基板、显示面板和显示装置的实施例，下文将详述。
本实施例中，请参考图2和图3所示，图2为本发明提供的一种阵列基板的结构示意图，图3为图2中K的一种局部放大图。本实施例中的阵列基板200：显示区AA和围绕显示区AA的非显示区BB；多条信号线1，信号线1位于显示区AA和非显示区BB，其中，位于非显示区BB的信号线1依次包括第一节点D1、第二节点D2和第三节点D3；位于非显示区BB的绑定区W，绑定区W包括多个焊盘pad，位于非显示区BB的信号线1的一端延伸至显示区AA，另一端连接至焊盘pad；沿信号线1延伸方向，信号线1上的第一节点D1、第二节点D2和第三节点D3位于显示区AA和绑定区W之间；位于非显示区BB的测试电路VT，测试电路VT包括测试开关TFT、控制引线3、测试引线2；测试开关TFT，其输出端a2连接至信号线1的第二节点D2，其输入端b2连接至测试引线2，其控制端c2连接至控制引线3；测试引线2，用于为测试开关TFT提供测试信号；控制引线3，用于为测试开关TFT提供控制信号；阵列基板200还包括辅助引线4，其一端连接至第一节点D1，其另一端连接至第三节点D3。
其中，本发明对测试电路VT的具体位置以及结构不做限定，可以将测试电路VT设置显示区和绑定区之间的任意位置，也可以设置在其他非显示区的位置，根据实际情况具体设置，下文不再赘述。
可以理解的是，其输出端a2连接至信号线1的第二节点D2，可选的，测试电路VT的输出端a2即为信号线1上的第二节点D2，本实施例提供的阵列基板200还包括辅助引线4，其一端连接至第一节点D1，其另一端连接至第三节点D3，相当于将辅助引线4与信号线1并联，并且第二节点D2也即输出端a2位于与辅助引线4并联设置的一段信号线1内。在TFT结构中，半导体层容易被静电击伤，同时由于半导体层与源极、漏极相连接，静电也会进一步损伤源极、漏极，即本文中的输出端a2和输入端b2。由此，若在测试阶段，测试电路VT中任意一个测试开关TFT被静电击伤，输出端a2受影响发生断裂无法传输信号，也即第二节点D2位置处发生断裂，导致在后续实现显示时，信号线1在第二节点D2位置处断线，使得焊盘无法仅通过信号线1将信号发送至显示区AA中，由于第二节点D2也即输出端a2位于与辅助引线4并联设置的一段信号线1内，此时可以利用辅助引线4，即焊盘可以将信号通过辅助引线4发送至信号线1，从而实现通过信号线1将信号发送至显示区AA中的像素中实现显示。本实施例提供的阵列基板200通过设置辅助引线4与信号线1并联，解决信号线1在测试阶段被击伤从而影响后续显示的问题，提高产品良率。
需要说明的是，因为测试电路容易损伤，因此若显示面板的显示信号传递时要经过测试电路，都会存在无法正常传递的情况，这种情况都可以采用本专利中的方案解决。现在常见的下边框的结构有，COF和COG。其中，COF(Chip On FPC)技术是将驱动芯片IC设置在柔性线路板(Flexible Printed Circuit，FPC)上，然后再一起通过焊盘绑定至阵列基板上。由于COF结构中FPC中的信号要经过测试开关TFT才能进入显示区，即驱动信号经过测试开关TFT才能进入显示区，此时，若测试开关TFT处发生信号线断线或其他损伤，则无法实现驱动信号的传递，进而影响正常显示，这种情况下就可以采用本专利中设置辅助引线的结构进行信号传递的改善。COG(Chip On Glass)技术是将驱动芯片IC直接设置在玻璃基板上，在传递信号时，测试信号经过测试开关TFT，再到达驱动芯片IC的输出焊盘处，然后进入显示区。当COG中驱动芯片IC的信号也要经过测试开关TFT才能进入显示区时，若测试开关TFT处发生信号线断线或其他损伤，也会存在无法正常传递的问题，可以采用本专利中的方法进行改善。此处仅是以COF和COG的情况为例进行分析，并不作为适用限制。本专利适用于显示信号传递时要经过测试开关的结构，通过辅助引线确保显示信号的正常传递。
在一些可选的实施例中，结合图2至图5所示，图4为图3中N-N’向的一种剖面图，图5为图3中N-N’向的又一种剖面图。本实施例提供的阵列基板200：包括依次设置在衬底基板00上的由绝缘层10隔开的半导体层20、第一金属层M1、第二金属层M2和第三金属层M3；信号线1位于第二金属层M2，以及辅助引线4位于第一金属层M1、第二金属层M2或者第三金属层M3。
可选的，测试电路VT中的测试开关TFT可以为开关晶体管，开关晶体管TFT包括位于第二金属层M2的源极s1和漏极s2，还包括位于第一金属层M1的栅极s3，以及位于半导体层20的有源层21，源极s1和漏极s2分别与有源层21连接，当对栅极s3施加电压后，随着栅极s3电压增加，有源层21表面将由耗尽层转变为电子积累层，形成反型层，当达到强反型时(即达到开启电压时)，有源层21有载流子移动实现源极s1和漏极s2之间的导通。就结构而言，根据栅极s3的位置，开关晶体管通常分为顶栅和底栅两种结构。其中，源极s1相当于输出端a2连接至信号线1的第二节点D2，漏极s2相当于输入端b2连接至测试引线2，栅极s3相当于控制端c2连接至控制引线3。由于源极s1和漏极s2位于第二金属层M2，以及信号线1位于第二金属层M2，进而源极s1和信号线1可以同一制程制作，即源极s1为信号线1上的一个节点，也可以理解为信号线1上的一个节点直接复用为源极s1，源极s1和漏极s2通过有源层21连接。当测试电路VT中任意一个测试开关TFT被静电击伤，输出端a2受影响发生断裂无法传输信号，也即源极s1位置处发生断裂，也可以理解为第二节点D2位置处发生断裂，导致在后续实现显示时，信号线1在第二节点D2位置处断线，使得焊盘无法仅通过信号线1将信号发送至显示区AA中，由于第二节点D2也即输出端a2位于与辅助引线4并联设置的一段信号线1内，此时可以利用辅助引线4，即焊盘可以将信号先通过辅助引线4发送至信号线1，从而实现通过信号线1将信号发送至显示区AA中的像素中进行显示。
进一步，结合图4所示，图4仅以开关晶体管底栅结构为例，图5仅以开关晶体管为顶栅为例，本发明对开关晶体管具体结构不做限定，可以根据实际情况设置，下文不再赘述。可以理解是，信号线1和辅助引线4均为金属走线，信号线1在显示阶段用于将数据信号发送至显示区AA中的像素中进行显示，进而该信号线1相当于数据信号线，数据信号线一般设置在第二金属层M2，进而可以将信号线1设置在第二金属层M2，即信号线1与第二金属层M2同一制程，有利于降低工艺难度，缩短工程期限。同时，辅助引线4可以位于第一金属层M1、第二金属层M2或者第三金属层M3，辅助引线4可以与第一金属层M1、第二金属层M2或者第三金属层M3同一制程，有利于简化阵列基板200的工艺制程。
继续结合图4和图5所示，图4和图5仅示意出辅助引线4位于第二金属层M2，由于辅助引线4的两端分别需与非显示区的信号线1的第一阶段D1和第三节点D3电连接，用于实现辅助引线4和信号线1并联，同时由于信号线1位于第二金属层M2，进而将辅助引线4设置在第二金属层M2，辅助引线4和信号线1相当于同层设置，进而无需打孔连接，可以简化工艺难度。
需要说明的是，附图中的各膜层的厚度仅为示意，可以根据实际工艺进行设置，本文并不作为限定。此外，附图中绝缘层的数量仅为示意，实际工艺中可以根据需求设置，本文并不作为限定。
在一些可选的实施例中，结合图2和图6所示，图6为本发明提供的一种阵列基板的膜层结构示意图。图6为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图6相当于阵列基板200的主视图。本实施例提供的阵列基板200：还包括连接部5，连接部5包括沿第一方向Z1延伸的第一连接部51，通过第一连接部51连接信号线1和辅助引线4；其中，第一方向Z1平行于衬底基板00。
可以理解的是，图6仅测试开关TFT以顶栅结构为例，但本发明不限于此，底栅结构也同样适用。第一连接部51一端连接辅助引线4的一端，另一端连接信号线1的第一节点D1或者第三节点D3，使得辅助引线4与信号线1并联，解决信号线1在测试阶段被击伤影响显示的问题，提高产品良率。其中，本发明对第一连接部51的位置以及材质不做限定，可以根据实际情况设置，图6中仅示意出第一连接部51位于第二金属层M2，以及图6中仅示意出第一连接部51的填充图案与信号线1的填充图案不同，即第一连接部51的材质与信号线1的材质不同，但不限于此，也可以设置第一连接部51的材质与信号线1的材质相同。由于信号线1和辅助引线4均设置在第二金属层M2，进而将第一连接部51设置在第二金属层M2，即第一连接部51、信号线1以及辅助引线4同层设置，信号线1连接第一连接部51或者辅助引线4时，无需打孔连接，可以简化工艺难度。第一连接部51还可以与信号线1以及辅助引线4同一制程，有利于简化阵列基板200的工艺制程。但本发明不限于此，第一连接部51还可以与第一金属层M1、第三金属层M3、或者半导体层20同层设置，以及当测试开关TFT为顶栅结构时，第一连接部51还可以与遮光层、第一金属层M1、第三金属层M3、或者半导体层20同层设置，下文进行详细描述。
需要说明的是，主视图即由绑定区W朝向显示区AA的方向上观察显示面板。
在一些可选的实施例中，结合图2和图7所示，图7为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图7相当于阵列基板200的主视图。本实施例提供的阵列基板200：连接部5还包括沿第二方向Z2延伸的第二连接部52，通过第一连接部51和第二连接部52连接信号线1和辅助引线4；其中，第二方向Z2垂直于衬底基板00。
可以理解的是，图7仅以测试开关TFT为顶栅结构为例，但本发明不限于此，底栅结构也同样适用。当第一连接部51与信号线1和/或辅助引线4间隔多层设置时，连接部5还包括沿第二方向Z2延伸的第二连接部52，通过第一连接部51和第二连接部52连接信号线1和辅助引线4；使得辅助引线4与信号线1并联，解决信号线1在测试阶段被击伤影响显示的问题，提高产品良率。其中，本发明对连接部5的位置以及材质不做限定，以及对连接部5中第二连接部52的数量不做具体要求，即可以通过一个第一连接部51和两个第二连接部52连接信号线1和辅助引线4，也可以通过一个第一连接部51和一个第二连接部52连接信号线1和辅助引线4，可以根据实际情况设置，图7中仅示意出第一连接部51位于半导体层20，第一连接部51与半导体层20的材质不同，第二连接部52位于第一金属层M1，第二连接部52与第一金属层M1的材质不同，但不限于此，也可以设置第一连接部51与半导体层20的材质相同，第二连接部52与第一金属层M1的材质相同。当第一连接部51与位于第二金属层M1的信号线1和辅助引线4之间间隔多个膜层时，若第一连接部51与位于第二金属层M1的信号线1和辅助引线4直接通过过孔连接，在形成连接两者的过孔时，由于过孔需要贯穿多个膜层，进而在刻蚀过孔的时候会不易实现，容易使材料在孔内堆积造成盲孔，增加生产不良率，也加大了生产工艺难度。进而在第一连接部51和位于第二金属层M1的信号线1和辅助引线4之间设置第二连接部52，第一连接部51通过第二连接部52连接信号线1和辅助引线4，此时第二连接部52与信号线1和辅助引线4位于相邻的膜层，进而利用第二连接部52连接信号线1和辅助引线4时，可以通过深度较小的过孔使其相连接，由于过孔的深度较小，在制作形成过孔时不会使材料在孔内堆积造成盲孔，即设置第二连接部52可以避免上述盲孔问题，同时，第二连接部52可以与第一金属层M1同一制程，有利于简化阵列基板200的工艺制程，但本发明对第二连接部52的膜层位置不限于此，可以根据实际情况具体设置，下文详细描述。
需要说明的是，附图中的第一连接部51和第二连接部52的膜层厚度仅为示意，可以根据实际工艺进行设置，本文并不作为限定。进而，附图中的第一连接部51和第二连接部52的膜层厚度与其同层的膜层结构厚度一致或者不一致仅为示意，实际工艺中可以根据需求设置，本文并不作为限定，下文不再赘述。
在一些可选的实施例中，继续结合图6所示，本实施例提供的阵列基板200：辅助引线4位于第二金属层M2；第一连接部51与信号线1同层，第一连接部51的两端分别与信号线1和辅助引线4连接。
可以理解的是，由于信号线1位于第二金属层M2，同时辅助引线4位于第二金属层M2，以及第一连接部51与信号线1同层；即第一连接部51、信号线1以及辅助引线4同层设置，信号线1连接第一连接部51或者辅助引线4时，无需打孔连接，可以避免通过过孔连接传递信号容易短路的问题；同时还可以避免由于过孔连接导致辅助引线连接信号线时走线过长，增大了该走线的负载，导致利用辅助引线4连接信号线1的负载大于仅利用信号线1的负载，降低了利用辅助引线4传输信号的效率的问题。第一连接部51还可以与信号线1以及辅助引线4同一制程，有利于简化阵列基板200的工艺制程。
在一些可选的实施例中，结合图2、图8和图9所示，图8和图9均为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图8和图9相当于阵列基板200的主视图。本实施例提供的阵列基板200：辅助引线4位于第二金属层M2；第一连接部51位于第一金属层M1或者第三金属层M3，第一连接部51的两端通过过孔H分别与信号线1和辅助引线4连接。
可以理解的是，图8仅示意出第一连接部51位于第一金属层M1，第一连接部51与第一金属层M1的材质不同，图9仅示意出第一连接部51位于第三金属层M3，第一连接部51与第三金属层M3的材质不同，但不限于此，也可以设置第一连接部51与第一金属层M1的材质相同，或者第一连接部51与第三金属层M3的材质相同。结合图8和图9所示，由于信号线1位于第二金属层M2，以及辅助引线4位于第二金属层M2，进而当第一连接部51位于第一金属层M1或者第三金属层M3时，相当于第一连接部51与信号线或者辅助引线4间隔一个绝缘层10，所以第一连接部51与信号线或者辅助引线4之间通过第一过孔H即可实现连接，相对于将第一连接部51位于遮光层LS或者半导体层20而言，间隔层数较少，无需设置沿第二方向延伸的连接部，可以简化工艺制程。同时，当第一连接部51位于第一金属层M1或者第三金属层M3时，第一连接部51可以与第一金属层M1或者第三金属层M3同一制程，有利于简化阵列基板200的工艺制程。
在一些可选的实施例中，继续结合图7和图10所示，图10为本发明提供的又一种阵列基板的膜层结构示意图图10，为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图10相当于阵列基板200的主视图。本实施例提供的阵列基板200：还包括遮光层LS，遮光层LS位于半导体层20远离第一金属层M1的一侧；辅助引线4位于第二金属层M2；第一连接部51位于半导体层20或者遮光层LS，第二连接部52与第一金属层M1同材料，第一连接部51的两端通过连接组件G分别与信号线1和辅助引线4连接；其中，连接组件G包括第二连接部52和过孔H。
可以理解的是，图7仅示意出第一连接部51位于半导体层20，第一连接部51与半导体层20的材质不同，图10仅示意出第一连接部51位于遮光层LS，第一连接部51与遮光层LS的材质不同，但不限于此，也可以设置第一连接部51与半导体层20的材质相同，或者第一连接部51与遮光层LS的材质相同。结合图7和图10所示，由于信号线1位于第二金属层M2，以及辅助引线4位于第二金属层M2，进而当第一连接部51位于半导体层20或者遮光层LS时，若第一连接部51与信号线1和/或辅助引线4间隔多层设置时，连接部5还包括沿第二方向Z2延伸的第二连接部52，通过第一连接部51和第二连接部52连接信号线1和辅助引线4，可以避免第一连接部51与信号线1和/或辅助引线4直接通过过孔连接，导致材料在孔内堆积造成盲孔的问题。当第一连接部51位于遮光层LS或半导体层20时，第二连接部52可以与第一金属层M1同一制程，有利于简化阵列基板200的工艺制程。当然，当第一连接部51位于遮光层LS时，第二连接部52也可以位于半导体层20，和/或，第二连接部52与半导体层20同材料，本发明对此不作限定，可以根据实际情况设置。图7和图10均是以顶栅结构为例说明，当开光晶体管TFT为底栅时，无需设置遮光层LS，此时第一连接部51可以位于半导体层20，其效果与顶栅一致，不再赘述。
在一些可选的实施例中，结合图11所示，图11为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图11相当于阵列基板200的主视图。本实施例提供的阵列基板200：辅助引线4位于第一金属层M1；第一连接部51与信号线1同层，第一连接部51的一端与信号线1连接，第一连接部51的另一端通过过孔H与辅助引线4连接。
其中，图11仅示意出第一连接部51与信号线1的材质不同，但不限于此，也可以设置第一连接部51与信号线1的材质相同。
可以理解的是，由于信号线1位于第二金属层M2，进而设置第一连接部51与信号线1同层设置，使得第一连接部51的一端可以直接与信号线1连接，无需通过过孔等工艺实现连接，可以避免通过过孔连接传递信号容易短路的问题，以及避免增加过孔连接导致负载不同，从而影响信号传输效率的问题。同时第一连接部51与信号线1可以同一制程，有利于简化阵列基板200的工艺制程。辅助引线4位于第一金属层M1，第一连接部51的另一端通过过孔H与辅助引线4连接，由于第一连接部51与辅助引线4仅间隔一个膜层，可以避免过孔较深导致盲孔的问题。
在一些可选的实施例中，结合图12和图13所示，图12和图13均为本发明提供的又一种阵列基板的膜层结构示意图图13，为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图12和图13相当于阵列基板200的主视图。本实施例提供的阵列基板200：辅助引线4位于第一金属层M1；第一连接部51位于第一金属层M1，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端与辅助引线4连接；或者，第一连接部51位于半导体层20，第一连接部51的两端通过过孔H分别与信号线1和辅助引线4连接。
可以理解的是，图12仅示意出第一连接部51位于第一金属层M1，第一连接部51第一金属层M1的材质不同，但不限于此，也可以设置第一连接部51第一金属层M1的材质相同，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端与辅助引线4连接；图13仅示意出第一连接部51位于半导体层20，，第一连接部51与半导体层20的材质不同，但不限于此，也可以设置第一连接部51与半导体层20的材质相同。第一连接部51的两端通过过孔H分别与信号线1和辅助引线4连接。结合图12和图13所示，由于信号线1位于第二金属层M2，辅助引线4位于第一金属层M1，辅助引线4与信号线1间隔一个膜层设置，使得辅助引线4和信号线1实现并联连接时，仅需设置第一连接部51连接即可，无需设置第二连接部，可以简化工艺制程。其中，第一连接部51可以与信号线1或者辅助引线4同层设置，有利于简化阵列基板200的工艺制程；同时，由于辅助引线4与信号线1间隔一个膜层设置，第一连接部51可以通过过孔与信号线1或者辅助引线4连接，过孔仅贯穿一个膜层，可以避免产生过孔贯穿多个膜层时导致的材料在孔内堆积造成盲孔的问题。
在一些可选的实施例中，结合图14和图15，图14和图15均为本发明提供的又一种阵列基板的膜层结构示意图，为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图14和图15相当于阵列基板200的主视图。本实施例提供的阵列基板200：还包括遮光层LS，遮光层LS位于半导体层20远离第一金属层M1的一侧；辅助引线4位于第一金属层M1；第一连接部51位于第三金属层M3，第二连接部52与第二金属层M2同材料，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接；或者，第一连接部51位于遮光层LS，第二连接部52与半导体层20和/或第一金属层M1同材料，第一连接部51的一端通过连接组件G与信号线1连接，第一连接部51的另一端通过连接组件G或过孔H与辅助引线4连接；其中，连接组件G包括第二连接部52和过孔H。
继续结合图14所示，图14仅示意出辅助引线4位于第一金属层M1，第一连接部51位于第三金属层M3，第二连接部52与第二金属层M2的材料不同，但不限于此，也可以设置第二连接部52与第二金属层M2同材料，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接。第一连接部51位于第三金属层M3，第一连接部51与信号线1间隔了一个膜层，进而第一连接部51可以与信号线1通过过孔H连接，无需设置第二连接部52等结构，可以简化工艺制程，同时第一连接部51与辅助引线4也仅间隔两个膜层，可以设置过孔H之间连接，或者为了避免盲孔问题，可以如图14所示第一连接部51与辅助引线4通过连接组件G连接，具体可以根据实际情况设置，下文不再赘述。
继续结合图15所示，第一连接部51位于遮光层LS，第二连接部52与半导体层20的材质不同，但不限于此，也可以设置，第二连接部52与半导体层20和/或第一金属层M1同材料，第一连接部51的一端通过连接组件G与信号线1连接，第一连接部51的另一端通过连接组件G或过孔H与辅助引线4连接。其中，由于第一连接部51位于遮光层LS，辅助引线4位于第一金属层M1，辅助引线4和第一连接部51之间间隔两个膜层，可以直接通过过孔H连接，也可以通过连接组件G连接，图15中仅示意出，利用连接组件G连接第一连接部51和辅助引线4。其中，第二连接部52与半导体层20和/或第一金属层M1同材料，当第二连接部52与半导体层20和/或第一金属层M1同层同材料设置时，有利于简化阵列基板200的工艺制程。其中，第二连接部52与半导体层20和/或第一金属层M1同材料，可以包括以下三种情况：第一种：第二连接部52与半导体层20同材料；第二种：第二连接部52与第一金属层M1同材料；第三种：用于连接信号线1的第二连接部52和用于连接辅助引线4的第二连接部52位于不同的膜层，分别位于第一金属层M1和半导体层20。图15仅以第一种情况为例，第二连接部52与半导体层20同层同材料，可以简化阵列基板200的工艺制程，以及第二连接部52与位于第一金属层M1的辅助引线4和位置第二金属层M2的信号线1间隔一个或者两个膜层，可以利用过孔使其连接即可。上述第二种情况：第二连接部52与第一金属层M1同材料，相当于用于与辅助引线4连接的第二连接部52可以与辅助引线4同层设置均位于第一金属层M1，用于与信号线1连接的第二连接部52也位于第一金属层M1，与位于第二金属层M2的信号线1通过过孔连接；相对于第二连接部52仅与半导体层20同材料设置，第二连接部52可以与辅助引线4直接无需过孔连接，有利于进一步简化工艺制程。上述第三种情况：用于连接信号线1的第二连接部52和用于连接辅助引线4的第二连接部位于不同的膜层，分别位于第一金属层M1和半导体层20，可以为与辅助引线4连接的第二连接部52与半导体层20同层同材质设置，与信号线1连接的第二连接部52与半第一金属层M1同层同材质设置，相对于上述第一种和第二种方式，第三种方式中第二连接部52与辅助引线4或者信号线1均仅间隔了一个膜层，进而用于连接第二连接部52和信号线1或辅助引线4的过孔的深度较浅，有利于打孔工艺，上述结构亦可反之，可以根据实际情况具体设置，下文不再赘述。
可以理解的是，上述图14和图15均以顶栅为例，同时也适用于底栅结构，底栅时辅助引线4位于第一金属层M1，第一连接部51位于第三金属层M3，其效果与顶栅一致，在此不再赘述。
在一些可选的实施例中，结合图16所示，图16为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图16相当于阵列基板200的主视图。本实施例提供的阵列基板200：辅助引线4位于第三金属层M3；第一连接部51与信号线1同层，第一连接部51的一端与信号线1连接，第一连接部51的另一端通过过孔H与辅助引线4连接。
其中，图16仅示意出第一连接部51与信号线1的材料不同，但不限于此，也可以设置第一连接部51与信号线1的材料相同。
可以理解的是，由于信号线1位于第二金属层M2，进而设置第一连接部51与信号线1同层设置，使得第一连接部51的一端可以直接与信号线1连接，无需通过过孔等工艺实现连接，可以避免通过过孔连接传递信号容易短路的问题，以及避免增加过孔连接导致负载不同，从而影响信号传输效率的问题。同时第一连接部51与信号线1可以同一制程，有利于简化阵列基板200的工艺制程。同时，辅助引线4位于第三金属层M3，辅助引线4通过过孔H与第一连接部51连接，由于第一连接部51与辅助引线4仅间隔一个膜层，可以避免过孔较深导致盲孔的问题。
在一些可选的实施例中，结合图17所示，图17为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图17相当于阵列基板200的主视图。本实施例提供的阵列基板200：辅助引线4位于第三金属层M3；第一连接部51位于第三金属层M3，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端与辅助引线4连接。
其中，图17仅示意出第一连接部51与第三金属层M3的材质不同，但不限于此，也可以设置第一连接部51与第三金属层M3的材质相同。
可以理解的是，第一连接部51位于第三金属层M3，且辅助引线4位于第三金属层M3，第一连接部51与辅助引线4同层设置，进而第一连接部51的一端可以直接与辅助引线4连接，无需通过过孔等工艺实现连接，可以避免通过过孔连接传递信号容易短路的问题，以及避免增加过孔连接导致负载不同，从而影响信号传输效率的问题。。同时第一连接部51与辅助引线4可以同一制程，有利于简化阵列基板200的工艺制程。同时，第一连接部51位于第三金属层M3，信号线1位于第一金属层M1，第一连接部51可以通过过孔H与信号线1连接，由于第一连接部51与信号线1仅间隔一个膜层，可以避免过孔较深导致盲孔的问题。
在一些可选的实施例中，结合图18至图22所示，图18至图22均为本发明提供的又一种阵列基板的膜层结构示意图。为了明显示意出各个结构的膜层关系，图2相当于阵列基板200的俯视图，图18至图22相当于阵列基板200的主视图。本实施例提供的阵列基板200：还包括遮光层LS，遮光层LS位于半导体层20远离第一金属层M1的一侧；辅助引线4位于第三金属层M3；第一连接部51位于第一金属层M1，第二连接部52与第二金属层M2同材料，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接；或者，第一连接部51位于半导体层20，第二连接部52与第一金属层M1和/或第二金属层M2同材料，第一连接部51的一端通过连接组件G或过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接；或者，第一连接部51位于遮光层，第二连接部52与半导体层20和/或第一金属层M1同层，第一连接部51的两端通过连接组件G分别与信号线1和辅助引线4连接；其中，连接组件G包括第二连接部52和过孔H。
继续结合图18所示，图18仅示意出信号线1位于第二金属层M2，辅助引线4位于第三金属层M3；第一连接部51位于第一金属层M1，第二连接部52与第二金属层M2的材质不同，但不限于此，也可以设置第二连接部52与第二金属层M2同材料，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接。其中，第一连接部51位于第一金属层M1，第一连接部51与第一金属层M1同一制程，有利于简化阵列基板200的工艺制程。同时，由于第一连接部51位于第一金属层M1与位于第二金属层M2仅间隔一个绝缘层10，进而第一连接部51可以与信号线1通过过孔H连接，无需设置第二连接部52等结构，简化工艺难度。第一连接部51与位于第三金属层M3的辅助引线4由于仅间隔了两个绝缘层10，进而可以设置通过过孔连接，也可以设置一个第二连接部52连接，避免产生盲孔的问题。
继续结合图19和图20所示，图19仅示意出信号线1位于第二金属层M2，辅助引线4位于第三金属层M3；第一连接部51位于半导体层20，第二连接部52与第二金属层M2的材质不同，但不限于此，也可以设置第二连接部52与第二金属层M2同材料，第一连接部51的一端通过过孔H与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接。图20仅示意出辅助引线4位于第三金属层M3；第一连接部51位于半导体层20，第二连接部52与第一金属层M1同材料，第一连接部51的一端通过连接组件G与信号线1连接，第一连接部51的另一端通过连接组件G与辅助引线4连接。当然不限于此，还可以设置用于连接辅助引线4的第二连接部52与第二金属层M2同层设置，用于连接信号线1的第二连接部与第一金属层M1同层设置，也可以反之，具体可以根据实际情况设置，在此不再赘述。
继续结合图21和图22所示，图21仅示意出第一连接部51与遮光层LS的材质不同，第二连接部52与第一金属层M1的材质不同，但不限于此，也可以设置第一连接部51与遮光层LS的材质相同，第二连接部52与第一金属层M1的材质相同，信号线1位于第二金属层M2，辅助引线4位于第三金属层M3；第一连接部51位于遮光层LS，第二连接部52与第一金属层M1同层，第一连接部51的两端通过连接组件G分别与信号线1和辅助引线4连接。图22仅示意出第一连接部51与遮光层LS的材质不同，第二连接部52与半导体层20的材质不同，但不限于此，也可以设置第一连接部51与遮光层LS的材质相同，第二连接部52与半导体层20的材质相同，信号线1位于第二金属层M2，辅助引线4位于第三金属层M3；第一连接部51位于遮光层，第二连接部52与半导体层20同层，第一连接部51的两端通过连接组件G分别与信号线1和辅助引线4连接。当然不限于此，还可以限定与辅助引线4连接的第二连接部52位于第一金属层M1，与信号线1连接的第二连接部52位于半导体层20，或者反之，可以根据实际情况具体设置，下文不再赘述。
其中，上述图18至图22均以顶栅为例，同时也适用于底栅结构，底栅时，第一连接部51位于第一金属层M1或者半导体层20，第二连接部52位于第一金属层M1或者半导体层20，其效果与顶栅一致，在此不再赘述。
可以理解的是，本实施例提供的阵列基板200将辅助引线4设置在第三金属层M3，由于信号线1位于第二金属层M2，第二金属层M2与第三金属层M3间隔一个绝缘层10，进而有利于后续设置信号线1和辅助引线4并联。
本发明还提供一种显示面板300，包括本发明上述任一实施例提供的阵列基板200。请参考图23和图24所示，图23为本发明提供的一种显示面板的结构示意图，图24为图23中U-U’向的一种剖面图。图23提供的显示面板300包括本发明上述任一实施例提供的阵列基板200，还包括与阵列基板200相对设置的对置基板210，本发明对对置基板210不作具体限定，当显示面板300为液晶显示面板时，对置基板210可以为彩膜基板，当显示面板300为OLED显示面板时，对置基板210可以为像素定义层等结构，可以根据实际情况具体设置。图23实施例仅以手机为例，对显示面板300进行说明，可以理解的是，本发明实施例提供的显示面板300可以是电脑、电视、车载显示面板等其他具有显示功能的显示面板，本发明对此不作具体限制。本发明实施例提供的显示面板，具有本发明实施例提供的显示面板的有益效果，具体参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
在一些可选的实施例中，结合图25所示，图25为本发明提供的又一种显示面板的结构示意图。本实施例提供的显示面板300包括：柔性线路板FPC，柔性线路板FPC与焊盘pad连接；柔性线路板FPC包括驱动芯片IC，驱动芯片IC用于为信号线1提供驱动信号。
可以理解的是，柔性线路板FPC包括驱动芯片IC，驱动芯片IC用于为信号线1提供驱动信号，这种将驱动芯片IC设置在柔性线路板(Flexible Printed Circuit，简称FPC)上的技术称为COF技术。使用COF(Chip On FPC)技术以减小边框的宽度。在COF方案中，产品绑定驱动芯片前测试信号路径为：通过柔性线路板将测试信号发送至测试电路，通过测试电路将信号发送至显示区；以及产品绑定驱动芯片后测试信号路径为：通过柔性线路板将显示信号发送至测试电路，通过测试电路将信号发送至显示区。由此可知，COF方案中绑定驱动芯片前、后信号都经过测试电路，若测试电路被击伤，受损模组绑定驱动芯片后信号经过测试电路击伤位置时会无法有效传递信号，从而导致无法显示或乱显，进而本实施例提供的阵列基板200设置辅助引线4，当在测试阶段，信号线1发生静电击穿等问题断路时，可以利用辅助引线替代该信号线将信号传输至显示区，进行正常显示。
本发明还提供一种显示装置400，包括本发明上述任一实施例提供的显示面板300。请参考图26，图26为本发明提供的一种显示装置的结构示意图。图26提供的显示装置400包括本发明上述任一实施例提供的显示面板300。图26实施例仅以手机为例，对显示装置400进行说明，可以理解的是，本发明实施例提供的显示装置400可以是电脑、电视、车载显示面板等其他具有显示功能的显示面板，本发明对此不作具体限制。本发明实施例提供的显示面板，具有本发明实施例提供的显示面板的有益效果，具体参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的阵列基板、显示面板和显示装置，至少实现了如下的有益效果：
与现有技术相比，本发明提供的阵列基板、显示面板和显示装置，阵列基板包括多条信号线，信号线位于显示区和非显示区，其中，位于非显示区的信号线依次包括第一节点、第二节点和第三节点；位于非显示区的绑定区，绑定区包括多个焊盘，位于非显示区的信号线的一端延伸至显示区，另一端连接至焊盘；沿信号线延伸方向，信号线上的第一节点、第二节点和第三节点位于显示区和绑定区之间，阵列基板还包括位于非显示区的测试电路，测试电路包括测试开关、控制引线、测试引线；测试开关，其输出端连接至信号线的第二节点，其输入端连接至测试引线，其控制端连接至控制引线；测试引线，用于为测试开关提供测试信号；控制引线，用于为测试开关提供控制信号；阵列基板还包括辅助引线，其一端连接至第一节点，其另一端连接至第三节点。通过在阵列基板设置辅助引线，以及限定辅助引线的两端分别与第一节点和第三节点连接，进而相当于设置辅助引线与该信号线并联连接，由此，当在测试阶段，信号线发生静电击穿等问题断路时，可以利用辅助引线替代该信号线将信号传输至显示区，进行正常显示。即通过设置辅助引线的两端分别与第一节点和第三节点连接，使得辅助引线与信号线并联设置，解决信号线在测试阶段被击伤影响显示的问题。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (16)
1.一种阵列基板，其特征在于，包括：
显示区和围绕所述显示区的非显示区；
多条信号线，所述信号线位于所述显示区和非显示区，其中，位于所述非显示区的所述信号线依次包括第一节点、第二节点和第三节点；
位于非显示区的绑定区，所述绑定区包括多个焊盘，位于所述非显示区的所述信号线的一端延伸至所述显示区，另一端连接至所述焊盘；沿所述信号线延伸方向，所述信号线上的所述第一节点、所述第二节点和所述第三节点位于所述显示区和所述绑定区之间；
位于非显示区的测试电路，所述测试电路包括测试开关、控制引线、测试引线；
所述测试开关，其输出端连接至所述信号线的所述第二节点，其输入端连接至所述测试引线，其控制端连接至所述控制引线；所述测试引线，用于为测试开关提供测试信号；所述控制引线，用于为所述测试开关提供控制信号；
所述阵列基板还包括辅助引线，其一端连接至所述第一节点，其另一端连接至所述第三节点。
2.根据权利要求1所述的阵列基板，其特征在于，包括依次设置在衬底基板上的由绝缘层隔开的半导体层、第一金属层、第二金属层和第三金属层；
所述信号线位于所述第二金属层，以及所述辅助引线位于所述第一金属层、所述第二金属层或者所述第三金属层。
3.根据权利要求2所述的阵列基板，其特征在于，还包括连接部，所述连接部包括沿第一方向延伸的第一连接部，通过所述第一连接部连接所述信号线和所述辅助引线；
其中，所述第一方向平行于所述衬底基板。
4.根据权利要求3所述的阵列基板，其特征在于，所述连接部还包括沿第二方向延伸的第二连接部，通过所述第一连接部和所述第二连接部连接所述信号线和所述辅助引线；
其中，所述第二方向垂直于所述衬底基板。
5.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第二金属层；
所述第一连接部与所述信号线同层，所述第一连接部的两端分别与所述信号线和所述辅助引线连接。
6.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第二金属层；
所述第一连接部位于所述第一金属层或者所述第三金属层，所述第一连接部的两端通过过孔分别与所述信号线和所述辅助引线连接。
7.根据权利要求4所述的阵列基板，其特征在于，还包括遮光层，所述遮光层位于所述半导体层远离所述第一金属层的一侧；
所述辅助引线位于所述第二金属层；
所述第一连接部位于所述半导体层或者所述遮光层，所述第二连接部与所述第一金属层同材料，所述第一连接部的两端通过连接组件分别与所述信号线和所述辅助引线连接；
其中，所述连接组件包括所述第二连接部和过孔。
8.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第一金属层；
所述第一连接部与所述信号线同层，所述第一连接部的一端与所述信号线连接，所述第一连接部的另一端通过过孔与所述辅助引线连接。
9.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第一金属层；
所述第一连接部位于所述第一金属层，所述第一连接部的一端通过过孔与所述信号线连接，所述第一连接部的另一端与所述辅助引线连接；
或者，所述第一连接部位于所述半导体层，所述第一连接部的两端通过所述过孔分别与所述信号线和所述辅助引线连接。
10.根据权利要求4所述的阵列基板，其特征在于，还包括遮光层，所述遮光层位于所述半导体层远离所述第一金属层的一侧；
所述辅助引线位于所述第一金属层；
所述第一连接部位于所述第三金属层，所述第二连接部与所述第二金属层同材料，所述第一连接部的一端通过过孔与所述信号线连接，所述第一连接部的另一端通过连接组件与所述辅助引线连接；
或者，所述第一连接部位于所述遮光层，所述第二连接部与所述半导体层和/或第一金属层同材料，所述第一连接部的一端通过所述连接组件与所述信号线连接，所述第一连接部的另一端通过所述连接组件或所述过孔与所述辅助引线连接；
其中，所述连接组件包括所述第二连接部和所述过孔。
11.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第三金属层；
所述第一连接部与所述信号线同层，所述第一连接部的一端与所述信号线连接，所述第一连接部的另一端通过过孔与所述辅助引线连接。
12.根据权利要求3所述的阵列基板，其特征在于，所述辅助引线位于所述第三金属层；
所述第一连接部位于所述第三金属层，所述第一连接部的一端通过过孔与信号线连接，所述第一连接部的另一端与所述辅助引线连接。
13.根据权利要求4所述的阵列基板，其特征在于，还包括遮光层，所述遮光层位于所述半导体层远离所述第一金属层的一侧；
所述辅助引线位于所述第三金属层；
所述第一连接部位于所述第一金属层，所述第二连接部与所述第二金属层同材料，所述第一连接部的一端通过过孔与所述信号线连接，所述第一连接部的另一端通过连接组件与所述辅助引线连接；
或者，所述第一连接部位于所述半导体层，所述第二连接部与所述第一金属层和/或所述第二金属层同材料，所述第一连接部的一端通过所述连接组件或所述过孔与所述信号线连接，所述第一连接部的另一端通过所述连接组件与所述辅助引线连接；
或者，所述第一连接部位于所述遮光层，所述第二连接部与所述半导体层和/或所述第一金属层同层，所述第一连接部的两端通过所述连接组件分别与所述信号线和所述辅助引线连接；
其中，所述连接组件包括所述第二连接部和所述过孔。
14.一种显示面板，其特征在于，包括权利要求1至13中任一项所述的阵列基板。
15.根据权利要求14所述的显示面板，还包括柔性线路板，所述柔性线路板与所述焊盘连接；
所述柔性线路板包括驱动芯片，所述驱动芯片用于为所述信号线提供驱动信号。
16.一种显示装置，其特征在于，包括权利要求14或15所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110347422.6A CN112927639B (zh) | 2021-03-31 | 2021-03-31 | 阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110347422.6A CN112927639B (zh) | 2021-03-31 | 2021-03-31 | 阵列基板、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112927639A CN112927639A (zh) | 2021-06-08 |
| CN112927639B true CN112927639B (zh) | 2024-03-08 |
Family
ID=76176775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110347422.6A Active CN112927639B (zh) | 2021-03-31 | 2021-03-31 | 阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112927639B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060113089A (ko) * | 2005-04-29 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 표시장치용 트랜지스터 어레이 기판 |
| CN206040646U (zh) * | 2016-04-26 | 2017-03-22 | 京东方科技集团股份有限公司 | 静电防护与测试复合单元、阵列基板以及显示装置 |
| CN108646483A (zh) * | 2018-04-26 | 2018-10-12 | 上海中航光电子有限公司 | 阵列基板、显示面板和显示装置 |
| CN110867139A (zh) * | 2019-11-28 | 2020-03-06 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102098220B1 (ko) * | 2013-11-28 | 2020-04-07 | 엘지디스플레이 주식회사 | 표시장치용 표시패널 |
| CN110148592B (zh) * | 2019-05-21 | 2020-12-11 | 上海天马有机发光显示技术有限公司 | 一种显示面板、包含其的显示装置 |
-
2021
- 2021-03-31 CN CN202110347422.6A patent/CN112927639B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060113089A (ko) * | 2005-04-29 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 표시장치용 트랜지스터 어레이 기판 |
| CN206040646U (zh) * | 2016-04-26 | 2017-03-22 | 京东方科技集团股份有限公司 | 静电防护与测试复合单元、阵列基板以及显示装置 |
| CN108646483A (zh) * | 2018-04-26 | 2018-10-12 | 上海中航光电子有限公司 | 阵列基板、显示面板和显示装置 |
| CN110867139A (zh) * | 2019-11-28 | 2020-03-06 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112927639A (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10872910B2 (en) | Display substrate motherboard, display substrate and fabrication method thereof, and display device | |
| EP3287840B1 (en) | Display device | |
| US8023059B2 (en) | Array substrate of liquid crystal display, method of repairing same, and liquid crystal display | |
| EP2249199B1 (en) | Display device | |
| US7675600B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
| KR101024535B1 (ko) | 액정표시장치 | |
| EP2797069A1 (en) | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device | |
| US20130293595A1 (en) | Liquid crystal display device and method of fabricating the same | |
| CN111596476A (zh) | 阵列基板、显示面板以及显示装置 | |
| US8902394B2 (en) | Display device comprising a flexible board including a first wiring portion that is narrower than a second wiring portion and wherein the second wiring portion does not overlap a terminal portion | |
| CN111951682B (zh) | 显示面板及显示装置 | |
| CN112927639B (zh) | 阵列基板、显示面板和显示装置 | |
| CN110320690B (zh) | 一种显示装置 | |
| CN110148608B (zh) | 一种显示面板及显示装置 | |
| CN111796462A (zh) | 一种阵列基板及显示装置 | |
| CN115083300B (zh) | 显示面板和显示装置 | |
| KR20210085642A (ko) | 표시장치 | |
| CN114677987B (zh) | 一种显示面板及显示装置 | |
| CN114185190B (zh) | 阵列基板、显示面板及显示装置 | |
| KR101182302B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR102651801B1 (ko) | 표시 패널 및 그 제조 방법 | |
| CN111292679A (zh) | 显示面板及显示装置 | |
| CN114253430B (zh) | 显示面板和显示装置 | |
| US20230095839A1 (en) | Array substrate, display panel and driving method thereof | |
| CN116825045A (zh) | 显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |