CN112912863A - 外围组件互连(PCI)背板连接性芯片上系统(SoC) - Google Patents

Abstract

一种集成电路(120)包含互连通信总线(130)及耦合到所述互连通信总线(130)的外围组件互连PCI多功能端点MFN‑EP(122、124、126、128)。每一PCI MFN‑EP(122、124、126、128)包含多路复用装置、第一地址转译单元ATU及至少一个PCI功能电路。每一PCI功能电路包含另一ATU及基地址寄存器BAR。

Description

外围组件互连(PCI)背板连接性芯片上系统(SoC)

背景技术

此涉及外围组件互连(PCI)。

发明内容

在至少一个实例中，一种集成电路包含：互连通信总线；及外围组件互连(PCI)多功能端点(MFN-EP)，其耦合到所述互连通信总线。每一MFN-EP包含经配置以将所述集成电路内部的地址的地址转译成PCI地址的输出地址转译单元(ATU)及至少一个PCI功能电路，其中所述至少一个PCI功能电路经配置以经由所述互连通信总线将通信路由到所述IC的其它MFN-EP中的一者，其中所述至少一个PCI功能电路包括经配置以将PCI地址转译成所述集成电路内部的地址的输入ATU。

在至少一个实例中，一种在不同外围组件互连根联合体(PCI RC)之间通信的方法包含：由背板集成电路(IC)的处理器读取存储器区域配置定义，其中每一存储器区域配置定义识别存储器区域的大小、识别通信地耦合到所述背板IC的所述存储器区域所处的IC，及识别通信地耦合到所述背板IC的被允许存取所述存储器区域的另一IC，其中每一IC经通信地耦合到所述背板IC的不同多功能端点(MFN-EP)，及针对被允许存取所述存储器区域中的一者的每一IC，由所述处理器将所述存储器区域的所述大小写入于耦合到所述IC的所述MFN-EP的外围组件互连PCI功能电路的基地址寄存器(BAR)中。所述方法进一步包含：针对存储器区域所处的每一IC，由所述处理器用所述背板IC本地的本地地址及受所述IC的PCIRC管理的地址配置耦合到所述IC的所述MFN-EP中的输出地址转译单元(ATU)的转译寄存器；及针对被允许存取所述存储器区域中的一者的每一IC，由所述处理器用所述背板IC本地的本地地址配置耦合到所述IC的所述MFN-EP的所述PCI功能电路中的输入ATU的转译寄存器，其中所述输入ATU的所述转译寄存器经关联到所述MFN-EP的所述PCI功能电路的所述BAR。

在至少一个实例中，一种集成电路包含：互连通信总线；及外围组件互连(PCI)多功能端点(MFN-EP)，其耦合到所述互连通信总线，每一PCI MFN-EP包括多路复用装置、第一地址转译单元(ATU)及至少一个PCI功能电路，每一PCI功能电路包括另一ATU及基地址寄存器(BAR)。

附图说明

图1展示在各个实例中的具有通过外围组件互连(PCI)背板集成电路(IC)互连的芯片上系统(SoC)的系统。

图2展示在各个实例中的PCI背板IC。

图3展示在各个实例中的基地址寄存器(BAR)结构。

图4展示在各个实例中的输入地址转译单元(ATU)。

图5展示在各个实例中的输出ATU。

图6A展示在各个实例中的具有通过PCI背板IC互连的SoC的另一系统。

图6B展示在各个实例中的另一PCI背板IC。

图7A及图7B展示在各个实例中的配置PCI背板IC的方法的流程图。

具体实施方式

外围组件互连(PCI)是用于促进计算装置与外围装置之间的通信的越来越重要的技术。PCI Express(PCIe)系统是依赖于串行通信接口的较早PCI系统的发展，串行通信接口是：来自PCIe主机的一个串行线输出及到PCIe主机的一个串行线输入。PCI根联合体(RC)代表PCIe主机产生事务请求且管理PCI地址空间，从而在由PCIe主机使用的内部寻址与PCI地址空间之间进行转译。为了完成转译，PCI RC可建立存储器映射图，其定义PCIe主机的内部地址与PCI地址空间中的地址之间的关系。

新兴的汽车应用正被设计成包含具有高通信带宽且依赖于低延时的多个芯片上系统(SoC)。外围组件互连快速(PCIe)提供低延时及高吞吐量通信以连接在这些SoC之间。然而，当在SoC中的每一者的独立PCI地址空间之间进行转译时，遇到挑战。将SOC与独立PCI地址空间互连的一些方法涉及交换机，但这些解决方案具有缺点。简单的交换机求助于当两个以上SoC经由PCI背板互连时会增加延时的级联连接。复杂的交换机避免了级联连接但过于昂贵。另外，简单交换解决方案及复杂交换解决方案两者都依赖于非透明网桥(NTB)来从一个SoC的PCI地址空间转译成另一SoC的PCI地址空间。此类NTB端口的使用干扰或防止SoC中的存储器存取约束—例如，允许SoC2从SoC1的存储器的预定义区域读取同时防止SoC3读取SoC1的存储器的同一经定义区域。

本描述教示一种PCI背板集成电路(IC)，其提供支持SoC限制存取其存储器的能力的成本有效的SoC间PCI通信装置。PCI背板IC将SoC主机建模为PCI多功能端点(MFN-EP)中的单独功能。为使第一SoC经由PCI背板IC与第二SoC通信，第一SoC与对第二SoC进行建模的第一MFN-EP的第一PCI功能电路通信。第一MFN-EP的第一PCI功能电路经由PCI背板IC的互连通信总线与第二MFN-EP通信，且第二MFN-EP将通信传递到第二SoC上。为使第一SoC经由PCI背板IC与第三SoC通信，第一SoC与对第三SoC进行建模的第一MFN-EP的第二PCI功能电路通信。第一MFN-EP的第二PCI功能电路经由互连通信总线与第三MFN-EP通信，且第三MFN-EP将通信传递到第三SoC上。为使第一SoC经由PCI背板IC与第四SoC通信，第一SoC与对第四SoC进行建模的第一MFN-EP的第三PCI功能电路通信。第三PCI功能电路经由互连通信总线与第四MFN-EP通信，且第四MFN-EP将通信传递到第四SoC上。为使第二SoC经由PCI背板IC与第一SoC通信，第二SoC与对第一SoC进行建模的第二MFN-EP的第一PCI功能电路通信。第二MFN-EP的第一PCI功能电路经由互连通信总线与第一MFN-EP通信，且第一MFN-EP将通信传递到第一SoC上。

每一MFN-EP包含PCI功能电路。每一PCI功能电路可经配置以将来自其相关联SoC的PCI地址空间的事务间接映射到由那个特定PCI功能电路建模的SoC的PCI地址空间。MFN-EP进一步包含用于将来自其它SoC的事务映射到与那个MFN-EP相关联的SoC的PCI地址空间的输出地址转译单元(ATU)。这些映射向PCI背板IC提供限制存取SoC中的每一者的PCI存储器区域的能力，如由SoC中的每一者所配置。

此解决方案提供低延时、高吞吐量及透明性，其中所述透明性允许SoC选择性地限制存取其存储器区域。因为因为PCI背板IC是由单个制造商制造的单个装置，所以其与多装置解决方案相比可更容易地获得在汽车中使用的资格。

在图1中，系统100包含具有第一PCI根联合体(RC)104的第一芯片上系统(SoC)102、具有第二RC 108的第二SoC 106、具有第三RC 112的第三SoC 110、具有第四RC 116的第四SoC 114，及外围组件互连背板集成电路(PCI背板IC)120。在实例中，PCI背板IC 120包含第一多功能端点(MFN-EP)122、第二MFN-EP 124、第三MFN-EP 126、第四MFN-EP 128、互连通信总线130、处理器132，及存储器134。MFN-EP 122、124、126、128中的每一者通过通信路径136耦合到互连通信总线130。第一RC 104通过输入线140及输出线142经通信地耦合到第一MFN-EP 122，其中术语“输入”与“输出”是相对于PCI背板IC 120标示的。第二RC 108通过输入线144及输出线146经通信地耦合到第二MFN-EP 124。第三RC 112通过输入线148及输出线150经通信地耦合到第三MFN-EP 126。第四RC 116通过输入线152及输出线154经通信地耦合到第四MFN-EP 128。在实例中，线140到154中的每一者是串行通信线。在另一实例中，线140到154中的每一者包含平行导体。

在一些上下文中，SoC 102、106、110、114可称为远程SoC或远程主机。在实例中，系统100的一或多个SoC可由并非是芯片上系统的处理器替换。在实例中，PCI背板IC 120可具有三个MFN-EP，而非所说明的四个MFN-EP。在实例中，PCI背板IC 120可具有五个或更多个MFN-EP，而非所说明的四个MFN-EP。在实例中，系统100可为汽车的部件。举例来说，SoC102、106、110、114可为汽车内的经由PCI背板IC 120彼此通信的远程处理器。SoC 102、106、110、114中的一者可包含相机传感器且支持汽车的备份视频功能性。SoC 102、106、110、114中的一者可包含雷达处理器且支持汽车的雷达感测及测距功能性(例如，以支持接近警报及/或自驾驶功能性)。

如下文进一步描述，MFN-EP 122、124、126、128中的每一者对远程SoC进行建模且使用那个模型将通信门户提供到其建模的远程SoC。举例来说，第一MFN-EP 122将SoC 106、110、114中的每一者建模为PCI功能电路且向第一SoC 102提供通过其存取其它SoC 106、110、114的通信门户。由MFN-EP 122、124、126、128提供的对SoC 102、106、110、114的建模促进SoC基于试图存取其存储器的SoC限制存取所述存储器的透明性，如下文进一步描述。此透明性在一些应用中是合意的，例如在SoC希望允许一或多个特定其它SoC存取其存储器但禁止另一特定SoC存取那个存储器的情况。

第一SoC 102可通过经由输入线140将事务发送到第一MFN-EP 122完成涉及第二SoC 106的事务，其中所述事务识别嵌入于对应于第二SoC 106的第一MFN-EP 122中的PCI功能电路。所述事务被第一MFN-EP 122多路复用到嵌入于第一MFN-EP 122中的适当PCI功能电路，且那个PCI功能电路经由互连通信总线130将所述事务传输到第二MFN-EP 124。接着，第二MFN-EP 124经由输出线146完成与第二SoC 106的事务。互连通信总线130可称为互连件。在一些情况中，响应从由事务标示的SoC传回到发起事务的SoC—例如，可传回确认符记或所请求数据。

处理器132执行存储于存储器134中的计算机可读指令。存储器134包含存储指令的非暂时性计算机可读存储媒体。指令可经存储为软件及/或数据。指令可经存储为固件。处理器132在系统100的初始化期间配置MFN-EP 122、124、126、128—例如，从而管理可由SoC 102、106、110、114存取的存储器区域的大小的配置及存储器映射图的配置。

图2展示MFN-EP 122、124、126、128的另外细节。图2中呈现的第一MFN-EP 122的结构代表MFN-EP 124、126、128的结构。在实例中，MFN-EP 122、124、126、128中的每一者从同一知识产权核心(IP核心)实例化。IP核心是用于制造专用集成电路(ASIC)或现场可编程门阵列(FPGA)的逻辑块及/或数据块。第一MFN-EP 122包含多路复用装置170、第一PCI功能电路172、第二PCI功能电路174、第三PCI功能电路176及输出地址转译单元(ATU)178。在一些上下文中，PCI功能电路172、174、176可称为功能块。

PCI功能电路172、174、176对应于RC 104可调用的PCI功能。PCI功能电路172、174、176中的每一者包含基地址寄存器(BAR)及输入ATU。第一PCI功能电路172包含BAR 180及输入ATU 182，第二PCI功能电路174包含BAR 184及输入ATU 186，且第三PCI功能电路176包含BAR 188及输入ATU 190。在另一实例中，MFN-EP 122包含两个PCI功能电路。在另一实例中，MFN-EP 122包含四个或更多个PCI功能电路。在实例中，PCI背板IC 120的每一MFN-EP包含比PCI背板IC 120中的MFN-EP的总数目少一个的数个PCI功能电路。第一PCI功能电路172通过通信路径136-1经通信地耦合到互连通信总线130。第二PCI功能电路174通过通信路径136-2经通信地耦合到互连通信总线。第三PCI功能电路176通过通信路径136-3经通信地耦合到互连通信总线。输出ATU 178通过通信路径136-4经通信地耦合到互连通信总线。

每一PCI功能电路172到176与特定SoC相关联(例如，每一PCI功能电路172到176将特定SoC建模到RC 104)。举例来说，第一PCI功能电路172经关联到例如第二SoC 106的SoCB；第二PCI功能电路174经关联到SoC C，例如关联到第三SoC 100；且第三PCI功能电路176经关联到SoC D，例如关联到第四SoC 114。由MFN-EP经由输入线140从RC 104接收的事务由多路复用装置170解析以识别所述事务涉及哪一PCI功能电路172到176(且因此识别所述事务涉及哪一SoC)，及接着，将所述事务引导到PCI功能电路172到176中的经识别者。PCI功能电路172到176使用BAR 180、184、188及输入ATU 182、186、190来将与接收到的事务相关联的PCI地址映射到地址偏移且映射到对指定MFN-EP的输出ATU中的条目的参考。仅匹配配置到BAR 180、184、188及输入ATU 182、186、190中的映射或事务中的一者的事务由PCI功能电路经由互连通信总线路由。因此，SoC 102、106、110、114可通过不定义特定SoC到其存储器或到其存储器的特定区域的映射而从由PCI背板IC 120提供的限制存取其存储器的透明性获益。

举例来说，标示受第一RC 104管理的PCI地址空间中的PCI地址的事务涉及第一PCI功能电路172(且因此涉及SoC B或第二SoC 106)。第一PCI功能电路172确定哪一BAR180被与接收到的事务相关联的PCI地址引用且使用BAR 180中的所述者来编索引到输入ATU 182中以定位关联到第二MFN-EP 124的输出ATU 178的对应本地地址。第一PCI功能电路172经由互连通信总线130建立与第二MFN-EP 124的主从关系且经由通信路径136-1将事务与本地地址一起发送到互连通信总线130且经由互连通信总线130通过互连通信总线130发送到第二MFN-EP 124的输出ATU 178。在实例中，互连通信总线130可为电子纵横开关或电子矩阵开关，且主从关系可通过对互连通信总线130中的开关进行配置来建立。第二MFN-EP 124使用地址偏移及到输出ATU 178中的索引来确定将事务路由到其到第二SoC 106的第二RC 108的受第二RC 108管理的PCI地址空间中的PCI地址且经由多路复用装置170发送所述事务且经由输出通信路径146发送到第二SoC 106的第二RC 108。以此方式，来自RC104的事务被发起SoC传输到指定SoC。关于事务在SoC 102、106、110、114中是如何互连的另外细节在下文与BAR 180、184、188的配置、输入ATU 182、186、190及输出ATU 178的配置的扩展实例一起提供。

图3展示一个BAR 180的另外细节。虽然在此描述了BAR 180中的一者，但其BAR180、BAR 184及BAR 188中的其它BAR具有相似结构。BAR 180的例子包含存储器区域大小参数202及PCI地址参数204。在实例中，BAR 180的例子包含区域大小参数202，其可由处理器132在系统100的初始化期间配置以含有由与BAR 180相关联的SoC导出或可由所述SoC存取的存储器区域的大小(回顾一下，BAR 180被包含在PCI功能电路172到176中的特定者内且特定PCI功能电路经关联到SoC 102、106、110、114中的特定者)。在实施例中，PCI背板IC120支持各自可存取高达1GB的存储器的SoC 102、106、110、114。在实施例中，PCI背板IC120支持各自可存取高达最大2GB的存储器的SoC 102、106、110、114。在实施例中，PCI背板IC 120支持各自可存取高达最大5GB的存储器的SoC 102、106、110、114。在实施例中，PCI背板IC 120支持各自可存取高达最大10GB的存储器的SoC 102、106、110、114。在实施例中，SoC 102、106、110、114中的一者含有SoC 102、106、110、114中的其它者中的一或多者可存取的一或多个存储器区域。SoC 102、106、110、114可存取的存储器的量小于存储器的最大量。举例来说，如果PCI背板IC 120支持各自可存取最大2GB的存储器的SoC 102、106、110、114，那么那些SoC 102、106、110、114中的任一者可存取10kB的存储器、可存取100kB的存储器、可存取1MB的存储器、或无法存取存储器。

在实施例中，MFN-EP 122、124、126、128各自经配置以与作为含有一或多个区域的大出站存储器区域的外部PCI地址空间通信。在实施例中，MFN-EP 122、124、126、128各自经配置以与最大1GB的存储器的外部PCI地址空间通信。在实施例中，MFN-EP 122、124、126、128各自经配置以与最大2GB的存储器的外部PCI地址空间通信。在实施例中，MFN-EP 122、124、126、128各自经配置以与最大5GB的存储器的外部PCI地址空间通信。在实施例中，MFN-EP 122、124、126、128各自经配置以与最大10GB的存储器的外部PCI地址空间通信。

PCI地址参数204可在系统100的初始化期间配置以与受耦合到含有BAR 180的MFN-EP 122、124、126、128的SoC 102、106、110、114的RC 104、108、112、116管理的PCI地址空间中的PCI地址相关联(回顾一下，BAR 180被包含在本身包含在MFN-EP 122、124、126、128中的特定者内的PCI功能电路172到176中的特定者内，且MFN-EP 122、124、126、128中的那个特定者经耦合到SoC 102、106、110、114中的特定者的RC 104、108、112、116)。PCI地址可被耦合到含有BAR 180的MFN-EP 122、124、126、128的SoC 102、106、110、114的RC 104、108、112、116提供及编程到BAR 180的BAR中。如果BAR 180、184、188中的一者的存储器区域大小参数202具有空值或零值，那么处理器132可能不会允许将值供应到那个BAR的PCI地址参数204。部分地，此是SoC 102、106、110、114限制存取其存储器空间的方式。如果第一SoC未将值提供到与第二SoC相关联的PCI功能电路的任何BAR的存储器区域大小参数202，那么有效地禁止第二SoC存取第一SoC的任何存储器。

图4展示输入ATU 182的另外细节。虽然在此描述了输入ATU 182，但输入ATU 186、190具有相似结构。输入ATU 182包含转译寄存器210。每一转译寄存器210包含本地地址参数214。在实例中，转译寄存器210还包含BAR身份。本地地址参数214识别PCI背板IC 120的本地地址。本地地址是在本地化地址域内，例如在PCI背板IC 120内唯一的地址。本地地址可通过PCI背板IC 120的互连通信总线130关联到MFN-EP 122、124、126、128中的特定者或关联到PCI背板IC 120内的PCI功能块。本地地址参数214可由处理器132在系统100的初始化期间经配置以使MFN-EP 122、124、126、128的PCI功能电路的BAR 180的特定BAR关联到PCI背板IC 120的对应本地地址。在实例中，BAR 180中的一者通过将那个BAR的BAR身份匹配到转译寄存器210的BAR身份来关联到转译寄存器210。BAR 180中的BAR可通过硬件身份经静态地关联到转译寄存器210。举例来说，BAR 180的第一BAR可经预定义以关联到输入ATU 182中的第一转译寄存器210，且BAR 180的第二BAR可经预定义以关联到输入ATU 182中的第二转译寄存器210等。

图5展示输出ATU 178的另外细节。输出ATU 178包含转译寄存器220。每一转译寄存器220包含本地地址参数222、PCI地址参数224及大小参数226。本地地址参数222及PCI地址参数224可由处理器132在系统100的初始化期间配置以使存储于本地地址参数222中的本地地址值关联到存储于PCI地址参数224中的PCI地址值。大小参数226可由处理器132在系统100的初始化期间配置以识别可由关联到输出ATU 178的SoC 102、106、110、114存取的存储器区域的大小。

在实例中，每一PCI功能电路172到176中的BAR 180的数目是3。在实例中，每一输入ATU 182中的转译寄存器210的数目是3。在实例中，每一PCI功能电路172到176中的BAR180的数目是6。在实例中，每一输入ATU 182中的转译寄存器210的数目是6。在实例中，每一PCI功能电路172到176中的BAR 180的数目等于每一输入ATU 182中的转译寄存器210的数目。在实例中，每一输出ATU 178中的转译寄存器220的数目大于12且小于96。在实例中，每一输出ATU 178中的转译寄存器220的数目是16。在实例中，每一输出ATU 178中的转译寄存器220的数目是32。在实例中，每一输出ATU 178中的转译寄存器220的数目是至少16。为了进一步阐明BAR 180的用途、输入ATU 182的用途及输出ATU 178的用途，下文提供扩展实例。

在实例中，提前用定义SoC 102、106、110、114可存取的存储器区域及那些存储器区域的大小的数据配置PCI背板IC 120的存储器134。所述数据还定义SoC 102、106、110、114中的哪一者可存取存储器区域。作为实例，存储器134存储配置数据，所述配置数据指示第一SoC 102使25Kbytes的第一存储器区域可由第二SoC 106及第三SoC存取、且使80Kbytes的第二存储器区域可由第四SoC 114存取。在此实例中，存储于存储器134中的配置数据还指示第四SoC 114使100Kbytes的第三存储器区域可由第一SoC 102存取、使150Kbytes的第四存储器区域可由第一SoC 102存取、使75Kbytes的第五存储器区域可由第二SoC 106存取、且使125Kbytes的第六存储器区域可由第二SoC 106存取。

通过定义转译210及220，可授权由第二SoC存取第一SoC中的特定存储器区域。另一方面，通过不定义转译210及220，可禁止由第二SoC存取第一SoC中的特定存储器区域。MFN-EP 122、124、126、128的输入ATU 182、186、190的转译210及输出ATU 178的转译220促进SoC 102、106、110、114控制其它SoC 102、106、110、114对其存储器区域的存取的透明性的优点。

在实例中，当PCI背板IC 120通电时，在已在PCI背板IC 120与SoC 102、106、110、114之间建立通信链路之前，处理器132从存储器134读取存储器存取权限且配置适当MFN-EP 122、124、126、128的适当BAR 180、184、188中的存储器区域大小参数202。在此实例中，MFN-EP 124、126、128中的每一者中的第一PCI功能电路172对第一SoC 102进行建模或与第一SoC 102相关联，且MFN-EP 124、126、128中的每一者中的第三PCI功能电路176对第四SoC114进行建模或与第四SoC 114相关联。给定上文描述的配置数据的实例，在PCI背板IC 120的通电初始化期间，向第二MFN-EP 124的第一PCI功能电路172的BAR 180中的BAR的存储器区域大小参数202指派25Kbytes的值，向第三MFN-EP 126的第一PCI功能电路172的BAR 180中的BAR的存储器区域大小参数202指派25Kbytes的值，且向第四MFN-EP 128的第一PCI功能电路172的BAR 180中的BAR的存储器区域大小参数202指派80Kbytes的值。继续此实例，向第一MFN-EP 122的第三PCI功能电路176的BAR 188中的BAR的存储器区域大小参数202指派100Kbytes的值，向第一MFN-EP 122的第三PCI功能电路176的BAR 188中的另一BAR指派150Kbytes的值，向第二MFN-EP 124的第三PCI功能电路176的BAR 188中的BAR的存储器区域大小参数202指派75Kbytes的值，且向第二MFN-EP 124的第三PCI功能电路176的另一BAR的存储器区域大小参数202指派125Kbytes的值。

在PCI背板IC 120已经完成其通电初始化之后，第一SoC 102及/或第一RC 104建立与第一MFN-EP 122的通信链路，第二SoC 106及/或第二RC 108建立与第二MFN-EP 124的通信链路，第三SoC 110及/或第三RC 112建立与第三MFN-EP 126的通信链路，且第四SoC114及/或第四RC 116建立与第四MFN-EP 128的通信链路。在建立通信链路的此过程期间，MFN-EP 122、124、126、128向RC 104、108、112、116通知BAR 180、184、188的存储器区域大小参数202的值。以此方式，RC 104、108、112、116从其它SoC 102、106、110、114得知其可存取的存储器区域及那些存储器区域的大小。在上文实例中，第一RC 104得知其可存取第四SoC114的100Kbyte的存储器区域及150Kbyte的存储器区域；第二RC 108得知其可存取第一SoC102的25Kbyte的存储器区域、第四SoC 114的75Kbyte的存储器区域及第四SoC 114的125Kbyte的存储器区域；第三RC 112得知其可存取第四SoC 114的25Kbyte的存储器区域；且第四RC 116得知其可存取第一SoC 102的80Kbyte的存储器区域。

RC 104、108、112、116中的每一者响应于得知其可存取的存储器区域及那些存储器区域的大小，在对应于其可存取的这些存储器区域的其相应PCI地址空间中分配PCI地址，且通知它们经通信地链接到其的MFN-EP 122、124、126、128的PCI功能电路172、174、176中的适当者。此经分配PCI地址是由RC 104、108、112、116分配的用于传送到可存取的存储器区域的PCI地址的块中的第一者，其中块中的PCI地址的数目等于BAR 180的对应BAR的对应存储器区域大小参数202。

在上文实例中，第一RC 104将PCI地址空间的第三区域(第四RC 116使其可由第一SoC 102存取)的起点指派到受第一RC 104管理的PCI地址空间中的PCI地址1000000H(此实例值是如由“H”后缀所指示的十六进制数)且将1000000H存储于第一MFN-EP 122的第三PCI功能电路176的BAR 188的第一BAR的PCI地址参数204中。第一RC 104将PCI地址空间的第四区域(第四RC 116使其可由第一SoC 102存取)的起点映射到受第一RC 104管理的PCI地址空间中的PCI地址1020000H且将1020000H存储于第一MFN-EP 122的第三PCI功能电路176的BAR 188的第二BAR的PCI地址参数204中。在进行此映射时，第一RC 104在1000000H地址与1020000H地址之间留下足够的PCI地址以适应PCI地址空间的第三区域的大小(100Kbytes)。

第二RC 108将PCI地址空间的第五区域(第四RC 116使其可由第二SoC 106存取)的起点映射到受第二RC 108管理的PCI地址空间中的PCI地址1000000H且将1000000H存储于第二MFN-EP 124的第三PCI功能电路176的BAR 188的第一BAR的PCI地址参数204中。第二RC 108将PCI地址空间的第六区域(第四RC 116使其可由第二SoC 106存取)的起点映射到受第二RC 108管理的PCI地址空间中的PCI地址1020000H且将1020000H存储于第二MFN-EP124的第三PCI功能电路176的BAR 188的第二BAR的PCI地址参数204中。在进行此映射时，第二RC 108在1000000H地址与1020000H地址之间留下足够的PCI地址以适应PCI地址空间的第五区域的大小(75Kbytes)。第二RC 108将PCI地址空间的第一区域(第一RC 104使其可由第二SoC 106及第三SoC 110存取)的起点映射到受第二RC 108管理的PCI地址空间中的PCI地址1040000H且将1040000H存储于第二MFN-EP 124的第一PCI功能电路172的BAR 180的第一BAR的PCI地址参数204中。

第三RC 112将PCI地址空间的第一区域(第一RC 104使其可由第三SoC 110及第二SoC 106存取)的起点映射到受第三RC 112管理的PCI地址空间中的PCI地址1000000H且将1000000H存储于第三MFN-EP 126的第一PCI功能电路172的BAR 180的第一BAR的PCI地址参数204中。第四RC 116将PCI地址空间的第二区域(第一RC 104使其可由第四SoC 114存取)的起点映射到受第四RC 116管理的PCI地址空间中的PCI地址8000000H且将8000000H存储于第四MFN-EP 128的第一PCI功能电路172的BAR 180的第一BAR的PCI地址参数204中。

上文的实例地址是任意的，且在实例中可以使用不同地址。注意，第二MFN-EP 124的第一PCI功能电路172的BAR 180的第一BAR的PCI地址参数204值(1040000H)不同于第三MFN-EP 126的第一PCI功能电路172的BAR 180的第一BAR的PCI地址参数204值(1000000H)，即使这两个PCI地址参数204都经关联到受第一RC 104控制的PCI地址空间的同一第一区域。这说明受单独RC 104、108、112、116中的每一者管理的PCI地址空间之间的独立性。

还可用RC 104、108、112、116相关联到其使其它SoC 102、106、110、114可存取的存储器区域的地址配置PCI背板IC 120的存储器134。在PCI背板IC 120的通电初始化期间，处理器132可从存储器134读取这些地址且将这些地址配置到本MFN-EP 122、124、126、128的输出ATU 178中的转译寄存器220的PCI地址参数224中。PCI背板IC 120的本地地址值可由处理器132指派到关联到存储器区域的此转译寄存器220的本地地址参数222，且同一本地地址值可由处理器132指派到适当MFN-EP 122、124、126、128(例如，经关联到已经被授权存取存储器区域的SoC 102、106、110、114的MFN-EP)的PCI功能电路172、174、176中的对应者的输入ATU 182、186、190中的对应转译寄存器210的本地地址参数214。在替代实例中，RC104、108、112、116可在PCI地址的通信链路建立期间通知PCI背板IC 120关联到可由SoC102、106、110、114存取的存储器区域，且处理器132可在那时配置转译寄存器220、210。

继续上文实例，提前用指示第一RC 104使PCI地址3000000H与其使第二SoC 106及第三SoC 110可存取的第一存储器区域相关联，且使PCI地址3080000H与其使第四SoC 114可存取的第二存储器区域相关联的数据配置PCI背板IC 120。提前用指示第四RC 116使PCI地址3000000H与其使第一SoC 102可存取的第三存储器区域相关联、使PCI地址3040000H与其使第一SoC 102可存取的第四存储器区域相关联、使PCI地址3080000H与其使第二SoC106可存取的第五存储器区域相关联，且使PCI地址30B0000H与其使第二SoC 106可存取的第六存储器区域相关联的数据配置PCI背板IC 120。注意，第一RC 104及第四RC 116两者都使可存取的存储器与复制PCI地址相关联(3000000H及3080000H由第一RC 104及第四RC116两者使用)，但这是被允许的，因为其是由每一RC分别独立控制的PCI地址空间中的PCI地址。

PCI背板IC 120使本地地址183000000H关联到PCI地址3000000H，且使本地地址183080000H关联到第一RC 104的PCI地址3080000H。PCI背板IC 120使本地地址303000000H关联到PCI地址3000000H、使本地地址303040000H关联到PCI地址3040000H、使本地地址303080000H关联到PCI地址3080000H，且使本地地址3030B0000H关联到第四RC 116的PCI地址30B0000H。注意，PCI背板IC 120使不同本地地址关联到第一RC 104的PCI地址3000000H及第四RC 116的PCI地址3000000H，且使不同本地地址关联到第一RC 104的PCI地址3080000H及第四RC 116的PCI地址3080000H。

PCI背板IC 120配置第一MFN-EP 122的输出ATU 178的第一转译寄存器220以将183000000H存储于其本地地址参数222中及将3000000H存储于其PCI地址参数224中。此第一转译寄存器220对应于第一SoC 102使第二SoC 106及第三SoC 110可存取的第一存储器区域。PCI背板IC 120配置第一MFN-EP 122的输出ATU 178的第二转译寄存器220以将183080000H存储于其本地地址参数222中及将3080000H存储于其PCI地址参数224中。此第二转译寄存器220对应于第一SoC 102使第四SoC 114可存取的第二存储器区域。PCI背板IC120配置第二MFN-EP 124的第一PCI功能电路172的输入ATU 182的第一转译寄存器210以将183000000H存储于其本地地址参数214中且配置第三MFN-EP 126的第一PCI功能电路172的输入ATU 182的第一转译寄存器210以将183000000H存储于其本地地址参数214中。第二MFN-EP 124的第一PCI功能电路172的输入ATU 182的第一转译寄存器210关联到第二MFN-EP 124的第一PCI功能电路172的BAR 180的第一BAR。第三MFN-EP 126的第一PCI功能电路172的输入ATU 182的第一转译寄存器210关联到第三MFN-EP 126的第一PCI功能电路172的BAR 180的第一BAR。PCI背板IC 120配置第四MFN-EP 128的第一PCI功能电路172的输入ATU182的第一转译寄存器210以将183080000H存储于其本地地址参数214中。第四MFN-EP128的第一PCI功能电路172的输入ATU 182的第一转译寄存器210关联到第四MFN-EP128的第一PCI功能电路172的BAR 180的第一BAR。

PCI背板IC 120可配置互连通信总线130以将涉及从180000000H扩展到1FFFFFFFFH的本地地址的通信路由到第一MFN-EP 124。PCI背板IC 120可配置互连通信总线130以将涉及从200000000H扩展到27FFFFFFFH的本地地址的通信路由到第二MFN-EP124。PCI背板IC 120可配置互连通信总线130以将涉及从280000000H扩展到2FFFFFFFFH的本地地址的通信路由到第三MFN-EP 126。PCI背板IC 120可配置互连通信总线130以将涉及从300000000H扩展到37FFFFFFFH的本地地址的通信路由到第四MFN-EP 128。在另一实例中，PCI背板IC 120可配置互连通信总线130以根据与上文提供的实例不同的本地地址路由方案来路由通信。

PCI背板IC 120配置第四MFN-EP 128的输出ATU 178的第一转译寄存器220以将303000000H存储于其本地地址参数222中及将3000000H存储于其PCI地址参数224中。PCI背板IC 120配置第四MFN-EP 128的输出ATU 178的第二转译寄存器220以将303040000H存储于其本地地址参数222中及将3040000H存储于其PCI地址参数224中。PCI背板IC 120配置第四MFN-EP 128的输出ATU 178的第三转译寄存器220以将303080000H存储于其本地地址参数222中及将3080000H存储于其PCI地址参数224中。PCI背板IC 120配置第四MFN-EP 128的输出ATU 178的第四转译寄存器220以将3030B0000H存储于其本地地址参数222中及将30B0000H存储于其PCI地址参数224中。

PCI背板IC 120配置第一MFN-EP 122的第三PCI功能电路176的输入ATU 190的第一转译寄存器210以将303000000H存储于其本地地址参数214中且配置第一MFN-EP 122的第三PCI功能电路176的输入ATU 190的第二转译寄存器210以将303040000H存储于其本地地址参数214中。第一MFN-EP 122的第三PCI功能电路176的输入ATU 190的第一转译寄存器210关联到第一MFN-EP 122的第三PCI功能电路176的BAR 188的第一BAR，且第一MFN-EP122的第三PCI功能电路176的输入ATU 190的第二转译寄存器210关联到第一MFN-EP 122的第三PCI功能电路176的BAR 188的第二BAR。

PCI背板IC 120配置第二MFN-EP 124的第三PCI功能电路176的输入ATU 190的第一转译寄存器210以将303080000H存储于其本地地址参数214中且配置第二MFN-EP 124的第三PCI功能电路176的输入ATU 190的第二转译寄存器210以将3030B0000H存储于其本地地址参数214中。第二MFN-EP 124的第三PCI功能电路176的输入ATU 190的第一转译寄存器210关联到第二MFN-EP 124的第三PCI功能电路176的BAR 188的第一BAR，且第二MFN-EP124的第三PCI功能电路176的输入ATU 190的第二转译寄存器210关联到第二MFN-EP 124的第三PCI功能电路176的BAR 188的第二BAR。

当BAR 180、184、188、输入ATU 182、186、190的转译寄存器210及MFN-EP 122、124、126、128的输出ATU 178的转译寄存器220已如上文描述那样被初始化且配置之后，PCI背板IC 120准备好在SoC 102、106、110、114中路由事务。现在描述使用上文描述的示范性配置的事务路由的实例。

在系统100的操作期间，SoC 102经由第一RC 104通过输入通信路径140将事务发送到PCI地址1000000H到第一MFN-EP 122。此PCI地址1000000H与第一MFN-EP 122的第三功能电路176的BAR 188的第一BAR相关联，且是PCI地址的相关联块中的第一地址。此PCI地址由第一MFN-EP 122的第三功能电路176的输入ATU 190映射到本地地址303000000H。第一MFN-EP 122的第三功能电路176将涉及本地地址303000000H的事务发送到互连通信总线130上。互连通信总线130将此路由到第四MFN-EP 128。第四MFN-EP 128找出其输出ATU 178中将此本地地址303000000H映射到PCI地址3000000H的转译寄存器220。接着，第四MFN-EP128将涉及PCI地址30000000H的事务发送到第四RC 116。

上文实例说明SoC 102、106、110、114可如何使其存储器的区域可由SoC 102、106、110、114中的特定另一者存取—授权SoC 102、106、110、114中的一些进行存取且限制SoC102、106、110、114中的其它者进行存取。此实例还说明一个RC 104、108、112、116的PCI地址空间可如何被PCI背板IC 120转译成RC 104、108、112、116的不同RC的PCI地址空间。此方法提供优于可能不支持逐个限制SoC 102、106、110、114的存取的能力的替代性互连技术的许多优点(例如，允许第一SoC存取PCI地址空间的第一区域且限制第二SoC及其它SoC存取第一区域，及允许第二SoC存取PCI地址空间的第二区域且限制第一SoC及其它SoC存取第二区域)。

图6A及图6B展示在系统400的上下文中PCI背板IC 121的另一实例。在实例中，PCI背板IC 121包含第一多功能端点(MFN-EP)123、第二MFN-EP 125、第三MFN-EP 127、互连通信总线130、处理器132、存储器134及本地功能电路135。PCI背板IC 121共享数个与PCI背板IC 120相同的结构，且这些相似结构类似于PCI背板IC 120的对应结构那样进行操作。本地功能电路135直接提供一些处理，而非将事务分流到SoC 102、106、110进行处理。本地功能电路135可为加速器处理功能。本地功能电路135可为芯片上外围设备。本地功能电路135可为IP块。

现在参考图6B，每一MFN-EP 123、125、127具有第四PCI功能电路177，其接收由RC104寻址到本地功能电路135的事务且经由通信路径136-5将所述事务传输到互连通信总线130，且经由互连通信总线130传输到本地功能电路135进行处理。在实例中，PCI背板IC 121包含两个或更多个本地功能电路135及两个或更多个MFN-EP，其中MFN-EP中的每一者包含匹配数个本地功能电路135的数个PCI功能电路177。注意，因为PCI事务固有地识别功能，所以无需转译PCI背板IC 121的地址来将事务路由到本地功能电路135。

图7A及图7B展示在不同外围组件互连根联合体(PCI RC)之间进行通信的方法300。方法300的步骤序列跨越图7A及图7B。参考图7A，在框302处，方法300包含由背板集成电路(IC)的处理器(例如，PCI背板IC 120、121的处理器132)读取存储器区域配置定义，其中每一存储器区域配置定义识别存储器区域的大小、识别通信地耦合到背板IC的存储器区域所处的IC，及识别通信地耦合到背板IC的被允许存取存储器区域的另一IC，其中每一IC(例如，SoC 104、106、110、114)经通信地耦合到背板IC的不同多功能端点(MFN-EP)(例如，MFN-EP 122、124、126、128、123、125、127)。在实例中，背板IC是PCI背板IC 120、121。在实例中，处理器132从存储器134读取存储器配置定义。在实例中，处理器132从背板IC外部的存储器读取存储器配置定义。

在框304处，方法300包含针对被允许存取存储器区域中的一者的每一IC(例如，SoC 104、106、110、114)，由处理器将存储器区域的大小写入于耦合到IC的MFN-EP的外围组件互连(PCI)功能电路的基地址寄存器(BAR)中。针对由IC导出的每个存储器区域，存储器区域的大小由处理器132编程到PCI功能电路172、174、176中的对正使存储器区域可由PCI功能电路172、174、176中的一者经关联到其的IC存取的IC进行建模的对应者的BAR 180、184、188中的一或多者中。

在框306处，方法300包含针对存储器区域(例如，SoC 102、106、110、114正使SoC中的另一者可存取的存储器区域)所处的每一IC，由处理器(例如处理器132)用背板IC(例如PCI背板IC 120、121)本地的本地地址及受IC的PCI RC(例如RC 104、108、112、116中的一者)管理的地址配置耦合到IC的所述MFN-EP(例如，MFN-EP 122、124、126、128、123、125、127中的一者)中的输出地址转译单元(ATU)(例如ATU 178)的转译寄存器(例如转译寄存器120)。框306的处理可分解为两部分：(A)向可由IC存取的此存储器区域分配背板IC本地的本地地址及(B)配置耦合到IC的MFN-EP中的ATU的转译寄存器。

在框308处，方法300包含针对被允许存取所述存储器区域中的一者(例如，SoC102、106、110、114正使SoC中的另一者可存取的存储器区域中的一者)的每一IC，由处理器用背板IC本地的本地地址配置耦合到IC的MFN-EP的PCI功能电路(例如，PCI功能电路172、174、176、177中的一者)中的输入ATU(例如，输入ATU 182、186、190中的一者)的转译寄存器(例如转译寄存器210)，其中输入ATU的转译寄存器经关联到MFN-EP的PCI功能电路的BAR。

在框310处，方法300包含针对被允许存取存储器区域(例如，SoC 102、106、110、114正使是SoC中的另一者可存取的存储器区域)的每一IC，由耦合到IC的MFN-EP接收受IC的PCI RC(例如PCI RC 104、108、112、116中的一者)管理的PCI地址并将所述PCI地址配置到耦合到IC的MFN-EP的PCI功能电路的BAR中。

现在参考图7B，在框312处，方法300包含由MFN-EP接收标示MFN-EP的PCI功能电路的PCI事务，其中PCI事务包含受耦合到MFN-EP的IC的PCI RC管理的PCI地址空间中的PCI地址，其中PCI功能电路经关联到存储器区域所处的IC，耦合到MFN-EP的IC被允许存取所述存储器区域。

在框314处，方法300包含由PCI功能电路基于PCI事务中的PCI地址查找PCI功能电路的BAR。在框316处，方法300包含由PCI功能电路读取关联到PCI功能电路的查找到的BAR的转译寄存器。在框318处，方法300包含由PCI功能电路基于转译寄存器及PCI事务中的PCI地址确定本地地址。

在框320处，方法300包含由PCI功能电路经由背板IC的互连通信总线将PCI事务传输到本地地址。在框322处，方法300包含通过互连通信总线(例如互连通信总线130)将PCI事务路由到耦合到存储器区域所处的IC的MFN-EP。在框324处，方法300包含由耦合到存储器区域所处的IC的MFN-EP将PCI事务传输到存储器区域所处的IC的PCI RC。

在描述的布置中修改是可能的，且在权利要求书的范围内，其它替代布置是可能的。

Claims (20)

1.一种集成电路，其包括：

互连通信总线；及

外围组件互连PCI多功能端点MFN-EP，其耦合到所述互连通信总线，每一MFN-EP包括：

输出地址转译单元ATU，其经配置以将所述集成电路内部的地址转译成PCI地址；及

至少一个PCI功能电路，其中所述至少一个PCI功能电路经配置以经由所述互连通信总线将通信路由到所述IC的其它MFN-EP中的一者，其中所述至少一个PCI功能电路包括经配置以将PCI地址转译成所述集成电路内部的地址的输入ATU。

2.根据权利要求1所述的集成电路，其进一步包括在所述MFN-EP外部且耦合到所述互连通信总线的PCI功能电路。

3.根据权利要求2所述的集成电路，其中在所述MFN-EP外部的所述PCI功能电路是加速器处理功能。

4.根据权利要求1所述的集成电路，其进一步包括耦合到所述互连通信总线的处理器。

5.根据权利要求4所述的集成电路，其中所述处理器经配置以执行使所述处理器通过将值写入到所述MFN-EP的所述输出ATU及所述MFN-EP的所述至少一个PCI功能电路的所述输入ATU来配置所述输出ATU及所述输入ATU的指令。

6.根据权利要求1所述的集成电路，其中每一MFN-EP中的所述至少一个PCI功能电路包括基地址寄存器BAR。

7.根据权利要求1所述的集成电路，其中所述集成电路包括4个MFN-EP。

8.根据权利要求1所述的集成电路，其中每一MFN-EP的所述输出ATU包括至少16个转译寄存器。

9.根据权利要求1所述的集成电路，其中所述MFN-EP各自经配置以与至少1GB范围的外部PCI地址空间通信。

10.一种在不同外围组件互连根联合体PCIRC之间通信的方法，所述方法包括：

由背板集成电路IC的处理器读取存储器区域配置定义，其中每一存储器区域配置定义识别存储器区域的大小、识别通信地耦合到所述背板IC的所述存储器区域所处的IC，及识别通信地耦合到所述背板IC的被允许存取所述存储器区域的另一IC，其中每一IC经通信地耦合到所述背板IC的不同多功能端点MFN-EP；

针对被允许存取所述存储器区域中的一者的每一IC，由所述处理器将所述存储器区域的所述大小写入于耦合到所述IC的所述MFN-EP的外围组件互连PCI功能电路的基地址寄存器BAR中；

针对存储器区域所处的每一IC，由所述处理器用所述背板IC本地的本地地址及受所述IC的PCIRC管理的地址配置耦合到所述IC的所述MFN-EP中的输出地址转译单元ATU的转译寄存器；及

针对被允许存取所述存储器区域中的一者的每一IC，由所述处理器用所述背板IC本地的本地地址配置耦合到所述IC的所述MFN-EP的所述PCI功能电路中的输入ATU的转译寄存器，其中所述输入ATU的所述转译寄存器经关联到所述MFN-EP的所述PCI功能电路的所述BAR。

11.根据权利要求10所述的方法，其进一步包括

针对被允许存取存储器区域的每一IC，由耦合到所述IC的所述MFN-EP接收受所述IC的PCIRC管理的PCI地址及将所述PCI地址配置到耦合到所述IC的所述MFN-EP的所述PCI功能电路的所述BAR中。

12.根据权利要求11所述的方法，其包括

由MFN-EP接收标示所述MFN-EP的PCI功能电路且包括受耦合到所述MFN-EP的所述IC的所述PCI RC管理的PCI地址空间中的PCI地址的PCI事务，其中所述PCI功能电路经关联到存储器区域所处的IC，耦合到所述MFN-EP的所述IC被允许存取所述存储器区域；

由所述PCI功能电路基于所述PCI事务中的所述PCI地址查找所述PCI功能电路的BAR；

由所述PCI功能电路读取关联到所述PCI功能电路的所述查找到的BAR的所述转译寄存器；

由所述PCI功能电路基于所述转译寄存器及所述PCI事务中的所述PCI地址确定本地地址；

由所述PCI功能电路经由所述背板IC的互连通信总线将所述PCI事务传输到所述本地地址；

通过所述互连通信总线将所述PCI事务路由到耦合到所述存储器区域所处的所述IC的所述MFN-EP；及

由耦合到所述存储器区域所处的所述IC的所述MFN-EP将所述PCI事务传输到所述存储器区域所处的所述IC的所述PCIRC。

13.根据权利要求10所述的方法，其中所述背板IC包括4个MFN-EP。

14.一种集成电路，其包括：

互连通信总线；及

外围组件互连PCI多功能端点MFN-EP，其耦合到所述互连通信总线，每一PCIMFN-EP包括多路复用装置、第一地址转译单元ATU及至少一个PCI功能电路，每一PCI功能电路包括另一ATU及基地址寄存器BAR。

15.根据权利要求14所述的集成电路，其包括在所述MFN-EP外部、耦合到所述互连通信总线的PCI功能电路。

16.根据权利要求14所述的集成电路，其中在所述MFN-EP外部的所述PCI功能电路是加速器处理功能。

17.根据权利要求14所述的集成电路，其包括耦合到所述互连通信总线的处理器。

18.根据权利要求17所述的集成电路，其中所述处理器经配置以执行使所述处理器配置所述MFN-EP的所述第一ATU及所述另一ATU的指令。

19.根据权利要求14所述的集成电路，其中所述集成电路包括4个MFN-EP。

20.根据权利要求14所述的集成电路，其中每一MFN-EP包括三个PCI功能电路。

Images