CN112886798A - 一种mos场效应管驱动电路及控制方法 - Google Patents
一种mos场效应管驱动电路及控制方法 Download PDFInfo
- Publication number
- CN112886798A CN112886798A CN202110308951.5A CN202110308951A CN112886798A CN 112886798 A CN112886798 A CN 112886798A CN 202110308951 A CN202110308951 A CN 202110308951A CN 112886798 A CN112886798 A CN 112886798A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- delay
- pulse signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种MOS场效应管驱动电路及控制方法，属于驱动电路技术领域。现有的分立元件搭建的驱动电路，无法有效确保对输入的PWM信号的二个边沿有相同的延时，导致信号的传输失真。本发明的一种MOS场效应管驱动电路，设置边沿检测模块A、延时模块B，用于将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理。所述边沿检测模块A，用于对输入脉冲信号的一个边沿，产生一脉冲信号；所述延时模块B，用于对输入脉冲信号的二个边沿分别进行延时；本发明设置边沿检测模块A和延时模块B，使得输入脉冲信号上升沿的延时可调并与下降沿的延时匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合。
Description
技术领域
本发明涉及一种MOS场效应管驱动电路及控制方法，属于驱动电路技术领域。
背景技术
中国专利(公开号:CN110798199A)公开了一种MOS管驱动电路，该MOS管驱动电路与MOS管连接，该MOS管驱动电路包括：驱动功率电源、电平转换模块及推挽模块；驱动功率电源分别与电平转换模块及推挽模块连接，为电平转换模块提供待转换电压，为推挽模块提供工作电压；电平转换模块对驱动功率电源提供的待转换电压进行转换，并向推挽模块输出门电压；推挽模块接收门电压，并结合驱动功率电源提供的工作电压对MOS管的栅极推挽输出控制电压。
上述的MOS管驱动电路实现了低压电池侧高边应用中对MOS管的开通和关断的控制，避免了使用结构复杂、成本高的隔离型驱动芯片，精简了驱动电路的结构，并降低了驱动电路的成本。但上述方案的驱动电路，无法有效确保对输入的PWM信号的二个边沿有相同的延时。当工作频率比较低的时候，二个边沿延时不相同占信号周期的比例不高，这点差异，对信号传输精度的影响不大；但是当频率提高以后，这个比例就大幅上升，导致信号的传输失真。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种边沿检测模块A和延时模块B，将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理，并且使得输入脉冲信号一个边沿的延时可调并与另一个边沿的延时相匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合的MOS场效应管驱动电路及控制方法。
为实现上述目的，本发明的技术方案为：
一种MOS场效应管驱动电路，设置边沿检测模块A、延时模块B，用于将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理；
所述边沿检测模块A，用于对输入脉冲信号的一个边沿，产生一脉冲信号，其包括电容C1、电阻R1、逻辑反向器INV1；
所述电容C1和电阻R1，用于确定其输出脉冲的宽度；
所述逻辑反向器INV1，用于将输入脉冲信号反向；
所述延时模块B，用于对输入脉冲信号的二个边沿分别进行延时，其包括逻辑反向器INV2、逻辑反向器INV3、二极管D1、电阻R2和电容C2；
所述逻辑反向器INV2和逻辑反向器INV3为二个级联的逻辑反向器，故其输入脉冲信号和输出信号同向，且信号通过二个级联的逻辑反向器后存在时延；
所述二极管D1、电阻R2和电容C2，用于对输入脉冲信号的二个边沿分别进行延时，以使得输入脉冲信号的一个边沿的延时可调并与另一个边沿的延时相匹配。
本发明经过不断探索以及试验，设置边沿检测模块A和延时模块B，将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理，并且使得输入脉冲信号一个边沿的延时可调并与另一个边沿的延时相匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合。
本发明结构简单、实用，方案切实可行，便于生产制造，制造成本低。
作为优选技术措施：
所述边沿检测模块A连接一电平转换模块C；
所述电平转换模块C用于将边沿检测模块A的逻辑电平转换为驱动负载所需的电压。
作为优选技术措施：
还包括预驱动模块D、功率驱动模块F；
所述预驱动模块D，用于直接驱动后级的功率驱动电路F；
所述功率驱动模块F，用于实现对外部大容性负载的快速开关操作。
作为优选技术措施：
所述预驱动模块D，包括场效应晶体管M2、场效应晶体管M3；
所述场效应晶体管M2，用于驱动后级的PMOS管或NMOS管；
所述场效应晶体管M3，具备等效脱离电路连接的特性，用于提前为输入脉冲信号的上升沿预留操作时间，确保在输入脉冲信号的正跳变沿到来时，场效应管M3已经处于等效脱离电路的状态，使得场效应晶体管M2的驱动能力能够100％地用于驱动后级电路，实现电路性能的大幅提升，以提高电路的工作频率。当INPUT输入信号的正跳变沿到来时，场效应晶体管M3自动提前处于关断状态，不需要人为干涉，电路结构实用、巧妙，有效提高了信号传输的准确度；同时对场效应晶体管M1的极性进行变换，以形成对称的电路结构。
作为优选技术措施：
所述功率驱动模块F包括场效应晶体管M4、场效应晶体管M5；
所述场效应晶体管M5，用于向外输出大电流；
所述场效应晶体管M4，用于向内吸入大电流。
作为优选技术措施：
所述功率驱动模块F前端设置一偏置模块E；
所述偏置模块E，用于确保电路在静态时输出端的OUTPUT输出信号处于低电平状态。
作为优选技术措施：
所述偏置模块E包括电阻R4和电阻R5；
所述电阻R4和电阻R5组成场效应晶体管M4和场效应晶体管M5的静态偏置单元，用于避免场效应晶体管M4和场效应晶体管M5处于浮动的不确定状态，确保在静态时场效应晶体管M4处于导通状态，场效应晶体管M5处于关断状态；所述电阻R5在场效应晶体管M3等效脱离时起自动接替场效应晶体管M3功能的作用，以维持功率驱动模块F中的二个场效应管处于场效应晶体管M3等效脱离前的状态。
作为优选技术措施：
所述电阻R4与场效应晶体管M4、场效应晶体管M5的输入电容，形成死区单元，用于避免场效应晶体管M4和场效应晶体管M5同时导通；
同时所述电阻R4，用于限制场效应晶体管M2、场效应晶体管M3同时导通时的最大电流，以保护场效应晶体管M2和场效应晶体管M3不会因为同时导通而烧毁。
作为本发明驱动电路的应用技术措施：
一种MOS场效应管驱动电路的控制方法，应用在上述的一种MOS场效应管驱动电路，其包括以下内容：
电路上电后进入初始状态或称静态，此时输入端处于低电平状态，场效应晶体管M1和场效应晶体管M2的栅极均为低电平，因此场效应晶体管M1、场效应晶体管M2和场效应晶体管M3均处于关断状态，对后级模块的状态不产生影响，偏置电阻R4和电阻R5迫使场效应晶体管M4导通，场效应晶体管M5关断，OUTPUT输出处于低电平；
所述边沿检测模块A为下降沿检测模块，当INPUT输入脉冲信号的上升沿到来时，能阻断上升沿信号的传输，所以场效应晶体管M1栅极的状态没有变化，依旧维持低电平状态，即场效应晶体管M3依然处于高阻(等效于脱离模块连接)的状态；延时模块B对INPUT输入脉冲信号延时后控制场效应晶体管M2开通，场效应晶体管M4被迅速关断，同时通过电阻R4控制场效应晶体管M5延时导通，OUTPUT输出端从低电平转换为高电平；
当INPUT输入脉冲信号从高电平跳变为低电平时，信号同时进入AB二个模块，首先，输入脉冲信号进入延时模块B，由于二极管D1的存在，电阻R2电容C2的延时功能被取消，导致前述t3＝0，即Tf>TR，故场效应晶体管M2在场效应晶体管M3导通前被迅速关断；其次，边沿检测模块A检测到跳变沿并产生正脉冲驱动场效应晶体管M1导通，进而导致场效应晶体管M3导通，此时场效应晶体管M2已经被关断，不会影响场效应晶体管M3的导通操作；
在场效应晶体管M2被关断而场效应晶体管M3尚未导通的时刻，偏置电阻R4、电阻R5确保场效应晶体管M4、场效应晶体管M5处于确定的状态，场效应晶体管M4、场效应晶体管M5的栅极不会浮空。
由于场效应晶体管M3的导通，场效应晶体管M5被迅速关断，同时通过电阻R4控制场效应晶体管M4延时导通，OUTPUT输出信号从高电平转换为低电平，此后，因场效应晶体管M1栅极的脉冲信号消失，场效应晶体管M3进入高阻形成等效脱离的状态，与此同时，电阻R5接替场效应晶体管M3维持OUTPUT输出端处于低电平状态，等待下一个信号周期的到来。
本发明将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理，并且使得输入脉冲信号上升沿的延时可调并与下降沿的延时匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合。
本发明方案详尽，切实可行，便于实现，生产成本低。
作为优选技术措施：
所述延时模块B对INPUT输入脉冲信号延时计算方法：
单个逻辑反向器INVx的延时为t1，MOS管的延时为t2，电阻R2电容C2的延时为t3，其中t1、t2必定>0，t3则≥0；
因此，信号从INPUT端到达场效应晶体管M3栅极的总延时为Tf＝t1+t2，信号从INPUT端到达场效应晶体管M2栅极的总延时为TR＝2t1+t3。
通过调整t3，使TR＝Tf；如果t2<t1，即计算所得的t3<0，则导致t3为负数，则必须将逻辑反向器INV1改成延时较大的其它电路结构的逻辑反向器(内部由多级单元模块构成)或在边沿检测模块A的输出端添加额外的延时模块，比如添加一个同向的逻辑门等，确保TR＝Tf；又因为逻辑门的延时是固定不可调的，所以需要同时加入电阻R2电容C2这个环节，对A和B二个信号通道的延时进行调整匹配。
与现有技术相比，本发明具有以下有益效果：
本发明经过不断探索以及试验，设置边沿检测模块A和延时模块B，将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理，并且使得输入脉冲信号一个边沿的延时可调并与另一个边沿的延时相匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合。
本发明结构简单、实用，方案切实可行，便于生产制造，制造成本低。
附图说明
图1为本发明电路原理图。
附图标记说明：
INPUT为控制信号输入端，OUTPUT为对电流和电压经过变换的驱动信号的输出端，M1～M5为场效应晶体管，INV1～INV3为逻辑反向器，C1和C2为电容，D1为二极管，R1～R5为电阻。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
如图1所示，一种MOS场效应管驱动电路，设置边沿检测模块A、延时模块B，用于将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理。
所述边沿检测模块A，用于对输入脉冲信号的一个特定边沿，产生一脉冲信号，其包括电容C1、电阻R1、逻辑反向器INV1。
所述电容C1和电阻R1，用于确定其输出脉冲的宽度。
所述逻辑反向器INV1，用于将输入脉冲信号反向。
所述延时模块B，用于对输入脉冲信号的二个边沿分别进行延时，其包括逻辑反向器INV2、逻辑反向器INV3、二极管D1、电阻R2和电容C2。
所述逻辑反向器INV2和逻辑反向器INV3为二个级联的逻辑反向器，故其输入脉冲信号和输出信号同向，且信号通过二个级联的逻辑反向器后存在时延。
所述二极管D1、电阻R2和电容C2，用于对输入脉冲信号的二个边沿分别进行延时，以使得输入脉冲信号的一个边沿的延时可调并与另一个边沿的延时相匹配。
本发明经过不断探索以及试验，设置边沿检测模块A和延时模块B，将INPUT输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理，并且使得输入脉冲信号一个边沿的延时可调并与另一个边沿的延时相匹配，进而能够有效确保输入脉冲信号的二个边沿延时相同，实现信号的准确传输，避免信号传输失真，特别适用于高频率的驱动场合。
本发明结构简单、实用，方案切实可行，便于生产制造，制造成本低。
如图1所示，本发明一种MOS场效应管驱动电路的一种最佳实施例：
通常，施加在INPUT端的控制信号为3.3V或5V逻辑电平的PWM脉冲宽度调制信号，而在电路的OUTPUT输出端，则要求在带有较大的容性负载和较高工作电压的前提下获得占空比不变的驱动能力。
本发明的电路包括AB C DEF等六部分，其中
A：边沿检测模块。如图1所示，A为下降沿检测模块，当INPUT输入脉冲信号端的下降沿到来时，在逻辑反向器INV1的输出端产生一个正脉冲信号，当INPUT输入脉冲信号端的上升沿到来时，其输出端维持原状态(即低电平)不变。调整电容C1和电阻R1的数值可以改变其输出脉冲的宽度；
B：延时模块。如图1所示，INV2和INV3为二个级联的逻辑反向器，故其输入脉冲信号和输出信号同向，且信号通过二级反向模块后存在一定的时延。二极管D1、电阻R2和电容C2组成了下降沿延时模块(前面接了逻辑反向器INV2，二者组合以后就变成上升沿延时模块)，故此模块能够对INPUT输入脉冲信号的二个边沿分别进行延时，以使得输入脉冲信号上升沿的延时可调并与下降沿的延时匹配。
为了准确地将INPUT输入脉冲信号传输到OUTPUT输出端，必须使OUTPUT输出信号的上升沿和下降沿与对应的INPUT输入脉冲信号上升沿和下降沿的传输时延保持相等。
根据图1所示的电路结构，必须保证INPUT输入脉冲信号的上升沿和下降沿进入电路并到达预驱动模块D中场效应晶体管M2和场效应晶体管M3的栅极的二条路径时延相同。
驱动场效应晶体管M3的边沿检测模块A和电平转换模块C负责处理INPUT的下降沿信号，其路径较长，难以简化，
而驱动场效应晶体管M2的路径可以很短，很直接。为了与驱动场效应晶体管M3所需的路径延时相匹配，驱动场效应晶体管M2的信号需对INPUT输入脉冲信号的上升沿做同步延时控制，以保持INPUT输入脉冲信号二个边沿的时延相等。
以图1所示电路为例，假定单个逻辑反向器INVx的延时为t1，MOS管的延时为t2，电阻R2电容C2的延时为t3，其中t1、t2必定>0，t3则≥0，因此，信号从INPUT端到达场效应晶体管M3栅极的总延时为Tf＝t1+t2，信号从INPUT端到达场效应晶体管M2栅极的总延时为TR＝2t1+t3。
本发明的设计目标是通过调整t3，使TR＝Tf。如果t2<t1，导致t3为负数，则必须将逻辑反向器INV1改成延时较大的其它电路结构的逻辑反向器(内部由多级单元模块构成)或在边沿检测模块A的输出端添加额外的延时模块，比如添加一个同向的逻辑门等，确保TR＝Tf。又因为逻辑门的延时是固定不可调的，所以需要加入电阻R2电容C2这个环节，对A和B二个信号通道的延时进行调整匹配；
C：电平转换模块。边沿检测模块A的工作电压通常为3.3V或5V，而大功率的驱动电路，其OUTPUT输出端的工作电压通常在12V以上，要匹配这二种电压，必须进行电平的转换。
D：预驱动模块。组成低压逻辑模块的边沿检测模块A和延时模块B不具备直接驱动后级功率驱动电路F的能力，且电平转换模块C中的场效应晶体管M1和预驱动模块D中的场效应晶体管M2为同极性MOS管，为确保后级二种极性的PMOS和NMOS管的驱动性能的一致性，场效应晶体管M1管或场效应晶体管M2管需要进行极性变换，本实施例用场效应晶体管M3对场效应晶体管M1的极性进行变换，以形成对称的电路结构。
E：偏置模块。静态时，输入端INPUT处于低电平状态，场效应晶体管M1、场效应晶体管M2和场效应晶体管M3都处于关断的高阻状态，如果没有适当的偏置模块，后级模块场效应晶体管M4和场效应晶体管M5将处于浮动的不确定状态，为此，电阻R4和电阻R5组成了场效应晶体管M4和场效应晶体管M5的静态偏置模块，确保模块在静态时输出端的OUTPUT输出信号处于低电平状态。
F：功率驱动模块。场效应晶体管M4和场效应晶体管M5组成了功率驱动电路，其中场效应晶体管M5可向外输出大电流，场效应晶体管M4向内吸入大电流，实现对外部容性负载的快速充电和放电。
本发明的工作原理：
本发明将PWM输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理。
信号通道A为边沿检测模块，产生的是具有合适宽度的脉冲信号，并且只在INPUT输入脉冲信号的一个特定边沿产生脉冲信号，本实施例只在下降沿产生脉冲信号。
在此脉冲信号控制下的上侧预驱动MOS管场效应晶体管M3在脉冲持续期间保持导通的低阻状态，脉冲过后即进入关断的高阻状态。对电路而言，高阻态的MOS管等效于断开电路连接。在场效应晶体管M3从导通逐步转入高阻的过程中，电阻R5接替场效应晶体管M3，维持电路的连通，确保后级功率驱动管场效应晶体管M4和场效应晶体管M5处于正常工作状态。场效应晶体管M3等效脱离电路连接的目的是为了减小输出信号上升沿的延迟时间，以提高电路的工作频率。
假如场效应晶体管M3不具备等效脱离能力，在INPUT输入脉冲信号从低电平切换到高电平(即INPUT输入脉冲信号正跳变，反之则称为负跳变)时，由于MOS管存在较大输入电容，决定了场效应晶体管M3和电阻R3组成的电路结构无法对场效应晶体管M3进行快速关断，导致在输入脉冲信号正跳变时场效应晶体管M2和场效应晶体管M3存在一个同时导通的时间段，其时间的长短与场效应晶体管M3的输入电容和电阻R3的阻值有关。
同时导通对电路的性能带来了损害：因为场效应晶体管M2和场效应晶体管M3的驱动能力有限，在输入脉冲信号正跳变时，场效应晶体管M2产生的用于驱动后级模块的电流中有很大一部分因被场效应晶体管M3分流而浪费掉，直到场效应晶体管M3完全关断，同时导通的阶段才结束。这就大大延迟了后级模块的状态转换进程，使输出端OUTPUT输出信号的上升沿产生很大的延时；而在输入INPUT输入脉冲信号负跳变时，因为电路结构中场效应晶体管M2的前面没有类似场效应晶体管M1和电阻R3的电平转换环节，开通和关闭场效应晶体管M2的延迟时间可以做到很小，结果是输出端OUTPUT输出信号针对输入端INPUT输入脉冲信号的二个边沿的延时存在较大的差异，工作频率越高，延时差异在PWM信号周期中所占的比例就越高，这意味着在较高频率下，如不采取一定的措施，电路就无法准确地传输PWM信号。
当场效应晶体管M3具备了等效脱离电路连接的特性后，在INPUT输入脉冲信号的正跳变沿到来时，场效应晶体管M3已经提前处于关断状态，场效应晶体管M2的驱动能力立刻就能100％地用于驱动后级模块，电路的性能得到了很大的提升。在INPUT输入脉冲信号的正跳变沿时，通道B的延时为2t1+t3，其中t3>0，此时通道A没有动作。
在INPUT输入脉冲信号负跳变时，通道A产生一个驱动脉冲，开通场效应晶体管M3然后再关闭，信号到达场效应晶体管M3栅极的延时为t1+t2；通道B由于二极管D1的存在，使得其延时中的t3＝0，即此时通道B的延时为2t1<t1+t2，这意味着场效应晶体管M2在场效应晶体管M3导通前先被关闭，加入二极管D1的目的就是要在INPUT输入脉冲信号的下降沿处避免场效应晶体管M2和场效应晶体管M3同时导通，待场效应晶体管M3导通时，场效应晶体管M2已经被关闭，不会对场效应晶体管M3的工作产生影响。
电阻R4和电阻R5组成了末级功率驱动电路场效应晶体管M4和场效应晶体管M5的静态偏置模块，确保在静态时场效应晶体管M4处于导通状态，场效应晶体管M5处于关断状态；
电阻R4在避免场效应晶体管M4和场效应晶体管M5同时导通时起到了关键的作用。在INPUT输入脉冲信号的正跳变沿，场效应晶体管M2管开通，场效应晶体管M4管被迅速关断，场效应晶体管M5的输入电容和电阻R4形成电阻R电容C延时模块，延缓了场效应晶体管M5的开通时间，避免了INPUT输入脉冲信号正跳变沿时场效应晶体管M4和场效应晶体管M5的同时导通；在INPUT输入脉冲信号的负跳变沿，场效应晶体管M3开通，场效应晶体管M5迅速关断，场效应晶体管M4的输入电容和电阻R4形成电阻R电容C延时模块，延缓了场效应晶体管M4的开通时间，避免了INPUT输入脉冲信号负跳变沿时场效应晶体管M4和场效应晶体管M5的同时导通。有了电阻R4，结合场效应晶体管M4和场效应晶体管M5的输入电容，使得场效应晶体管M4和场效应晶体管M5天然地具备了“死区”电路的功能。
如果延时模块B的参数不合适，场效应晶体管M2和场效应晶体管M3依然可能存在同时导通的情况，此时，电阻R4的第三个功能就是限制场效应晶体管M2、场效应晶体管M3同时导通时的最大电流，保护场效应晶体管M2和场效应晶体管M3不会因为同时导通而烧毁。
本发明的核心设计思想是避免场效应晶体管M2和场效应晶体管M3同时导通，在确保准确地传输PWM信号的前提下提高电路的工作频率。在延时模块B参数合理的情况下，场效应晶体管M2和场效应晶体管M3不存在同时导通的可能性，所以这个保护功能对设计合理的模块而言不会产生实际的功效。
本发明控制方法的一种具体实施例：
电路上电后进入初始状态或称静态，此时输入端处于低电平状态，场效应晶体管M1和场效应晶体管M2的栅极均为低电平，因此场效应晶体管M1、场效应晶体管M2和场效应晶体管M3均处于关断状态，对后级模块的状态不产生影响，偏置电阻R4和电阻R5迫使场效应晶体管M4导通，场效应晶体管M5关断，OUTPUT输出处于低电平。
当INPUT输入脉冲信号的上升沿到来时，由于边沿检测模块A是下降沿检测模块，能阻断上升沿信号的传输，所以场效应晶体管M1栅极的状态没有变化，依旧维持低电平状态，即场效应晶体管M3依然处于高阻(等效于脱离模块连接)的状态。延时模块B对INPUT输入脉冲信号延时后控制场效应晶体管M2开通，场效应晶体管M4被迅速关断，同时通过电阻R4控制场效应晶体管M5延时导通，OUTPUT输出端从低电平转换为高电平。
当INPUT输入脉冲信号从高电平跳变为低电平时，信号同时进入AB二个模块，首先，输入脉冲信号进入延时模块B，由于二极管D1的存在，电阻R2电容C2的延时功能被取消，导致前述t3＝0，即Tf>TR，故场效应晶体管M2在场效应晶体管M3导通前被迅速关断；其次，边沿检测模块A检测到跳变沿并产生正脉冲驱动场效应晶体管M1导通，进而导致场效应晶体管M3导通，此时场效应晶体管M2已经被关断，不会影响场效应晶体管M3的导通操作。
在场效应晶体管M2被关断而场效应晶体管M3尚未导通的时刻，偏置电阻R4、电阻R5确保场效应晶体管M4、场效应晶体管M5处于确定的状态，场效应晶体管M4、场效应晶体管M5的栅极不会浮空。由于场效应晶体管M3的导通，场效应晶体管M5被迅速关断，同时通过电阻R4控制场效应晶体管M4延时导通，OUTPUT输出信号从高电平转换为低电平，此后，因场效应晶体管M1栅极的脉冲信号消失，场效应晶体管M3进入高阻形成等效脱离的状态，与此同时，电阻R5接替场效应晶体管M3维持OUTPUT输出端处于低电平状态，等待下一个信号周期的到来。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (10)
1.一种MOS场效应管驱动电路，其特征在于，
设置边沿检测模块A、延时模块B，用于将输入脉冲信号的二个边沿分成A和B二个信号通道分别进行处理；
所述边沿检测模块A，用于对输入脉冲信号的一个边沿，产生一脉冲信号，其包括电容C1、电阻R1、逻辑反向器INV1；
所述电容C1和电阻R1，用于确定其输出脉冲的宽度；
所述逻辑反向器INV1，用于将输入脉冲信号反向；
所述延时模块B，用于对输入脉冲信号的二个边沿分别进行延时，其包括逻辑反向器INV2、逻辑反向器INV3、二极管D1、电阻R2和电容C2；
所述逻辑反向器INV2和逻辑反向器INV3为二个级联的逻辑反向器，故其输入脉冲信号和输出信号同向，且信号通过二个级联的逻辑反向器后存在时延；
所述二极管D1、电阻R2和电容C2，用于对输入脉冲信号的二个边沿分别进行延时，以使得输入脉冲信号的一个边沿的延时可调并与另一个边沿的延时相匹配。
2.如权利要求1所述的一种MOS场效应管驱动电路，其特征在于，
所述边沿检测模块A连接一电平转换模块C；
所述电平转换模块C用于将边沿检测模块A的逻辑电平转换为驱动负载所需的电压。
3.如权利要求1所述的一种MOS场效应管驱动电路，其特征在于，
还包括预驱动模块D、功率驱动模块F；
所述预驱动模块D，用于直接驱动后级的功率驱动电路F；
所述功率驱动模块F，用于实现对外部大容性负载的快速开关操作。
4.如权利要求3所述的一种MOS场效应管驱动电路，其特征在于，
所述预驱动模块D，包括场效应晶体管M2、场效应晶体管M3；
所述场效应晶体管M2，用于驱动后级的PMOS管或NMOS管；
所述场效应晶体管M3，具备等效脱离电路连接的特性，用于提前为输入脉冲信号的上升沿预留操作时间，确保在输入脉冲信号的正跳变沿到来时，场效应管M3已经处于等效脱离电路的状态，使得场效应晶体管M2的驱动能力能够100％地用于驱动后级电路，实现电路性能的大幅提升，以提高电路的工作频率；同时对场效应晶体管M1的极性进行变换，以形成对称的电路结构。
5.如权利要求3所述的一种MOS场效应管驱动电路，其特征在于，
所述功率驱动模块F包括场效应晶体管M4、场效应晶体管M5；
所述场效应晶体管M5，用于向外输出大电流；
所述场效应晶体管M4，用于向内吸入大电流。
6.如权利要求5所述的一种MOS场效应管驱动电路，其特征在于，
所述功率驱动模块F前端设置一偏置模块E；
所述偏置模块E，用于确保电路在静态时输出端的OUTPUT输出信号处于低电平状态。
7.如权利要求6所述的一种MOS场效应管驱动电路，其特征在于，
所述偏置模块E包括电阻R4和电阻R5；
所述电阻R4和电阻R5组成场效应晶体管M4和场效应晶体管M5的静态偏置单元，用于避免场效应晶体管M4和场效应晶体管M5处于浮动的不确定状态，确保在静态时场效应晶体管M4处于导通状态，场效应晶体管M5处于关断状态；所述电阻R5在场效应晶体管M3等效脱离时起自动接替场效应晶体管M3功能的作用，以维持功率驱动模块F中的二个场效应管处于场效应晶体管M3等效脱离前的状态。
8.如权利要求7所述的一种MOS场效应管驱动电路，其特征在于，
所述电阻R4与场效应晶体管M4、场效应晶体管M5的输入电容，形成死区单元，用于避免场效应晶体管M4和场效应晶体管M5同时导通；
同时所述电阻R4，用于限制场效应晶体管M2、场效应晶体管M3同时导通时的最大电流，以保护场效应晶体管M2和场效应晶体管M3不会因为同时导通而烧毁。
9.一种MOS场效应管驱动电路的控制方法，其特征在于，应用在如权利要求1-8任一所述的一种MOS场效应管驱动电路，其包括以下内容：
电路上电后进入初始状态或称静态，此时输入端处于低电平状态，场效应晶体管M1和场效应晶体管M2的栅极均为低电平；偏置电阻R4和电阻R5迫使场效应晶体管M4导通，场效应晶体管M5关断，OUTPUT输出处于低电平；
所述边沿检测模块A为下降沿检测模块，当INPUT输入脉冲信号的上升沿到来时，能阻断上升沿信号的传输，场效应晶体管M3依然处于高阻状态；延时模块B对INPUT输入脉冲信号延时后控制场效应晶体管M2开通，场效应晶体管M4被迅速关断，同时通过电阻R4控制场效应晶体管M5延时导通，OUTPUT输出端从低电平转换为高电平；
当INPUT输入脉冲信号从高电平跳变为低电平时，信号同时进入AB二个模块，首先，输入脉冲信号进入延时模块B，场效应晶体管M2在场效应晶体管M3导通前被迅速关断；其次，边沿检测模块A检测到跳变沿并产生正脉冲驱动场效应晶体管M1导通，进而导致场效应晶体管M3导通，此时场效应晶体管M2已经被关断；
在场效应晶体管M2被关断而场效应晶体管M3尚未导通的时刻，偏置电阻R4、电阻R5确保场效应晶体管M4、场效应晶体管M5处于确定的状态，场效应晶体管M4、场效应晶体管M5的栅极不会浮空；
由于场效应晶体管M3的导通，场效应晶体管M5被迅速关断，同时通过电阻R4控制场效应晶体管M4延时导通，OUTPUT输出信号从高电平转换为低电平，当边沿检测模块A产生的针对输入信号下降沿的脉冲信号消失后，场效应晶体管M3进入高阻形成等效脱离的状态，与此同时，电阻R5接替场效应晶体管M3维持OUTPUT输出端处于低电平状态，等待下一个信号周期的到来。
10.如权利要求9所述的一种MOS场效应管驱动电路的控制方法，其特征在于，
所述延时模块B对INPUT输入脉冲信号延时计算方法：
单个逻辑反向器INVx的延时为t1，MOS管的延时为t2，电阻R2电容C2的延时为t3，其中t1、t2必定>0，t3则≥0；
信号从INPUT端到达场效应晶体管M3栅极的总延时为Tf＝t1+t2，信号从INPUT端到达场效应晶体管M2栅极的总延时为TR＝2t1+t3；
通过调整t3，使TR＝Tf，如果计算所得的t3<0，则将逻辑反向器INV1改成延时较大的逻辑反向器或在边沿检测模块A的输出端添加额外的延时模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110308951.5A CN112886798B (zh) | 2021-03-23 | 2021-03-23 | 一种mos场效应管驱动电路及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110308951.5A CN112886798B (zh) | 2021-03-23 | 2021-03-23 | 一种mos场效应管驱动电路及控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112886798A true CN112886798A (zh) | 2021-06-01 |
| CN112886798B CN112886798B (zh) | 2022-03-22 |
Family
ID=76041931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110308951.5A Active CN112886798B (zh) | 2021-03-23 | 2021-03-23 | 一种mos场效应管驱动电路及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112886798B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202889324U (zh) * | 2012-11-14 | 2013-04-17 | 上海登芯微电子科技有限公司 | 一种具有边沿锁存的单脉冲高压驱动电路 |
| CN105187047A (zh) * | 2015-08-13 | 2015-12-23 | 电子科技大学 | 一种用于igbt驱动芯片的特高压电平位移电路 |
| CN105436667A (zh) * | 2016-01-13 | 2016-03-30 | 上海威特力焊接设备制造股份有限公司 | 一种用于交流氩弧焊机的波形控制电路 |
| CN105549487A (zh) * | 2016-01-26 | 2016-05-04 | 广州龙之杰科技有限公司 | 一种数字信号边沿延时修正系统及方法 |
| CN106646282A (zh) * | 2017-01-03 | 2017-05-10 | 中国地质大学（武汉） | 一种基于量化时延法提高fid信号测频精度的方法及电路 |
| CN110673532A (zh) * | 2019-10-31 | 2020-01-10 | 重庆凯瑞汽车试验设备开发有限公司 | 一种脉冲信号处理和采集装置 |
-
2021
- 2021-03-23 CN CN202110308951.5A patent/CN112886798B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202889324U (zh) * | 2012-11-14 | 2013-04-17 | 上海登芯微电子科技有限公司 | 一种具有边沿锁存的单脉冲高压驱动电路 |
| CN105187047A (zh) * | 2015-08-13 | 2015-12-23 | 电子科技大学 | 一种用于igbt驱动芯片的特高压电平位移电路 |
| CN105436667A (zh) * | 2016-01-13 | 2016-03-30 | 上海威特力焊接设备制造股份有限公司 | 一种用于交流氩弧焊机的波形控制电路 |
| CN105549487A (zh) * | 2016-01-26 | 2016-05-04 | 广州龙之杰科技有限公司 | 一种数字信号边沿延时修正系统及方法 |
| CN106646282A (zh) * | 2017-01-03 | 2017-05-10 | 中国地质大学（武汉） | 一种基于量化时延法提高fid信号测频精度的方法及电路 |
| CN110673532A (zh) * | 2019-10-31 | 2020-01-10 | 重庆凯瑞汽车试验设备开发有限公司 | 一种脉冲信号处理和采集装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112886798B (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710878B2 (en) | Output circuit | |
| US5698993A (en) | CMOS level shifting circuit | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| US20210351686A1 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US6236237B1 (en) | Output buffer predriver with edge compensation | |
| JP2002208849A (ja) | 誘導性負荷駆動回路 | |
| CN114089801A (zh) | 一种具有加速功率管驱动信号输入电路 | |
| WO2017012139A1 (zh) | 一种多时序生成电路及液晶显示器 | |
| US20230412431A1 (en) | Multi-channel digital isolator with integrated configurable pulse width modulation interlock protection | |
| CN112886798B (zh) | 一种mos场效应管驱动电路及控制方法 | |
| US6617903B2 (en) | Inverter circuit having an improved slew rate | |
| US10483977B1 (en) | Level shifter | |
| US7737735B2 (en) | Output circuit for outputting a signal with a high-voltage amplitude | |
| US8456211B2 (en) | Slew rate control circuit and method thereof and slew rate control device | |
| US10778208B2 (en) | Current steering circuit, corresponding device, system and method | |
| US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| CN106998200B (zh) | 高电压pmos驱动电路 | |
| US8188769B2 (en) | Method and apparatus for propagation delay and EMI control | |
| CN111277261A (zh) | 一种电平转换电路 | |
| US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
| JP3271269B2 (ja) | 出力駆動回路 | |
| CN113965194B (zh) | 一种具有噪声检测的低延时高压侧驱动电路 | |
| CN107579728B (zh) | 采用电荷泵的功率场效应管的驱动电路 | |
| CN118100882A (zh) | 一种常开耗尽型开关器件的驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information |
Inventor after: Lin Degui Inventor after: To build Inventor after: Li Ronghuan Inventor after: Hu Minqin Inventor after: Chen Changlin Inventor before: Lin Degui Inventor before: Laijian Inventor before: Li Ronghuan Inventor before: Hu Minqin Inventor before: Chen Changlin |
|
| CB03 | Change of inventor or designer information |