CN112882980A - 一种基于pxi总线控制的数字射频混合域信号源 - Google Patents

一种基于pxi总线控制的数字射频混合域信号源 Download PDF

Info

Publication number
CN112882980A
CN112882980A CN202110462865.XA CN202110462865A CN112882980A CN 112882980 A CN112882980 A CN 112882980A CN 202110462865 A CN202110462865 A CN 202110462865A CN 112882980 A CN112882980 A CN 112882980A
Authority
CN
China
Prior art keywords
radio frequency
digital
fpga
signals
upper computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110462865.XA
Other languages
English (en)
Inventor
吴礼华
曹庆刚
唐兵
夏伟伟
刘宇航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Leading Information Technology Co ltd
Original Assignee
Nanjing Leading Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Leading Information Technology Co ltd filed Critical Nanjing Leading Information Technology Co ltd
Priority to CN202110462865.XA priority Critical patent/CN112882980A/zh
Publication of CN112882980A publication Critical patent/CN112882980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开一种基于PXI总线控制的数字射频混合域信号源，壳体两侧设置盖板和屏蔽腔体，数字板设置于壳体与盖板之间，射频板设置于壳体与屏蔽腔体之间；通过PCI接口与上位机相连，上位机发送信息给射频板上的FPGA，FPGA内的软核处理PCI协议，然后通过PCI协议与上位机双向通信；FPGA通过锁相环路PLL产生射频CW信号，经开关滤波后分两路，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD。本发明以PXI架构为基础，集成有模拟数字信号和射频信号，实现混合域的信号输出。

Description

一种基于PXI总线控制的数字射频混合域信号源
技术领域
本发明属于电子信息领域，具体涉及一种基于PXI总线控制的数字射频混合域信号源。
背景技术
由于PXI总线传输控制的大带宽、低时延、高效率的特点，基于PXI总线架构的测试系统装备需求日益增多，PXI模块也层出不穷，根据模块的功能划分，有总线通讯模块、数字信号模块、射频信号模块等主要的几类模块。
现在的测试系统追求通用化、统一化、多功能，这些模块往往都是功能单一，若是大型复杂的系统选型，用户必须配备以上所有模块。并且现有的信号源中少有集成一体化的数字射频信号源，同时现的PXI总线控制的信号单一且质量不高。
发明内容
发明目的：本发明的目的在于解决现有技术中存在的不足，提供一种基于PXI总线控制的数字射频混合域信号源，本发明以PXI架构为基础，集成有模拟数字信号和射频信号，实现混合域的信号输出。
技术方案：本发明的一种基于PXI总线控制的数字射频混合域信号源，包括壳体、数字板和射频板，壳体两侧分别设置有盖板和屏蔽腔体，数字板设置于壳体与盖板之间，射频板设置于壳体与屏蔽腔体之间；壳体上设有PCI接口，通过PCI接口与上位机相连，上位机发送信息给射频板上的FPGA，FPGA内的软核处理PCI协议，然后通过PCI协议与上位机双向通信；FPGA通过锁相环路PLL产生10M～18G宽带射频CW信号，经开关滤波后分两路，一路为5～18G高频信号，另一路为1～5G低频信号，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD；数字板解析指令后控制数字信号的信号时序和脉冲样式，最后进行幅度控制从而完成数字信号的直接合成；屏蔽腔体与射频板共形，屏蔽腔体内设有多个独立腔室，独立腔室分别对应各自开关滤波器。
其中，FPGA内通过软核实现与上位机的通信，该软核包括用户层、处理层、数据链路层和物理层；其中用户层提供数据接口与上位机收发数据，处理层解析相应指令并控制读写状态及其他寄存器状态，数据链路层设置Localbus端与FPGA进行数据交换，物理层实现信号源id和vendor号设置。
进一步地，所述FPGA根据AD采集的电压大小，控制DA输出至可调衰减器，实现功率的闭环控制；耦合器射频输出至一个SP4T开关合成一路（1G～18G），再经两级数控衰减输出；所述FPGA通过SPI串行控制PLL、AD、DA和ATT，各频段选择由开关切换，滤波后的两路信号均通过两级SPDT开关实现脉冲调制，功率补偿数据存入存储器；射频信号末级输出通过两片数控衰减器级联实现60dB的输出动态，精度达到±1dB。
进一步地，所述FPGA与AD、DA以及FLASH均设有接口连接，并通过SPI访问；所述上位机通过FPGA、PCI以及SPI来配置、控制和解析AD、DA以及FLASH。
进一步地，所述低频信号包括四段：1G～1.5G、1.5G～2G、2G～3.2G、3.2G～5G，所述高频信号包括三段：5G～7.5G、7.5G～15G、15G～18G；且各个屏蔽腔体上设有对应信号段的腔室。
进一步地，还包括PCI配置寄存器，且PCI配置寄存器的数据线和地址线AD0-AD31可复用。
进一步地，所述屏蔽腔体的内壁上设有吸波材料，屏蔽腔体的顶盖屏蔽于射频板上表面，屏蔽腔体的底面上设有与微带线路对应的凹槽，各个腔室相互独立密闭。
进一步地，所述壳体上预留有过孔，数字板的背板和射频板的背板通过排针母座结构穿过对应过孔固定为一个整体。
有益效果：与现有技术相比，本发明具有以下优点：
（1）本发明通过PXI接口来适配相应的硬件；
（2）本发明能够实现宽频段、大动态的射频信号模拟；
（3）本发明中采用高隔离度的一体化屏蔽腔体结构,充分保证每段信号的信号质量，同时能够防止信号串扰引起放大器的自激振荡；
（4）本发明进行多样化的信号模拟，实现了低频模拟到射频微波的信号全覆盖；
（5）本发明将射频板与数字板分隔开，实现板卡间的隔离与互联。
附图说明
图1为本发明中的信号源组成示意图；
图2为本发明整体结构示意图；
图3为本发明的屏蔽腔体正面示意图；
图4为本发明的屏蔽腔体背面示意图；
图5为本发明的屏蔽腔体整体结构示意图；
图6为实施例中信号发生固件原理示意图；
图7为实施例中信号模拟示意图；
图8为本发明中PCI控制的示意图；
图9为实施例中PCI配置寄存器信号关系图。
具体实施方式
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
如图1至图5所示，本发明的一种基于PXI总线控制的数字射频混合域信号源，包括壳体3、数字板2和射频板4，壳体3两侧分别设置有盖板1和屏蔽腔体5，数字板2设置于壳体3与盖板之间，射频板4设置于壳体3与屏蔽腔体5之间；壳体3上设有PCI接口，通过PCI接口与上位机相连，上位机发送信息给射频板4上的FPGA，FPGA内的软核处理PCI协议，然后通过PCI协议与上位机双向通信；FPGA通过锁相环路PLL产生10M～18G宽带射频CW信号，经开关滤波后分两路，一路为5～18G高频信号，另一路为1～5G低频信号，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD；数字板2解析指令后控制数字信号的信号时序和脉冲样式，最后进行幅度控制从而完成数字信号的直接合成；屏蔽腔体5与射频板4共形，屏蔽腔体5内设有多个独立腔室，独立腔室分别对应各自开关滤波器。
其中，低频信号包括四段：1G～1.5G、1.5G～2G、2G～3.2G、3.2G～5G，所述高频信号包括三段：5G～7.5G、7.5G～15G、15G～18G；且各个屏蔽腔体5上设有对应信号段的腔室。
本实施例直接在FPGA中软核替代现有PCI芯片。通过FPGA以及该软核使得上位机直接发送信息给FPGA，由FPGA里面的软核处理PCI协议，软核负责与上位机通信。本发明简化硬件，不用使用PCI芯片，节约成本，也节约调试硬件的时间，如果使用PCI芯片，不仅要看硬件手册，还要考虑芯片的布局，放在电路板的哪个地方，如果电路板要求的体积不大，这样就增加画PCB的难度，从而使得出问题的概率大大增加，而且PCI芯片手册内容很多，看手册容易延长开发周期。
本实施例中FPGA的软核包括用户层、处理层、数据链路层和物理层；其中用户层提供数据接口与上位机收发数据，处理层解析相应指令并控制读写状态及其他寄存器状态，数据链路层设置Localbus端与FPGA进行数据交换，物理层实现PCI软核的id和vendor号设置。
本实施例中的数字射频混合域信号还设有配置PCI寄存器，且配置PCI寄存器的数据线和地址线AD0-AD31可复用。配置PCI寄存器可外加eeprom，也可用FPGA的localbus端来配置。
本发明FPGA与AD、DA和FLASH都有接口，FPGA可通过SPI访问这些芯片，进而上位机可亦可通过PCI和SPI间接控制这些芯片，从而能够灵活配置这些芯片（即上位机通过FPGA、PCI以及SPI来配置、控制和解析AD、DA以及FLASH）。也就是说，本发明中所有芯片均通过上位机配置，只需要利用FPGA做好底层接口，灵活性高，可操作性强，配置参数只需上位机。
现有的信号源则需要通过FPGA来配置参数，这样设计的缺陷是：（1）参数写死，每次重新配置必须要重新编译代码，FPGA编译代码很慢，浪费时间，不够灵活；（2）每次需要专业的人来配置，大大延长项目的开发时间；（3）与用户交互不够友好。
如图6至图9所示，本实施例的FPGA根据AD采集的电压大小，控制DA输出至可调衰减器，实现功率的闭环控制；耦合器射频输出至一个SP4T开关合成一路（1G～18G），再经两级数控衰减输出；所述FPGA通过SPI串行控制PLL、AD、DA和ATT，各频段选择由开关切换，滤波后的两路信号均通过两级SPDT开关实现脉冲调制，功率补偿数据存入存储器；射频信号末级输出通过两片数控衰减器级联实现60dB的输出动态，精度达到±1dB。
本实施例的屏蔽腔体5的内壁上设有吸波材料（最大的实现通道链路的隔离和放大器信道的腔体谐振消除），屏蔽腔体5的顶盖屏蔽于射频板4上表面，屏蔽腔体5的底面上设有与微带线路对应的凹槽，各个腔室相互独立密闭。壳体3上预留有过孔，数字板2的背板和射频板4的背板通过排针母座结构穿过对应过孔固定为一个整体。
由于本实施例的信号源集成有数字信号和射频信号，而射频信号是有辐射特性的，除了设置有上述屏蔽腔体5，本实施例还将射频板4与数字板2分成两块，射频板4采用插针，数字板2采用母座，壳体3预留出两个连接器的过孔，安装时两者的背板采用排针母座对插的结构形式构成一个整体，可以很好的达到隔离以及互联的效果。
上述结构设计的屏蔽腔体5采用铝合金数铣而成，一体化的设计做到与射频板4共形，主要设计考虑以下三个部分，第一部分是底面的凹槽53，需要在对应的微带线路上预留出凹槽53，防止信号短路；第二部分是顶盖51，用于屏蔽射频板4的上表面；第三部分是最重要的腔室54，各队里腔室54需要保证相互之间的封闭性，从而防止信号串扰和泄露，保证高隔离度，另外在屏蔽腔体5上需要留出安装孔52，屏蔽腔体5与射频板4通过自上而下的螺钉进行锁紧。
本实施例的PCI寄存器布置如表1所示。
表1 PCI寄存器布置
Figure 50788DEST_PATH_IMAGE001
表1中信号组成PCI通信协议，其中地址线和数据线是复用，时钟用的是33M，时钟的大小决定数据量的大小，因为这里的PCI只是作为发送控制命令，对数据的吞吐量没有要求，所以选择33M时钟。
本实施例中PCI总线控制有三种物理地址空间：内存地址空间、I/O地址空间及配置地址空间；配置地址空间是用用于配置硬件的寄存器，其中bar地址空间就是用配置地址空间来配置的。在PCI设备的BAR寄存器中，包含该设备使用的PCI总线域的地址范围。由于通过上位机进行参数配置再结合FPGA，本实施例所需数据量较小，因此只使用bar2空间。
本发明所有数据通信都是双向的，PCI既可以下发参数给FPGA芯片，从而控制后级的芯片，也可以从后级芯片的读取参数，返回到上位机。这样做的好处是可以验证参数有没有正确下发以及是否正确写入后级芯片。
通过上述实施例可知，本发明的基于PXI总线控制的数字射频混合域信号源，能够实现多样化的信号模拟，集成有数字信号、脉冲信号和射频信号，实现了低频模拟到射频微波的信号全覆盖。基带信号产生固件完成系统需要的多种体制信号产生，涉及连续波、常规脉冲、脉冲多普勒、重频参差等多种样式。信号发生固件主要包含命令解析、时序产生、脉冲调制及幅度控制等多个新设计的处理单元，各单元组成如图6所示。

Claims (8)

1.一种基于PXI总线控制的数字射频混合域信号源，其特征在于：包括壳体、数字板和射频板，壳体两侧分别设置有盖板和屏蔽腔体，数字板设置于壳体与盖板之间，射频板设置于壳体与屏蔽腔体之间；
所述壳体上设有PCI接口，通过PCI接口与上位机相连，上位机发送信息给射频板上的FPGA，FPGA内软核处理PCI协议，然后通过PCI协议与上位机双向通信；
所述FPGA通过锁相环路PLL产生10M～18G宽带射频CW信号，经开关滤波后分两路，一路为5～18G高频信号，另一路为1～5G低频信号，两路射频信号各自经过调制放大后，经耦合器耦合为一路射频信号然后送至检波器，射频信号经调理之后送至AD；
所述数字板解析上位机指令后控制数字信号的信号时序和脉冲样式，最后进行幅度控制，从而完成数字信号的直接合成；
所述屏蔽腔体与射频板共形，屏蔽腔体内设有多个独立腔室，独立腔室分别对应各自开关滤波器。
2.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：
所述FPGA根据AD采集的电压大小，控制DA输出至可调衰减器，实现功率的闭环控制；耦合器射频输出至一个SP4T开关合成一路，再经两级数控衰减输出；所述FPGA通过SPI串行控制PLL、AD、DA和ATT，各频段选择由开关切换，滤波后的两路信号均通过两级SPDT开关实现脉冲调制，功率补偿数据存入存储器；所述射频板的射频信号末级输出通过两片数控衰减器级联实现60dB的输出动态。
3.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：所述FPGA与AD、DA以及FLASH均设有接口连接，并通过SPI访问；所述上位机通过FPGA、PCI以及SPI来配置、控制和解析AD、DA以及FLASH。
4.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：所述低频信号包括四段：1G～1.5G、1.5G～2G、2G～3.2G、3.2G～5G，所述高频信号包括三段：5G～7.5G、7.5G～15G、15G～18G；且各个屏蔽腔体上设有对应信号段的腔室。
5.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：还包括PCI配置寄存器，且PCI配置寄存器的数据线和地址线AD0-AD31可复用。
6.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：所述屏蔽腔体的内壁上设有吸波材料，屏蔽腔体的顶盖屏蔽于射频板上表面，屏蔽腔体的底面上设有与微带线路对应的凹槽，各个腔室相互独立密闭。
7.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：所述壳体上预留有过孔，数字板的背板和射频板的背板通过排针母座结构穿过对应过孔固定为一个整体。
8.根据权利要求1所述的基于PXI总线控制的数字射频混合域信号源，其特征在于：所述FPGA内通过软核实现与上位机的通信，该软核包括用户层、处理层、数据链路层和物理层；其中用户层提供数据接口与上位机收发数据，处理层解析上位机相应指令并控制读写状态及其他寄存器状态，数据链路层设置Localbus端与FPGA进行数据交换，物理层实现信号源id和vendor号设置。
CN202110462865.XA 2021-04-28 2021-04-28 一种基于pxi总线控制的数字射频混合域信号源 Pending CN112882980A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110462865.XA CN112882980A (zh) 2021-04-28 2021-04-28 一种基于pxi总线控制的数字射频混合域信号源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110462865.XA CN112882980A (zh) 2021-04-28 2021-04-28 一种基于pxi总线控制的数字射频混合域信号源

Publications (1)

Publication Number Publication Date
CN112882980A true CN112882980A (zh) 2021-06-01

Family

ID=76040730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110462865.XA Pending CN112882980A (zh) 2021-04-28 2021-04-28 一种基于pxi总线控制的数字射频混合域信号源

Country Status (1)

Country Link
CN (1) CN112882980A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114338993A (zh) * 2021-12-30 2022-04-12 高新兴智联科技有限公司 一种多路覆盖射视频采集设备及方法
CN115372690A (zh) * 2022-08-19 2022-11-22 北京唯捷创芯精测科技有限责任公司 一种天线调谐器峰值电压测量系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203574618U (zh) * 2013-11-06 2014-04-30 安徽白鹭电子科技有限公司 基于宽带频率合成器adf4351射频信号源
CN103873408A (zh) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 一种具有调制功能的射频信号源
CN205941914U (zh) * 2016-07-22 2017-02-08 中国人民解放军63908部队 中频信号产生模块
CN207305159U (zh) * 2017-08-10 2018-05-01 普天信息技术有限公司 一种集成化的通信机箱

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873408A (zh) * 2012-12-10 2014-06-18 北京普源精电科技有限公司 一种具有调制功能的射频信号源
CN203574618U (zh) * 2013-11-06 2014-04-30 安徽白鹭电子科技有限公司 基于宽带频率合成器adf4351射频信号源
CN205941914U (zh) * 2016-07-22 2017-02-08 中国人民解放军63908部队 中频信号产生模块
CN207305159U (zh) * 2017-08-10 2018-05-01 普天信息技术有限公司 一种集成化的通信机箱

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114338993A (zh) * 2021-12-30 2022-04-12 高新兴智联科技有限公司 一种多路覆盖射视频采集设备及方法
CN114338993B (zh) * 2021-12-30 2024-05-10 高新兴智联科技股份有限公司 一种多路覆盖射视频采集设备及方法
CN115372690A (zh) * 2022-08-19 2022-11-22 北京唯捷创芯精测科技有限责任公司 一种天线调谐器峰值电压测量系统
CN115372690B (zh) * 2022-08-19 2023-06-02 北京唯捷创芯精测科技有限责任公司 一种天线调谐器峰值电压测量系统

Similar Documents

Publication Publication Date Title
CN112882980A (zh) 一种基于pxi总线控制的数字射频混合域信号源
US10686258B2 (en) Hard-wired address for phased array antenna panels
CN102386946B (zh) 一种数据传输快速跳频电台
CN108490803B (zh) 一种测试仿真系统
CN108429594B (zh) 一种应用于5g通信的高性能信道模拟器射频收发信机
EP3968527A1 (en) Millimeter wave transceiver
CN115940988B (zh) 一种超薄宽带收发阵列校准网络及其使用方法
CN110086488A (zh) 雷达通信一体化共用构建模块架构超外差接收机设计方法
CN110716186A (zh) 便携式目标模拟器微波系统
CN110830057A (zh) 基于软件无线电架构的多通道通用无线信号发射设备
CN109343014B (zh) 用于测试相控阵雷达的t/r组件的设备及方法
CN109344099B (zh) Fpga应用系统无线调试下载装置
CN208766295U (zh) 机载电子对抗多功能综合信号模拟器
CN210274039U (zh) 一种宽带信号源模块
CN110729969B (zh) 一种变频组件
CN209201057U (zh) 宽带捷变频信号源模块
CN212905421U (zh) 便携式目标模拟器微波系统
CN110808758B (zh) 一种小型化pxi总线扩频装置及扩频方法
CN114265023A (zh) 一种基于fpga的射频开关和tr组件控制系统和方法
CN112751580A (zh) 一种基于时钟屏蔽和电源滤波的p波段ltcc组件
CN217363089U (zh) 一种芯片验证装置
CN110365442A (zh) 综合干扰信号模拟方法
CN211265684U (zh) 小型化多通道射频大动态衰减电路结构及相应的屏蔽装置
CN115499021B (zh) 一种多通道相干阵列矢量信号源
CN208836124U (zh) 机载电子对抗可编程宽带截获接收机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210601