CN112859996A - 一种低压高精度带隙基准电路 - Google Patents

一种低压高精度带隙基准电路 Download PDF

Info

Publication number
CN112859996A
CN112859996A CN202110086387.7A CN202110086387A CN112859996A CN 112859996 A CN112859996 A CN 112859996A CN 202110086387 A CN202110086387 A CN 202110086387A CN 112859996 A CN112859996 A CN 112859996A
Authority
CN
China
Prior art keywords
type transistor
current
temperature
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110086387.7A
Other languages
English (en)
Other versions
CN112859996B (zh
Inventor
沈洁
陈后鹏
倪圣兰
李喜
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110086387.7A priority Critical patent/CN112859996B/zh
Publication of CN112859996A publication Critical patent/CN112859996A/zh
Application granted granted Critical
Publication of CN112859996B publication Critical patent/CN112859996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及一种低压高精度带隙基准电路，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。本发明针对曲线特征在高温、低温时引入或引出正温特性补偿电流，具有更好的温度特性，提高了系统的工作性能和可靠性。

Description

一种低压高精度带隙基准电路
技术领域
本发明涉及集成电路技术领域中的基准电路，特别是涉及一种低压高精度带隙基准电路。
背景技术
基准电压源是模拟电路和数模混合电路的必不可少的组成部分，其性能的好坏直接决定着模拟电路和数模混合电路的输出精度和稳定性能。在集成电路中有三种常用的基准源，分别为：XFET基准源、掩埋齐纳(zener)基准源和带隙基准源，带隙基准源性能更优而被广泛应用。在精度敏感的集成电路中，带隙基准源的温度系数是最重要的性能之一，如数模、模数转换器，只有稳定的带隙基准源，才能实现数字码字和模拟电平准确的唯一对应。带隙基准源的精度将影响系统的精度。
带隙基准的基本思想是将一个具有正、负温度系数的电压以合适的比例叠加，相反的温度系数得到抵消，此时得到的电压与温度无关，可以作为基准参电压。目前主流的一阶补偿带隙基准方案，负温度由三极管的基极-发射极电压VBE产生，正温度由两个在不同的电流密度下工作的三极管的VBE差值产生。VBE与温度的关系可以简单表达为：VBE＝Vg0-A*T-B*f(T)，其中，Vg0为硅的带隙电压，A、B都是与温度无关的常数，T表示温度，f(T)为温度的高阶项。
ΔVBE与温度的线性关系表达式为：
Figure BDA0002910996210000011
其中，
Figure BDA0002910996210000012
为常数，N为两个晶体管的电流比，也等于管子个数比，T表示温度。由于VBE非线性，这种补偿得到的带隙基准电压VREF的温度系数通常将会大于20ppm/℃，低压下这种偏差会被放大，温度性能更差，得到的曲线会是明显向上弯曲或者向下弯曲。
发明内容
本发明提供一种低压高精度带隙基准电路，解决高精度带隙基准温度补偿的问题。
本发明解决其技术问题所采用的技术方案是：提供一种低压高精度带隙基准电路，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。
所述正温度电流产生电路包括第一运算放大器、第一BJT管、第二BJT管、第一电阻和第一电流镜；所述第一BJT管的并联个数是所述第二BJT管的N倍；所述第一电流镜通过所述第一电阻与所述第一BJT管相连，所述第一电流镜直接与所述第二BJT管相连；所述第一运算放大器的正相输入端与所述第一电阻与第一电流镜的连接端相连，反相输入端与所述第二BJT管与第一电流镜的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管发射结上的电压等于所述第一电阻上的电压加上所述第一BJT管发射结上的电压。
所述负温度电流产生电路包括第二运算放大器、第二电阻和第二电流镜，所述第二电流镜分别与所述第二BJT管和第二电阻相连；所述第二运算放大器的正相输入端与所述第二电阻与第二电流镜的连接端相连，反相输入端与所述所述第二BJT管与第二电流镜的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管发射结上的电压等于所述第二电阻上的电压。
所述的低压高精度带隙基准电路还包括启动电路，所述启动电路用于防止所述正温度电流产生电路和负温度电流产生电路进入简并状态
所述启动电路包括第一N型晶体管、第二N型晶体管和第一电容，所述第一电容的一端与电源端相连，另一端分别与所述第一N型晶体管的漏极和所述第二N型晶体管的栅极相连；所述第一N型晶体管的栅极与电源端相连，源极接地；所述第二N型晶体管的漏极与正温度电流产生电路的输出端相连，源极接地。
所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三N型晶体管的漏极相连；所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地，所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连；所述第五N型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连，所述第五N型晶体管的源极接地，所述第五N型晶体管的栅极还与所述第六N型晶体管的栅极相连；所述第六N型晶体管的源极接地，漏极与所述电流电压转换电路相连。
所述高温补偿电路包括第三电阻、第九P型晶体管和第三BJT管；所述第九P型晶体管与所述第八P型晶体管构成第三电流镜；所述第三电阻的一端与所述第九P型晶体管的漏极相连，另一端接地；所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连，所述第三BJT管的输出端与所述电流电压转换电路相连。
所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第十P型晶体管和第十一P型晶体管；所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三N型晶体管的漏极相连；所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地，所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连；所述第十P型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连，所述第十P型晶体管的源极接电源端，所述第十P型晶体管的栅极还与所述第十一P型晶体管的栅极相连；所述第十一P型晶体管的源极接电源端，漏极与所述电流电压转换电路相连。
所述高温补偿电路包括第三电阻、第九P型晶体管、第十二P型晶体管、第十三P型晶体管和第三BJT管；所述第九P型晶体管与所述第八P型晶体管构成第三电流镜；所述第三电阻的一端与所述第九P型晶体管的漏极相连，另一端接地；所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连，所述第三BJT管的输出端与所述第十二P型晶体管的漏极相连；所述第十二P型晶体管的栅极与所述第十三P型晶体管的栅极相连，源极接电源端，所述第十二P型晶体管的漏极还与所述第十二P型晶体管的栅极相连；所述第十三P型晶体管的源极接电源端，漏极与所述电流电压转换电路相连。
所述电流电压转换电路包括第三P型晶体管、第六P型晶体管和第四电阻；所述第三P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻的一端相连；所述第六P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻的一端相连；所述第四电阻的一端还与所述高温补偿电路和低温补偿电路的输出端相连，所述第四电阻的另一端接地。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明针对曲线特征在高温、低温时引入或引出正温特性补偿电流，使得该种基准电路具有更好的温度特性，提高了系统的工作性能和可靠性。
附图说明
图1是本发明第一实施方式的电路图；
图2是仅存在一阶温度补偿的电路图；
图3是一阶补偿后向上弯曲温度曲线图；
图4是本发明第一实施方式补偿后温度曲线图；
图5是本发明第二实施方式的电路图；
图6是本发明第二实方式的补偿原理示意图；
图7是高阶补偿前向下弯曲温度曲线图；
图8是本发明第二实施方式补偿后温度曲线图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的第一实施方式涉及一种低压高精度带隙基准电路，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；启动电路，用于防止所述正温度电流产生电路和负温度电流产生电路进入简并状态；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。
其中，所述正温度电流产生电路包括第一运算放大器A1、第一BJT管Q1、第二BJT管Q2、第一电阻R1和第一电流镜；所述第一BJT管Q1的并联个数是所述第二BJT管Q2的N倍；所述第一电流镜通过所述第一电阻R1与所述第一BJT管Q1相连，所述第一电流镜直接与所述第二BJT管Q2相连；所述第一电流镜由第一PMOSFET管P1与第二PMOSFET管P2构成，且第一PMOSFET管P1与第二PMOSFET管P2的规格尺寸相同。所述第一运算放大器A1的正相输入端与第一电阻R1与第一PMOSFET管P1的连接端相连，反相输入端与第二BJT管Q2与第二PMOSFET管P2的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管Q2发射结上的电压等于所述第一电阻R1上的电压加上所述第一BJT管Q1发射结上的电压。
该电路中，第一BJT管Q1、第二BJT管Q2、第一电阻R1能够产生与绝对温度正相关的电流IPTAT，第一BJT管Q1的管子并联个数是第二BJT管Q2的8倍，则
Figure BDA0002910996210000051
所述负温度电流产生电路包括第二运算放大器A2、第二电阻R2和第二电流镜，所述第二电流镜分别与所述第二BJT管Q2和第二电阻R2相连。所述第二电流镜由第四PMOSFET管P4与第五PMOSFET管P5构成，且第四PMOSFET管P4与第五PMOSFET管P5的规格尺寸相同。所述第二运算放大器A2的正相输入端与第二电阻R2与第五PMOSFET管P5的连接端相连，反相输入端与第二BJT管Q2与第四PMOSFET管P4的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管Q2发射结上的电压等于所述第二电阻R2上的电压。其中，所述第一运算放大器A1和所述第二运算放大器A2的反相输入端相连，电压相等。
该电路中，所述第二BJT管Q2和第二电阻R2产生产生与绝对温度负相关的电流ICTAT，
Figure BDA0002910996210000052
所述启动电路包括第一NMOSFET管N1、第二NMOSFET管N2和第一电容C1，所述第一电容C1的一端与电源端相连，另一端分别与所述第一NMOSFET管N1的漏极和所述第二NMOSFET管N2的栅极相连；所述第一NMOSFET管N1的栅极与电源端相连，源极接地；所述第二NMOSFET管N2的漏极与正温度电流产生电路的输出端相连，源极接地。
由于电容特性，第二NMOSFET管N2刚上电时栅极高平，导通，能将第一PMOSFET管P1与第二PMOSFET管P2的栅极电压拉低，同时将第一运算放大器A1、第二运算放大器A2的两个输入拉高，使电路脱离简并。第一NMOSFET管N1栅极接电源处于导通状态，给电容C1提供放电通路，放电完成后，第二NMOSFET管N2栅极被拉低，启动电路断开。
所述低温补偿电路包括第七PMOSFET管P7、第八PMOSFET管P8、第三NMOSFET管N3、第四NMOSFET管N4、第五NMOSFET管N5和第六NMOSFET管N6；所述第七PMOSFET管P7的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三NMOSFET管N3的漏极相连；所述第八PMOSFET管P8的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四NMOSFET管N4的漏极相连；所述第三NMOSFET管N3的栅极与所述第四NMOSFET管N4的栅极相连，所述第三NMOSFET管N3的源极和所述第四NMOSFET管N4的源极均接地，所述第三NMOSFET管N3的漏极还与所述第三NMOSFET管N3的栅极相连；所述第五NMOSFET管N5的漏极和栅极均与所述第八PMOSFET管P8的漏极相连，所述第五NMOSFET管N5的源极接地，所述第五NMOSFET管N5的栅极还与所述第六NMOSFET管N6的栅极相连；所述第六NMOSFET管N6的源极接地，漏极与所述电流电压转换电路相连。
该电路中，第七PMOSFET管P7和第三NMOSFET管N3流过相同大小的正电流，第四NMOSFET管N4流过与第三NMOSFET管N3成一定比例的正电流，第八PMOSFET管P8流过与第四PMOSFET管P4、第五PMOSFET管P5构成一定比例的负电流，第五NMOSFET管N5流过第八PMOSFET管P8和第四NMOSFET管N4的电流差值，也为负电流，第六NMOSFET管N6流过与第五NMOSFET管N5成一定比例的负电流。根据基尔霍夫电流定律，有IN5＝IP8-IN4；IN6＝αIN5，Ip8随温度降低而增加，IN4随温度降低而减少，故IN6随温度降低而增加。
所述高温补偿电路包括第三电阻R3、第九PMOSFET管P9和第三BJT管Q3；所述第九PMOSFET管P9与所述第八PMOSFET管P8构成第三电流镜；所述第三电阻R3的一端与所述第九PMOSFET管P9的漏极相连，另一端接地；所述第九PMOSFET管P9的漏极还与所述第三BJT管Q3的控制端相连，所述第三BJT管Q3的输出端与所述电流电压转换电路相连。
本实施方式中的第三BJT管Q3可以是PNP管，其集电极接地，发射极与电流电压转换电路中的输出电阻R4的上端相连，可起分流作用；基极连接第三电阻R3到地；第三电阻R3流过第九PMOSFET管P9的漏极电流，即与温度成负关系的电流。
该电路中，VEB＝(IPTAT+ICTAT)*R4-ICTAT*R3＝IREF*R4-ICTAT*R3，又Ic＝Is*eqVeb/kT，其中，Is是发射结的反向饱和电流，k是玻尔兹曼常量，q为电子电荷，Veb是基极-发射极的导通电压。
Figure BDA0002910996210000071
AE是三极管的发射结面积，Dn为电子的扩散系数，Wb是基区宽度，Nb为基区的掺杂浓度，
Figure BDA0002910996210000072
为本征载流子浓度的平方。ni 2＝CT3exp(-Vgo/VT)，Vgo是硅的带隙电压，VT为热电压，与温度成正比，C为与温度无关常数。发射极电流
Figure BDA0002910996210000073
β为三极管电流放大系数，当温度升高时，第三BJT管Q3的基极电压降低，VEB增加，发射极电流Ie增加，高温时电压曲线下拉，温度系数得到补偿。
值得一提的是，作为第三BJT管的PNP管可替换成NPN管，则其发射极接地，集电极连接第四电阻R4上部，起分流作用，基极连接第三电阻R3接地，该第三电阻R3上流过电流替换成正温度系数电流，温度升高时，NPN管基极电压升高，VBE增加，集电极电流增加，高温时电压曲线下拉，温度系数得到补偿。
作为第三BJT管的PNP管还可替换成PMOSFET管，其漏端接地；源端连接第四电阻R4上部，起分流作用，栅端连接第三电阻R3接地，该第三电阻R3上流过负温度系数电流，温度升高时，MOS管栅端电压降低，VSG增加，当温度升高时，源端电流增加，高温时电压曲线下拉，温度系数得到补偿。
作为第三BJT管的PNP管还可替换成NMOSFET管，其源端接地；漏端连接第四电阻R4上部，起分流作用，栅端连接第三电阻R3接地，该第三电阻R3上流过正温度系数电流，温度升高时，MOS管栅端电压增加，VGS增加，当温度升高时，漏端电流增加，高温时电压曲线下拉，温度系数得到补偿。
电流电压转换电路包括第三PMOSFET管P3、第六PMOSFET管P6和第四电阻R4；所述第三PMOSFET管P3的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻R4的一端相连；所述第六PMOSFET管P6的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻R4的一端相连；所述第四电阻R4的一端还与所述高温补偿电路和低温补偿电路的输出端相连，所述第四电阻R4的另一端接地。第四电阻R4将与温度无关的电流转换成温度无关的电压，IREF＝IP3+IP6-IQ3-IN6
VREF＝R4IREF。
图2是未接入高温、低温补偿电路的电路图，第一PMOSFET管P1、第二PMOSFET管P2、第三PMOSFET管P3的尺寸相同，均为1*1/1(m*W/L)；第四PMOSFET管P4、第五PMOSFET管P5、第六PMOSFET管P6的尺寸相同，均为2*1.8/2；第一BJT管Q1为8，第二BJT管Q2的个数为1，第四电阻R4为301k，此时设第一电阻R1、第二电阻R2为变量。合理设置第一电阻R1、第二电阻R2的阻值时，使其完成一阶补偿。当第一电阻R1为702.731k，第二电阻R2为73.285k时，VREF端可得一阶补偿后基准电压，其仿真结果如图3所示，温度系数为17ppm/℃。
接入高温、低温补偿电路后，如图1所示，第三BJT管Q3的个数为1，第一PMOSFET管P1、第二PMOSFET管P2、第七PMOSFET管P7的尺寸相同，均为1*1/1；第四PMOSFET管P4、第五PMOSFET管P5、第九PMOSFET管P9的尺寸相同，均为2*1.8/2；第八PMOSFET管P8与第四PMOSFET管P4、第五PMOSFET管P5的m不同，为1*1.8/2；第三NMOSFET管N3、第四NMOSFET管N4、第六NMOSFET管N6的尺寸相同，均为1*1/1，第五NMOSFET管N5宽长比为1/1，m数设为变量，同为变量的还有高温补偿电阻R3。调整变量，当第三电阻R3＝213.826k，m＝15时，VREF端可得高阶补偿后基准电压，其仿真结果如图4所示，温度系数为5.97ppm/℃。
通过图3和图4对比可知，通过本发明，可在原电路的基础上增加两路补偿电流，仅增加一点功耗，实现高阶温度补偿，该方法原理简单，可用于任何温度曲线向上弯曲的电路。
本发明的第二实施方式同样涉及一种低压高精度带隙基准电路，如图5所示，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。
该实施方式中正温度电流产生电路和负温度电流产生电路与第一实施方式相同，在此不再赘述。
本实施方式中低温补偿电路包括第七PMOS管P7、第八PMOS管P8、第三NMOS管N3、第四NMOS管N4、第十PMOS管P10和第十一PMOS管P11；所述第七PMOS管P7的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三NMOS管N3的漏极相连；所述第八PMOS管P8的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四NMOS管N4的漏极相连；所述第三NMOS管N3的栅极与所述第四NMOS管N4的栅极相连，所述第三NMOS管N3的源极和所述第四NMOS管N4的源极均接地，所述第三NMOS管N3的漏极还与所述第三NMOS管N3的栅极相连；所述第十PMOS管P10的漏极和栅极均与所述第八PMOS管P8的漏极相连，所述第十PMOS管P10的源极接电源端，所述第十PMOS管P10的栅极还与所述第十一PMOS管P11的栅极相连；所述第十一PMOS管P11的源极接电源端，漏极与所述电流电压转换电路相连。
该电路中，第七PMOSFET管P7、第三NMOSFET管N3流过相同大小的正电流，第四NMOSFET管N4流过与第三NMOSFET管N3成一定比例的正电流，第八PMOSFET管P8流过与第一PMOSFET管P1、第二PMOSFET管P2成一定比例的负电流，第十PMOSFET管P10流过第八PMOSFET管P8和第四NMOSFET管N4之间的电流差值，也为负电流，第十一PMOSFET管P11流过与第十PMOSFET管P10成一定比例的负电流。根据基尔霍夫电流定律，有IP10＝IN4-IP8；IP11＝αIP10，IN4随温度降低而增加，Ip8随温度降低而减少，故Ip10随温度降低而增加，Ip11也随温度降低而增加，低温时电压曲线上拉，温度系数得到补偿。
所述高温补偿电路包括第三电阻R3、第九PMOSFET管P9、第十二PMOSFET管P12、第十三PMOSFET管P13和第三BJT管Q3；所述第九PMOSFET管P9与所述第八PMOSFET管P8构成第三电流镜；所述第三电阻R3的一端与所述第九PMOSFET管P9的漏极相连，另一端接地；所述第九PMOSFET管P9的漏极还与所述第三BJT管Q3的控制端相连，所述第三BJT管Q3的输出端与所述第十二PMOSFET管P12的漏极相连；所述第十二PMOSFET管P12的栅极与所述第十三PMOSFET管P13的栅极相连，源极接电源端，所述第十二PMOSFET管P12的漏极还与所述第十二PMOSFET管P12的栅极相连；所述第十三PMOSFET管P13的源极接电源端，漏极与所述电流电压转换电路相连。
本实施方式中的第三BJT管Q3可以是PNP管，其集电极接地，基极连接第三电阻R3到接地端；第三电阻R3上流过负电流，温度升高时，第三电阻R3上电压减小，即第三BJT管Q3的基极电压降低，VEB增加，VEB＝VE-ICTAT*R3，又Ic＝Is*eqVeb/kT，其中，Is是发射结的反向饱和电流，k是玻尔兹曼常量，q为电子电荷，Veb是基极-发射极的导通电压。
Figure BDA0002910996210000101
AE是三极管的发射结面积，Dn为电子的扩散系数，Wb是基区宽度，Nb为基区的掺杂浓度，
Figure BDA0002910996210000102
为本征载流子浓度的平方。ni 2＝CT3exp(-Vgo/VT)，Vgo是硅的带隙电压，VT为热电压，与温度成正比，C为与温度无关常数。发射极电流
Figure BDA0002910996210000103
β为三极管电流放大系数，当温度升高时，第三BJT管Q3的基极电压降低，VEB增加，发射极电流Ie增加，即流过第十二PMOSFET管P12和第十三PMOSFET管P13的电流增加，高温时电压曲线下拉，温度系数得到补偿。
值得一提的是，本实施方式中的第三BJT管的PNP管可替换为NPN管、PMOSFET管和NMOSFET管，其连接方式与第一实施方式相同，在此不再赘述。
电流电压转换电路包括第三PMOSFET管P3、第六PMOSFET管P6和第四电阻R4；所述第三PMOSFET管P3的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻R4的一端相连；所述第六PMOSFET管P6的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻R4的一端相连；所述第四电阻R4的一端还与所述高温补偿电路和低温补偿电路的输出端相连，所述第四电阻R4的另一端接地。第四电阻R4将与温度无关的电流转换成温度无关的电压，
Figure BDA0002910996210000104
本实施方式的补偿原理如图6所示，针对V-T曲线开口向下，在高温、低温时引入两路电流，使V-T曲线在高温、低温时上翘，出现多个拐点，由温度系数的公式：
Figure BDA0002910996210000105
该补偿可以让VMAX与VMIN接近，从而降低温度系数，达到高阶补偿。
图7为高阶补偿前V-T曲线，使用第二实施方式对其进行补偿时，高温补偿电路中，第九PMOSFET管P9的尺寸和第四PMOSFET管P4、第五PMOSFET管P5和第六PMOSFET管的尺寸相同，均为1*1.8/1(m*W/L)，第三BJT管Q3管子并联个数是1，第十二PMOSFET管P12、第十三PMOSFET管P13的宽长比为1u/1u，第十二PMOSFET管P12、第十三PMOSFET管P13是一对电流镜，第十二PMOSFET管P12的管子并联个数是第十三PMOSFET管P13的M1倍，调节第三电阻R3和M1，当R3＝692.19k，M1＝2时，高温补偿效果好。低温补偿电路中，第八PMOSFET管P8和第一PMOSFET管P1、第二PMOSFET管P2、第三PMOSFET管P3的尺寸相同，均为1*1/1(m*W/L)；第七PMOSFET管P7和第四PMOSFET管P4、第五PMOSFET管P5、第六PMOSFET管P6尺寸相同，均为1*1.8/1(m*W/L)；第十PMOSFET管P10、第十一PMOSFET管P11和第三NMOSFET管N3、第四NMOSFET管N4为一对电流镜，尺寸均为1*1/1(m*W/L)；第十PMOSFET管P10、第十一PMOSFET管P11宽长比为1u/1u，第十二PMOSFET管P12、第十三PMOSFET管P13是一对电流镜，第十二PMOSFET管P10的管子并联个数是第十三PMOSFET管P13的M2倍，调节M2，当M2＝19，低温补偿效果好。经过高低温补偿后的温度曲线如图8所示，增加了曲线的极点数，使该基准源温度特性极大提高，PPM＝32，相比较原来降低了23，补偿效果好，且补偿前静态功耗17.3961uW，补偿后静态功耗21.3601uW，满足低压低功耗需求。
不难发现，本发明十分有效地解决传统带隙基准温度系数高的问题，且其结构简单，利于版图；本发明的功耗低，相较未经补偿电路，该高阶补偿只增加几微瓦电源功耗；本发明针对开口向上基准源曲线，原理简单，操作方便，可应用于几乎任何该类型的基准电路进行温度补偿。

Claims (10)

1.一种低压高精度带隙基准电路，其特征在于，包括：正温度电流产生电路，用于产生与绝对温度正相关的电流；负温度电流产生电路，用于产生与绝对温度负相关的电流；高温补偿电路，用于在温度升高时产生高温补偿电流；低温补偿电路，用于在温度降低时产生低温补偿电流；电流电压转换电路，用于采用所述高温补偿电流和低温补偿电流对产生的绝对温度正相关的电流和绝对温度负相关的电流进行补偿，并将补偿后的电流转换为电压。
2.根据权利要求1所述的低压高精度带隙基准电路，其特征在于，所述正温度电流产生电路包括第一运算放大器、第一BJT管、第二BJT管、第一电阻和第一电流镜；所述第一BJT管的并联个数是所述第二BJT管的N倍；所述第一电流镜通过所述第一电阻与所述第一BJT管相连，所述第一电流镜直接与所述第二BJT管相连；所述第一运算放大器的正相输入端与所述第一电阻与第一电流镜的连接端相连，反相输入端与所述第二BJT管与第一电流镜的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管发射结上的电压等于所述第一电阻上的电压加上所述第一BJT管发射结上的电压。
3.根据权利要求2所述的低压高精度带隙基准电路，其特征在于，所述负温度电流产生电路包括第二运算放大器、第二电阻和第二电流镜，所述第二电流镜分别与所述第二BJT管和第二电阻相连；所述第二运算放大器的正相输入端与所述第二电阻与第二电流镜的连接端相连，反相输入端与所述所述第二BJT管与第二电流镜的连接端相连，输出端与电流电压转换电路相连，用于使所述第二BJT管发射结上的电压等于所述第二电阻上的电压。
4.根据权利要求1所述的低压高精度带隙基准电路，其特征在于，还包括启动电路，所述启动电路用于防止所述正温度电流产生电路和负温度电流产生电路进入简并状态。
5.根据权利要求4所述的低压高精度带隙基准电路，其特征在于，所述启动电路包括第一N型晶体管、第二N型晶体管和第一电容，所述第一电容的一端与电源端相连，另一端分别与所述第一N型晶体管的漏极和所述第二N型晶体管的栅极相连；所述第一N型晶体管的栅极与电源端相连，源极接地；所述第二N型晶体管的漏极与正温度电流产生电路的输出端相连，源极接地。
6.根据权利要求1所述的低压高精度带隙基准电路，其特征在于，所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第五N型晶体管和第六N型晶体管；所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三N型晶体管的漏极相连；所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地，所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连；所述第五N型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连，所述第五N型晶体管的源极接地，所述第五N型晶体管的栅极还与所述第六N型晶体管的栅极相连；所述第六N型晶体管的源极接地，漏极与所述电流电压转换电路相连。
7.根据权利要求5所述的低压高精度带隙基准电路，其特征在于，所述高温补偿电路包括第三电阻、第九P型晶体管和第三BJT管；所述第九P型晶体管与所述第八P型晶体管构成第三电流镜；所述第三电阻的一端与所述第九P型晶体管的漏极相连，另一端接地；所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连，所述第三BJT管的输出端与所述电流电压转换电路相连。
8.根据权利要求1所述的低压高精度带隙基准电路，其特征在于，所述低温补偿电路包括第七P型晶体管、第八P型晶体管、第三N型晶体管、第四N型晶体管、第十P型晶体管和第十一P型晶体管；所述第七P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与第三N型晶体管的漏极相连；所述第八P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与第四N型晶体管的漏极相连；所述第三N型晶体管的栅极与所述第四N型晶体管的栅极相连，所述第三N型晶体管的源极和所述第四N型晶体管的源极均接地，所述第三N型晶体管的漏极还与所述第三N型晶体管的栅极相连；所述第十P型晶体管的漏极和栅极均与所述第八P型晶体管的漏极相连，所述第十P型晶体管的源极接电源端，所述第十P型晶体管的栅极还与所述第十一P型晶体管的栅极相连；所述第十一P型晶体管的源极接电源端，漏极与所述电流电压转换电路相连。
9.根据权利要求8所述的低压高精度带隙基准电路，其特征在于，所述高温补偿电路包括第三电阻、第九P型晶体管、第十二P型晶体管、第十三P型晶体管和第三BJT管；所述第九P型晶体管与所述第八P型晶体管构成第三电流镜；所述第三电阻的一端与所述第九P型晶体管的漏极相连，另一端接地；所述第九P型晶体管的漏极还与所述第三BJT管的控制端相连，所述第三BJT管的输出端与所述第十二P型晶体管的漏极相连；所述第十二P型晶体管的栅极与所述第十三P型晶体管的栅极相连，源极接电源端，所述第十二P型晶体管的漏极还与所述第十二P型晶体管的栅极相连；所述第十三P型晶体管的源极接电源端，漏极与所述电流电压转换电路相连。
10.根据权利要求1所述的低压高精度带隙基准电路，其特征在于，所述电流电压转换电路包括第三P型晶体管、第六P型晶体管和第四电阻；所述第三P型晶体管的栅极与所述正温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻的一端相连；所述第六P型晶体管的栅极与所述负温度电流产生电路的输出端相连，源极与电源端相连，漏极与所述第四电阻的一端相连；所述第四电阻的一端还与所述高温补偿电路和低温补偿电路的输出端相连，所述第四电阻的另一端接地。
CN202110086387.7A 2021-01-22 2021-01-22 一种低压高精度带隙基准电路 Active CN112859996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110086387.7A CN112859996B (zh) 2021-01-22 2021-01-22 一种低压高精度带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110086387.7A CN112859996B (zh) 2021-01-22 2021-01-22 一种低压高精度带隙基准电路

Publications (2)

Publication Number Publication Date
CN112859996A true CN112859996A (zh) 2021-05-28
CN112859996B CN112859996B (zh) 2022-02-22

Family

ID=76007841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110086387.7A Active CN112859996B (zh) 2021-01-22 2021-01-22 一种低压高精度带隙基准电路

Country Status (1)

Country Link
CN (1) CN112859996B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113791661A (zh) * 2021-09-17 2021-12-14 苏州聚元微电子股份有限公司 一种低压带隙基准电压产生电路
CN114326917A (zh) * 2021-12-27 2022-04-12 厦门科塔电子有限公司 一种电流基准温度补偿电路
CN114371759A (zh) * 2021-12-02 2022-04-19 青岛信芯微电子科技股份有限公司 一种带隙基准电压源、集成芯片及基准电压产生方法
CN114978132A (zh) * 2022-08-01 2022-08-30 深圳芯能半导体技术有限公司 一种具有温度补偿功能的栅极驱动开启电路
CN115016592A (zh) * 2022-06-29 2022-09-06 北京领创医谷科技发展有限责任公司 带隙基准源电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN111176364A (zh) * 2020-01-14 2020-05-19 中国科学院微电子研究所 高阶温度补偿电路以及低温漂电压基准电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN111176364A (zh) * 2020-01-14 2020-05-19 中国科学院微电子研究所 高阶温度补偿电路以及低温漂电压基准电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAN XIAOYUN ET AL.: "A low temperature coefficient 4th-order curvature-compensated CMOS bandgap reference", 《2011 ACADEMIC INTERNATIONAL SYMPOSIUM ON OPTOELECTRONICS AND MICROELECTRONICS TECHNOLOGY》 *
代赟: "具有温度补偿的功率LED驱动设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113791661A (zh) * 2021-09-17 2021-12-14 苏州聚元微电子股份有限公司 一种低压带隙基准电压产生电路
CN114371759A (zh) * 2021-12-02 2022-04-19 青岛信芯微电子科技股份有限公司 一种带隙基准电压源、集成芯片及基准电压产生方法
CN114326917A (zh) * 2021-12-27 2022-04-12 厦门科塔电子有限公司 一种电流基准温度补偿电路
CN114326917B (zh) * 2021-12-27 2023-11-03 厦门科塔电子有限公司 一种电流基准温度补偿电路
CN115016592A (zh) * 2022-06-29 2022-09-06 北京领创医谷科技发展有限责任公司 带隙基准源电路
CN115016592B (zh) * 2022-06-29 2023-08-11 北京领创医谷科技发展有限责任公司 带隙基准源电路
CN114978132A (zh) * 2022-08-01 2022-08-30 深圳芯能半导体技术有限公司 一种具有温度补偿功能的栅极驱动开启电路
CN114978132B (zh) * 2022-08-01 2022-11-04 深圳芯能半导体技术有限公司 一种具有温度补偿功能的栅极驱动开启电路

Also Published As

Publication number Publication date
CN112859996B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN112859996B (zh) 一种低压高精度带隙基准电路
CN108052154B (zh) 一种无运放高阶低温漂带隙基准电路
US10289145B2 (en) Voltage generating circuit
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN108664072B (zh) 一种高阶温度补偿带隙基准电路
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN104714588B (zh) 一种基于vbe线性化的低温漂带隙基准电压源
CN103197716A (zh) 一种降低失调电压影响的带隙基准电压电路
CN108052150B (zh) 一种带高阶曲率补偿的带隙基准电压源
CN207067835U (zh) 一种具有高阶温度补偿的带隙基准电压源电路
CN113703511B (zh) 一种超低温漂的带隙基准电压源
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN108052151B (zh) 一种无嵌位运放的带隙基准电压源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN115877907A (zh) 一种带隙基准源电路
CN115586809A (zh) 一种指数型温度补偿带隙基准电压源及其补偿方法
CN113467562B (zh) 一种无运放带隙基准源
CN210270647U (zh) 一种基于温度补偿的基准电流源电路和芯片
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN208873065U (zh) 一种带隙基准电路
CN216792774U (zh) 低温度漂移系数的低电源电压基准电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN112947668B (zh) 具有高阶温度补偿的带隙基准电压生成电路
US8203324B2 (en) Low voltage bandgap voltage reference circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant