CN112859686A - 一种底盘域控制器 - Google Patents

Abstract

本发明实施例公开了一种底盘域控制器。该底盘域控制器包括电源管理模块、多核微处理器最小系统模块、CAN‑FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块、加速度传感器处理模块以及PSI5信号处理模块；电源管理模块与多核微处理器最小系统模块连接，多核微处理器最小系统模块与上述其他模块均连接，多核微处理器最小系统模块通过控制上述各模块以达到控制车辆底盘域的目的。电源管理模块用于将蓄电池提供的电压转换为各模块所需电压。本发明实施例解决了传统底盘域控制器存在的系统安全问题和控制器成本较高的问题。

Description

一种底盘域控制器

技术领域

本发明实施例涉及底盘域控制技术，尤其涉及一种底盘域控制器。

背景技术

随着乘用车用户对乘用车的舒适性、安全性要求越来越高，汽车内各种控制器的数量也随之越来越多。

当前的底盘域控制是由多个控制器进行控制的，这些控制器被从功能角度细分，用来为各类运算提供算力。每个控制器的用途单一。

但这种架构存在着一些问题，由于当前的底盘域控制是由多个控制器进行连接得到的，很难保证系统安全，并且多个控制器的总成本较高，在如今控制器软件所需算力越来越多的背景下，控制器的数量越来越多，由此所带来的成本问题也亟待解决。

发明内容

本发明实施例提供一种底盘域控制器，用以解决传统底盘域控制器存在的系统安全问题和控制器成本较高的问题。

本发明实施例提供了一种底盘域控制器，其中包括电源管理模块、多核微处理器最小系统模块、CAN-FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块、加速度传感器处理模块以及PSI5信号处理模块；

所述电源管理模块与所述多核微处理器最小系统模块连接，所述多核微处理器最小系统模块与所述CAN-FD收发模块、所述PWM信号处理模块、所述开关信号处理模块、所述模拟信号处理模块、多路所述智能低边驱动模块、所述电流闭环驱动模块、所述智能高边驱动模块、所述存储模块、所述加速度传感器处理模块以及所述PSI5信号处理模块均连接，所述电源管理模块用于将蓄电池提供的电压转换为各模块所需电压；

所述多核微处理器最小系统模块用于处理所述底盘域控制器各类逻辑运算、各类车辆运动控制算法、各类驾驶模式自动识别算法、空气悬架控制算法以及连续阻尼调节减震器控制算法；

所述CAN-FD收发模块，用于实现所述底盘域控制器与所述底盘域控制器之外的控制器之间的通讯功能；

所述PWM信号处理模块用于处理高度传感器传输给所述底盘域控制器的PWM信号；

所述开关信号处理模块用于识别与所述智能低边驱动模块和所述智能高边驱动模块兼容的开关信号；

所述模拟信号处理模块用于处理模拟加速度传感器、温度传感器、压力传感器的模拟信号；

多路所述智能低边驱动模块用于驱动多路开关阀、继电器；

所述电流闭环驱动模块用于根据比例积分PI控制算法闭环控制减震器内的比例电磁阀；

所述智能高边驱动模块用于控制发动机悬置阀；

所述存储模块用于备份所述底盘域控制器的故障码信息和状态信息；

所述加速度传感器处理模块用于获取加速度传感器的加速度；

所述PSI5信号处理模块用于处理外部多个PSI5接口的加速度传感器传输进来的PSI5信号。

可选的，所述多核微处理器最小系统模块包括多核处理芯片、匹配晶振、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第一电容以及第二电容；

所述第一电阻的第一端与第一电压端连接，第二端与所述多核处理芯片的测试复位端连接，所述第二电阻的第一端与第二电压端连接，第二端与所述多核处理芯片的测试端连接，所述第三电阻的第一端与所述多核处理芯片的测试端连接，第二端接地；

所述匹配晶振的第一端与所述多核处理芯片的第一时钟引脚连接，第二端与所述第四电阻的第二端连接，所述第四电阻的第一端与所述多核处理芯片的第二时钟引脚连接，所述第一电容的第一端与所述匹配晶振的第一端连接，第二端接地，所述第二电容的第一端与所述匹配晶振的第二端连接，第二端接地；

所述第五电阻、所述第六电阻、所述第七电阻和所述第八电阻的第一端均与第三电压端连接，第二端分别与所述多核处理芯片的第二配置端、第三配置端、第五配置端、第六配置端连接，所述第九电阻、所述第十电阻、所述第十一电阻的第二端均接地，第一端分别与所述多核处理芯片的第一配置端、第四配置端和第七配置端连接。

可选的，所述电源管理模块包括电源芯片，第三电容、第四电容、第五电容、第六电容、第七电容、第八电容以及第一电感；

所述电源芯片包括QST端、SW1端、SW2端、PG1端、PG2端、FB1端、FB2端、FB3端、FB4端、FB5端、QUC端、QCO端、待机电源端和反馈电源端；

所述QST端和所述第三电容的第一端均与所述待机电源端连接，所述第三电容的第二端接地；

所述SW1端和所述SW2端均与所述第一电感的第一端连接，所述第一电感的第二端、所述第四电容的第一端、所述第五电容的第一端、所述第六电容的第一端、所述FB1端、所述FB2端、所述FB3端、所述FB4端和所述FB5端均与所述反馈电源端连接，所述PG1端、所述PG2端、所述第四电容的第二端、所述第五电容的第二端和所述第六电容的第二端均接地；

所述QUC端与所述第七电容的第一端连接，所述第七电容的第二端接地；

所述QCO端与所述第八电容的第一端连接，所述第八电容的第二端接地。

可选的，所述CAN-FD收发模块包括CAN-FD收发芯片、共模电感、第一接插件端子、第二接插件端子、第十二电阻、第十三电阻、第九电容、第十电容、第十一电容、第十二电容、第一双向瞬态抑制二极管和第二双向瞬态抑制二极管；所述第一接插件端子与所述第一双向瞬态抑制二极管的第一端、所述第九电容的第一端、所述第十二电阻的第一端和所述共模电感的第一端相连接，所述第二接插件端子与所述第二双向瞬态抑制二极管的第一端、所述第十电容的第一端、所述第十三电阻的第一端和所述共模电感的第二端相连接；

所述第十一电容的第一端连接于所述第九电容和所述第十电容之间，所述第十一电容的第二端连接于所述第十二电阻和所述第十三电阻之间；

所述共模电感的第三端与所述CAN-FD收发芯片的CANH端连接，所述共模电感的第四端与所述CAN-FD收发芯片的CANL端连接；

所述CAN-FD收发芯片的VCC端和所述第十二电容的第一端接电源，所述第十二电容的第二端接地；

所述CAN-FD收发芯片的TXD端与所述多核处理芯片的TX端连接；

所述CAN-FD收发芯片的RXD端与所述多核处理芯片的RX端连接；

所述CAN-FD收发芯片的S端和GND端接地。

可选的，所述PWM信号处理模块包括第三接插件端子、第十四电阻、第十五电阻、第十三电容、第十四电容和高速整流二极管；

所述第三接插件端子、所述第十三电容的第一端和所述高速整流二极管的第一端相连接，所述第十三电容的第二端接地；

所述第十四电阻的第一端接电源，所述第十四电阻的第二端、所述高速整流二极管的第二端和所述第十五电阻的第一端相连接；

所述第十五电阻的第二端、所述第十四电容的第一端和所述多核处理芯片的频率量信号输入引脚连接，所述第十四电容的第二端接地；所述模拟信号处理模块包括，第四接插件端子、第十六电阻、第十七电阻、第十五电容和第十六电容；所述第四接插件端子、所述第十六电阻的第一端、所述第十七电阻的第一端和所述第十五电容的第一端连接；

所述第十七电阻的第二端、所述第十六电容的第一端和所述多核处理芯片的数模转换端连接；

所述第十五电容的第二端、所述第十六电阻的第二端和所述第十六电容的第二端接地。

可选的，所述智能高边驱动模块包括智能高边驱动芯片；

所述智能高边驱动芯片与所述多核处理芯片连接，所述智能高边驱动芯片用于传输使能信号、诊断通道选择信号、通道控制信号以及诊断反馈模拟信号；所述智能高边驱动芯片与发动机悬置阀连接，所述智能高边驱动芯片用于驱动所述发动机悬置阀；

所述智能低边驱动模块包括智能低边驱动芯片；

所述智能低边驱动芯片的复位端、使能端和控制信号输入端与所述多核处理芯片连接，所述智能低边驱动芯片还通过SPI总线与所述多核处理芯片连接；

所述智能低边驱动芯片的控制信号输出端与负载连接。

可选的，所述电流闭环驱动模块包括第五接插件端子、电流闭环驱动芯片、续流二极管、第一MOS管、第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第十七电容、第十八电容、第十九电容和第二十电容；

所述第十七电容的第一端和所述电流闭环驱动芯片的电源端接电源，所述第十七电容的第二端接地；

所述电流闭环驱动芯片通过SPI总线与所述多核处理芯片连接，所述SPI总线的CS线与所述第十八电阻的第一端连接，所述第十八电阻的第二端接电源；

所述电流闭环驱动芯片的P端与所述第十八电容的第一端、所述第十九电阻的第一端连接；

所述电流闭环驱动芯片的N端与所述第十八电容的第二端、所述第二十电阻的第一端连接；

所述第十九电阻的第二端与所述第二十一电阻第一端、所述第十九电容的第一端、所述第五接插件端子连接，所述第十九电容的第二端接地；

所述第二十电阻的第二端、所述第二十一电阻的第二端、所述第二十二电阻的第一端、所述续流二极管的第一端和所述第一MOS管的第一端连接；所述第二十二电阻的第二端与所述第二十电容的第一端连接，所述第二十电容的第二端与所述第一MOS管的第二端接地，所述电流闭环驱动芯片的输出端与所述第二十三电阻的第一端、所述第二十四电阻的第一端连接，所述第二十三电阻的第二端与所述第一MOS管的第三端连接，所述第二十四电阻的第二端接地。

可选的，所述存储模块包括存储芯片，所述存储芯片通过所述存储芯片的写入引脚和SPI总线与所述多核处理芯片连接。

可选的，所述加速度传感器处理模块包括MEMS六自由度加速度传感芯片，所述MEMS六自由度加速度传感芯片与所述多核处理芯片连接，并通过I2C通讯方式进行通讯。

可选的，所述PSI5信号处理模块包括PSI5信号处理芯片和第二MOS管，所述PSI5信号处理芯片与所述多核处理芯片、外部加速度传感器、所述第二MOS管的第一端连接，所述第二MOS管的第二端接电源，所述第二MOS管的第三端连接所述PSI5信号处理芯片的输出端口供电端；

所述PSI5信号处理芯片用于控制所述第二MOS管的导通和关断以控制向所述PSI5信号处理芯片的输出端口供电端供电，所述PSI5信号处理芯片还用于将输入所述PSI5信号处理芯片的输出端口供电端的电力传输至所述PSI5信号处理芯片的输出端口，所述PSI5信号处理芯片的输出端口与所述外部加速度传感器的电源输入端连接。

本发明实施例通过设置电源管理模块、多核微处理器最小系统模块、CAN-FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块、加速度传感器处理模块以及PSI5信号处理模块，使得各个模块均被多核微处理器控制，大大减小了电路的复杂程度，提高了系统安全性。并且相比传统的多个控制器的方案，本方案控制器成本较低。

附图说明

图1为本发明实施例提供的一种底盘域控制器的结构示意图；

图2为本发明实施例提供的一种多核微处理器最小系统模块的电路图；

图3为本发明实施例提供的一种电源管理模块的电路图；

图4为本发明实施例提供的一种CAN-FD收发模块的电路图；

图5为本发明实施例提供的一种PWM信号处理模块的电路图；

图6为本发明实施例提供的一种模拟信号处理模块的电路图；

图7为本发明实施例提供的一种智能高边驱动模块的电路图；

图8为本发明实施例提供的一种智能低边驱动模块的电路图；

图9为本发明实施例提供的一种电流闭环驱动模块的电路图；

图10为本发明实施例提供的一种存储模块的电路图；

图11为本发明实施例提供的一种加速度传感器处理模块的电路图；

图12为本发明实施例提供的一种PSI5信号处理模块的电路图；

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

如果按照汽车每部分的作用来分类，可以被划分为若干域。例如以博世经典的五域分类拆分整车为动力域、底盘域、座舱域/智能信息域、自动驾驶域和车身域。本发明实施例提供了一种底盘域控制器，图1为本发明实施例提供的一种底盘域控制器的结构示意图，参见图1，底盘域控制器包括电源管理模块、多核微处理器最小系统模块(多核微处理器)、CAN-FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块(EEPROM存储器)、加速度传感器处理模块(以包括六自由度加速度传感器为例)以及PSI5信号处理模块；

电源管理模块与多核微处理器最小系统模块连接，多核微处理器最小系统模块与CAN-FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块、加速度传感器处理模块以及PSI5信号处理模块均连接，电源管理模块用于将蓄电池(电瓶)提供的电压转换为各模块所需电压；

可选的，电源管理模块可以是将14V的供电电源转换成3.3V、5V和12V，并向各种器件供电。电源管理模块支持功能安全等级为ASIL-D。电瓶与电源管理模块的电源接收端相连接，当钥匙门信号向电源管理模块发送使能信号时，电源管理模块向多核微处理器等器件输出电力。

多核微处理器最小系统模块用于处理底盘域控制器各类逻辑运算、各类车辆运动控制算法、各类驾驶模式自动识别算法、空气悬架控制算法以及连续阻尼调节减震器控制算法；

可选的，多核微处理器支持功能安全等级为ASIL-D。

CAN-FD收发模块，用于实现底盘域控制器与底盘域控制器之外的控制器之间的通讯功能；

其中，CAN-FD收发模块可以包括支持ISO-Frame的CAN-FD接口，该接口与底盘域内其他控制器总成通讯，可以实现最多4路且高达2Mbps～5Mbps的通讯速率。

底盘域控制器之外的控制器可以是动力域控制器、座舱域/智能信息域控制器、自动驾驶域控制器和车身域控制器。

PWM信号处理模块用于处理高度传感器传输给底盘域控制器的PWM信号；

可选的，PWM信号处理模块能够滤除高度传感器传输给底盘域控制器的PWM信号的杂波。

开关信号处理模块用于识别与智能低边驱动模块和智能高边驱动模块兼容的开关信号；

模拟信号处理模块用于处理模拟加速度传感器、温度传感器、压力传感器的模拟信号；

可选的，模拟信号处理模块能够过滤模拟加速度传感器、温度传感器、压力传感器的模拟信号的杂波。

多路智能低边驱动模块用于驱动多路开关阀、继电器；

电流闭环驱动模块用于根据比例积分PI控制算法闭环控制减震器内的比例电磁阀；

智能高边驱动模块用于控制发动机悬置阀；

存储模块用于备份底盘域控制器的故障码信息和状态信息；

可选的，存储模块为EEPROM存储电路。

加速度传感器处理模块用于获取加速度传感器的加速度；

PSI5信号处理模块用于处理外部多个PSI5接口的加速度传感器传输进来的PSI5信号。

图2为本发明实施例提供的一种多核微处理器最小系统模块的电路图，参见图2，多核微处理器最小系统模块包括多核处理芯片、匹配晶振CRY1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第一电容C1以及第二电容C2；

第一电阻R1的第一端与第一电压端连接，第二端与多核处理芯片的测试复位端TRST连接，第二电阻R2的第一端与第二电压端连接，第二端与多核处理芯片的测试端TESTMODE连接，第三电阻R3的第一端与多核处理芯片的测试端TESTMODE连接，第二端接地；

匹配晶振CRY1的第一端与多核处理芯片的第一时钟XTAL1引脚连接，第二端与第四电阻R4的第二端连接，第四电阻R4的第一端与多核处理芯片的第二时钟引脚XTAL1连接，第一电容C1的第一端与匹配晶振CRY1的第一端连接，第二端接地，第二电容C2的第一端与匹配晶振CRY1的第二端连接，第二端接地；

第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8的第一端均与第三电压端连接，第二端分别与多核处理芯片的第二配置端(图中未示出)、第三配置端(图中未示出)、第五配置端(图中未示出)、第六配置端(图中未示出)连接，第九电阻R9、第十电阻R10、第十一电阻R11的第二端均接地，第一端分别与多核处理芯片的第一配置端(图中未示出)、第四配置端(图中未示出)和第七配置端(图中未示出)连接。

可选的，第一电压端可以为3.3V，第二电压端和第三电压端均可以为5V。多核微处理器的VSS端接地。

图3为本发明实施例提供的一种电源管理模块的电路图，参见图3，电源管理模块包括电源芯片，第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8以及第一电感L1；

电源芯片包括QST端、SW1端、SW2端、PG1端、PG2端、FB1端、FB2端、FB3端、FB4端、FB5端、QUC端、QCO端、待机电源端VSTBY和反馈电源端VBUCK；

QST端和第三电容C3的第一端均与待机电源端VSTBY连接，第三电容C3的第二端接地；

SW1端和SW2端均与第一电感L1的第一端连接，第一电感L1的第二端、第四电容C4的第一端、第五电容C5的第一端、第六电容C6的第一端、FB1端、FB2端、FB3端、FB4端和FB5端均与反馈电源端VBUCK连接，PG1端、PG2端、第四电容C4的第二端、第五电容C5的第二端和第六电容C6的第二端均接地；

QUC端与第七电容C7的第一端连接，第七电容C7的第二端接地；

QCO端与第八电容C8的第一端连接，第八电容C8的第二端接地。

其中，FB1端、FB2端、FB3端、FB4端和FB5端均用于采集端口电压，电源管理模块根据采集到的电压进行调整，使得VBUCK端电压较精确且稳定。QUC引脚和QCO引脚可以输出+5V±2％精度电压。

可选的，电源芯片为支持功能安全等级ASIL-D的电源芯片，以支持底盘域控制器实现高安全等级的供电系统的功能。

图4为本发明实施例提供的一种CAN-FD收发模块的电路图，参见图4，CAN-FD收发模块包括CAN-FD收发芯片、共模电感LF1、第一接插件端子、第二接插件端子、第十二电阻R12、第十三电阻R13、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第一双向瞬态抑制二极管和第二双向瞬态抑制二极管；第一接插件端子与第一双向瞬态抑制二极管的第一端、第九电容C9的第一端、第十二电阻R12的第一端和共模电感的第一端相连接，第二接插件端子与第二双向瞬态抑制二极管的第一端、第十电容C10的第一端、第十三电阻R13的第一端和共模电感LF1的第二端相连接；

第十一电容C11的第一端连接于第九电容C9和第十电容C10之间，第十一电容C11的第二端连接于第十二电阻R12和所述第十三电阻R13之间；

共模电感LF1的第三端与CAN-FD收发芯片的CANH端连接，共模电感LF1的第四端与CAN-FD收发芯片的CANL端连接；

CAN-FD收发芯片的VCC端和第十二电容C12的第一端接电源，第十二电容C12的第二端接地；

CAN-FD收发芯片的TXD端与多核处理芯片的TX端连接；

CAN-FD收发芯片的RXD端与多核处理芯片的RX端连接；

CAN-FD收发芯片的S端和GND端接地。

其中，通过共模电感LF1、第一接插件端子、第二接插件端子、第十二电阻R12、第十三电阻R13、第九电容C9、第十电容C10、第十一电容C11、第一双向瞬态抑制二极管和第二双向瞬态抑制二极管之间的组合与配合，使得CAN-FD通讯的稳定性和可靠性大大提升。

图5为本发明实施例提供的一种PWM信号处理模块的电路图，图6为本发明实施例提供的一种模拟信号处理模块的电路图，参见图5，PWM信号处理模块包括第三接插件端子、第十四电阻R14、第十五电阻R15、第十三电容C13、第十四电容C14和高速整流二极管D1；

第三接插件端子、第十三电容C13的第一端和高速整流二极管的第一端相连接，第十三电容C13的第二端接地；

第十四电阻R14的第一端接电源，第十四电阻R14的第二端、高速整流二极管的第二端和第十五电阻R15的第一端相连接；

第十五电阻R15的第二端、第十四电容C14的第一端和多核处理芯片的频率量信号输入引脚连接，第十四电容C14的第二端接地；

PWM信号经过高速整流二极管D1处理后，经过第十七电阻R17、第十六电容C16组成的低通RC滤波电路，将信号输入多核处理芯片的频率量信号输入引脚，从而达到识别高度传感器的频率量信号效果。

参考图6，模拟信号处理模块包括第四接插件端子、第十六电阻R16、第十七电阻R17、第十五电容C15和第十六电容C16；第四接插件端子、第十六电阻R16的第一端、第十七电阻R17的第一端和第十五电容C15的第一端连接；

第十七电阻R17的第二端、第十六电容C16的第一端和多核处理芯片的数模转换端连接；

第十五电容C15的第二端、第十六电阻R16的第二端和第十六电容C16的第二端接地。

模拟量信号经过作为端口抗ESD电容的第十五电容C15，作为下拉电阻的第十六电阻R16，最后经过第十七电阻R17与第十六电容C16组成的RC低通滤波电路进入多核处理芯片的数模转换引脚；

通过上述元器件的配合，使得信号接口的抗干扰性能得到了提升。

图7为本发明实施例提供的一种智能高边驱动模块的电路图，图8为本发明实施例提供的一种智能低边驱动模块的电路图，参见图7，智能高边驱动模块包括智能高边驱动芯片；

智能高边驱动芯片与多核处理芯片连接，智能高边驱动芯片用于传输使能信号、诊断通道选择信号、通道控制信号以及诊断反馈模拟信号；智能高边驱动芯片与发动机悬置阀连接，智能高边驱动芯片用于驱动发动机悬置阀；

智能高边驱动芯片的IS端为诊断反馈模拟信号端，通过输出代表不同故障信息的不同电压值来传递故障信息。

参考图8，智能低边驱动模块包括智能低边驱动芯片；

智能低边驱动芯片的复位端、使能端和控制信号输入端与多核处理芯片连接，智能低边驱动芯片还通过SPI总线与多核处理芯片连接；

智能低边驱动芯片的控制信号输出端与负载连接。

其中，智能高边驱动芯片的OUT0和OUT1通道均可驱动发动机悬置阀，用以驱动发动机悬置阀工作。智能高边驱动芯片的DEN端、DESL端、IN0端和IN1端分别连接多核处理芯片的DEN端、DESL端、HS1端和HS2端。

智能低边驱动芯片的左侧设有输入端，右侧设有输出端。其输入端连接多核处理芯片的输出端，用于接收控制信号。其输出端可以连接开关阀、继电器等负载，控制器件工作，从而达到控制空气悬架执行器和压缩机总成的作用。

图9为本发明实施例提供的一种电流闭环驱动模块的电路图，参见图9，电流闭环驱动模块包括第五接插件端子、电流闭环驱动芯片、续流二极管、第一MOS管、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第十七电容C17、第十八电容C18、第十九电容C19和第二十电容C20；

第十七电容C17的第一端和电流闭环驱动芯片的电源端接电源，第十七电容C17的第二端接地；

电流闭环驱动芯片通过SPI总线与多核处理芯片连接，SPI总线的CS线与第十八电阻R18的第一端连接，第十八电阻R18的第二端接电源；

电流闭环驱动芯片的P端与第十八电容C18的第一端、第十九电阻R19的第一端连接；

电流闭环驱动芯片的N端与第十八电容C18的第二端、第二十电阻R20的第一端连接；

第十九电阻R19的第二端与第二十一电阻R20第一端、第十九电容C19的第一端、第五接插件端子连接，第十九电容C19的第二端接地；

第二十电阻R20的第二端、第二十一电阻R21的第二端、第二十二电阻R22的第一端、续流二极管的第一端和第一MOS管的第一端连接；第二十二电阻R22的第二端与第二十电容C20的第一端连接，第二十电容C20的第二端与第一MOS管的第二端接地，电流闭环驱动芯片的输出端与第二十三电阻R23的第一端、第二十四电阻R24的第一端连接，第二十三电阻R23的第二端与第一MOS管的第三端连接，第二十四电阻R24的第二端接地。

其中，电流闭环驱动芯片与多核处理芯片的通讯内容可以包括，设置电流闭环驱动芯片的电流值参数、振颤参数等。电流闭环驱动芯片通过OUT端，对第一MOS管的通断进行控制，从而达到按预设的频率驱动可连续调节阻尼的减震器，进而达到控制车辆的平顺性的效果。其中预设的频率可以根据实际需要进行设置。第二十一电阻R21为采样电阻，电流闭环驱动芯片的P端和N端为反馈端口，电流闭环驱动芯片能够通过电流闭环控制以调节OUT端的输出。第二十二电阻R22和第二十电容C20串联组成的电路提高了电流闭环驱动模块的抗电磁干扰性能。电流闭环驱动模块可通过PI调节算法实现比例电磁阀精准的电流闭环控制。

电流闭环驱动模块的工作过程可以是，将预设的电流参数和震颤参数进行比例积分运算调节，并根据调节结果输出PWM信号。减震器的比例电磁阀根据PWM信号的控制输出电流。电流闭环驱动模块采集采样电阻的反馈电流，且使反馈电流经过运算放大器和数模转换电路的处理后，进一步作均值处理，并将均值处理结果作为反馈参数，与电流参数和震颤参数一同作为比例积分运算参数参与下一次的比例积分运算调节。

图10为本发明实施例提供的一种存储模块的电路图，参见图10，存储模块包括存储芯片，存储芯片通过存储芯片的写入引脚和SPI总线与多核处理芯片连接。

其中，存储芯片为EEPROM存储芯片，其W端与多核处理芯片的输出端相连接，EEPROM存储芯片的C端、Q端、D端和S端与多核处理芯片通过SPI总线连接。

图11为本发明实施例提供的一种加速度传感器处理模块的电路图，参见图11，加速度传感器处理模块包括MEMS六自由度加速度传感芯片，MEMS六自由度加速度传感芯片与多核处理芯片连接，并通过I2C通讯方式进行通讯。

其中，MEMS六自由度加速度传感芯片的内部含有X、Y、Z三个轴向的加速度传感器，以及X、Y、Z三个轴向的角速度传感器。MEMS六自由度加速度传感芯片的VDDIO端和VDD端连接3.3V电源以供电，SCx端和SDx端通过I2C总线与多核处理芯片连接。在其他实施例中，还可以利用加速度传感器芯片及角速度传感器芯片替代六自由度加速度传感芯片，实现自动识别加速度及角速度的目的。

图12为本发明实施例提供的一种PSI5信号处理模块的电路图，参见图12，PSI5信号处理模块包括PSI5信号处理芯片和第二MOS管，PSI5信号处理芯片与多核处理芯片、外部加速度传感器、第二MOS管的第一端连接，第二MOS管的第二端接电源，第二MOS管的第三端连接PSI5信号处理芯片的输出端口供电端；

PSI5信号处理芯片用于控制第二MOS管的导通和关断以控制向PSI5信号处理芯片的输出端口供电端供电，PSI5信号处理芯片还用于将输入PSI5信号处理芯片的输出端口供电端的电力传输至PSI5信号处理芯片的输出端口，PSI5信号处理芯片的输出端口与外部加速度传感器的电源输入端连接。

其中，PSI5信号处理芯片通过VGS端控制第二MOS管的通断，进而控制是否向VAS端供电。由于PSI1端和PSI2端两个输出端口均由VAS端供电，且PSI1端和PSI2端连接外部加速度传感器，由此实现了给外部加速度传感器供电并通信。连接于BH1端和BL1端，以及连接于BH2端和BL2端的两电容为自举电容，用于为触发外部传感器提供脉冲电压。DOUT 1端和DOUT 2端为中断引脚，当PSI5信号处理芯片的内部寄存器存满之后就向多核处理芯片发送中断信号，由多核处理芯片对PSI5信号处理芯片进行数据的读取。SPI总线的CS端、CLK端、SI端和SO端通过SPI总线与多核处理芯片进行通信，用于传输控制信息及诊断信息，其中SPI总线的CS端通过上拉电阻上拉到5V。

可选的，底盘域控制器包括多路PSI5信号处理模块，其采用并行通讯模式，可实现与外部5～12路PSI5接口的加速度传感器或高度传感器通讯。

本发明实施例提供的底盘域控制器还包括外壳，用于容纳上述任一种底盘域控制器。底盘域控制器外壳包括上壳体和下壳体。上壳体可以由压铸工艺制造，下壳体可以由冲压工艺制造。上壳体和下壳体的材料均可以为铝，上壳体外表面可以设有散热筋。散热筋可以是凸出于上壳体外表面的任何结构，尤其可以是多个垂直于上壳体外表面设置的长方形凸起。底盘域控制器内部电路板上的功率电子器件可以通过压铸铝上壳体散热筋散热，下壳体由于不需要散热，可以设计成吕字形冲压凹槽，以便加强下壳体的强度。

本实施例提供的底盘域控制器，采用支持功能安全等级ASIL-D的多核微处理器方案，支持软件实现底盘域控制器核心的逻辑运算与车辆控运动制功能；采用支持ISO-Frame的CAN-FD接口与底盘域内其他控制器总成通讯，实现最多4路且高达2Mbps～5Mbps的通讯速率；利采用多路PSI5收发器、采用并行通讯模式，实现与外部5～12路PSI5接口的加速度传感器或高度传感器通讯；利用多路智能低边驱动模块实现各类开关阀的驱动，并且支持对电源短路、对地短路、负载开路诊断及保护功能；利用1颗MEMS技术的六自由度加速度传感器集成在控制器硬件内，支持软件实现自动识别X、Y、Z轴加速度，X、Y、Z轴加速度自动识别功能；利用电流闭环驱动模块，支持软件通过PI调节算法实现比例电磁阀精准的电流闭环控制；利用支持功能安全等级ASIL-D的电源管理芯片，支持底盘域控制器实现高安全等级的供电系统的功能；采用压铸铝上壳体、冲压铝下壳体，既能保证控制器内部芯片的散热，又能达到降低控制器重量的功能；提高了底盘域控制器的安全性、可靠性，支持更多的复杂算法在不同的内核里安全、可靠的运行。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种底盘域控制器，其特征在于，包括电源管理模块、多核微处理器最小系统模块、CAN-FD收发模块、PWM信号处理模块、开关信号处理模块、模拟信号处理模块、多路智能低边驱动模块、电流闭环驱动模块、智能高边驱动模块、存储模块、加速度传感器处理模块以及PSI5信号处理模块；

所述电源管理模块与所述多核微处理器最小系统模块连接，所述多核微处理器最小系统模块与所述CAN-FD收发模块、所述PWM信号处理模块、所述开关信号处理模块、所述模拟信号处理模块、多路所述智能低边驱动模块、所述电流闭环驱动模块、所述智能高边驱动模块、所述存储模块、所述加速度传感器处理模块以及所述PSI5信号处理模块均连接，所述电源管理模块用于将蓄电池提供的电压转换为各模块所需电压；

所述多核微处理器最小系统模块用于处理所述底盘域控制器各类逻辑运算、各类车辆运动控制算法、各类驾驶模式自动识别算法、空气悬架控制算法以及连续阻尼调节减震器控制算法；

所述CAN-FD收发模块，用于实现所述底盘域控制器与所述底盘域控制器之外的控制器之间的通讯功能；

所述PWM信号处理模块用于处理高度传感器传输给所述底盘域控制器的PWM信号；

所述开关信号处理模块用于识别与所述智能低边驱动模块和所述智能高边驱动模块兼容的开关信号；

所述模拟信号处理模块用于处理模拟加速度传感器、温度传感器、压力传感器的模拟信号；

多路所述智能低边驱动模块用于驱动多路开关阀、继电器；

所述电流闭环驱动模块用于根据比例积分PI控制算法闭环控制减震器内的比例电磁阀；

所述智能高边驱动模块用于控制发动机悬置阀；

所述存储模块用于备份所述底盘域控制器的故障码信息和状态信息；

所述加速度传感器处理模块用于获取加速度传感器的加速度；

所述PSI5信号处理模块用于处理外部多个PSI5接口的加速度传感器传输进来的PSI5信号。

2.根据权利要求1所述的底盘域控制器，其特征在于，所述多核微处理器最小系统模块包括多核处理芯片、匹配晶振、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第一电容以及第二电容；

所述第一电阻的第一端与第一电压端连接，第二端与所述多核处理芯片的测试复位端连接，所述第二电阻的第一端与第二电压端连接，第二端与所述多核处理芯片的测试端连接，所述第三电阻的第一端与所述多核处理芯片的测试端连接，第二端接地；

所述匹配晶振的第一端与所述多核处理芯片的第一时钟引脚连接，第二端与所述第四电阻的第二端连接，所述第四电阻的第一端与所述多核处理芯片的第二时钟引脚连接，所述第一电容的第一端与所述匹配晶振的第一端连接，第二端接地，所述第二电容的第一端与所述匹配晶振的第二端连接，第二端接地；

所述第五电阻、所述第六电阻、所述第七电阻和所述第八电阻的第一端均与第三电压端连接，第二端分别与所述多核处理芯片的第二配置端、第三配置端、第五配置端、第六配置端连接，所述第九电阻、所述第十电阻、所述第十一电阻的第二端均接地，第一端分别与所述多核处理芯片的第一配置端、第四配置端和第七配置端连接。

3.根据权利要求1所述的底盘域控制器，其特征在于，所述电源管理模块包括电源芯片，第三电容、第四电容、第五电容、第六电容、第七电容、第八电容以及第一电感；

所述电源芯片包括QST端、SW1端、SW2端、PG1端、PG2端、FB1端、FB2端、FB3端、FB4端、FB5端、QUC端、QCO端、待机电源端和反馈电源端；

所述QST端和所述第三电容的第一端均与所述待机电源端连接，所述第三电容的第二端接地；

所述SW1端和所述SW2端均与所述第一电感的第一端连接，所述第一电感的第二端、所述第四电容的第一端、所述第五电容的第一端、所述第六电容的第一端、所述FB1端、所述FB2端、所述FB3端、所述FB4端和所述FB5端均与所述反馈电源端连接，所述PG1端、所述PG2端、所述第四电容的第二端、所述第五电容的第二端和所述第六电容的第二端均接地；

所述QUC端与所述第七电容的第一端连接，所述第七电容的第二端接地；

所述QCO端与所述第八电容的第一端连接，所述第八电容的第二端接地。

4.根据权利要求1所述的底盘域控制器，其特征在于，所述CAN-FD收发模块包括CAN-FD收发芯片、共模电感、第一接插件端子、第二接插件端子、第十二电阻、第十三电阻、第九电容、第十电容、第十一电容、第十二电容、第一双向瞬态抑制二极管和第二双向瞬态抑制二极管；所述第一接插件端子与所述第一双向瞬态抑制二极管的第一端、所述第九电容的第一端、所述第十二电阻的第一端和所述共模电感的第一端相连接，所述第二接插件端子与所述第二双向瞬态抑制二极管的第一端、所述第十电容的第一端、所述第十三电阻的第一端和所述共模电感的第二端相连接；

所述第十一电容的第一端连接于所述第九电容和所述第十电容之间，所述第十一电容的第二端连接于所述第十二电阻和所述第十三电阻之间；

所述共模电感的第三端与所述CAN-FD收发芯片的CANH端连接，所述共模电感的第四端与所述CAN-FD收发芯片的CANL端连接；

所述CAN-FD收发芯片的VCC端和所述第十二电容的第一端接电源，所述第十二电容的第二端接地；

所述CAN-FD收发芯片的TXD端与所述多核处理芯片的TX端连接；

所述CAN-FD收发芯片的RXD端与所述多核处理芯片的RX端连接；

所述CAN-FD收发芯片的S端和GND端接地。

5.根据权利要求1所述的底盘域控制器，其特征在于，所述PWM信号处理模块包括第三接插件端子、第十四电阻、第十五电阻、第十三电容、第十四电容和高速整流二极管；

所述第三接插件端子、所述第十三电容的第一端和所述高速整流二极管的第一端相连接，所述第十三电容的第二端接地；

所述第十四电阻的第一端接电源，所述第十四电阻的第二端、所述高速整流二极管的第二端和所述第十五电阻的第一端相连接；

所述第十五电阻的第二端、所述第十四电容的第一端和所述多核处理芯片的频率量信号输入引脚连接，所述第十四电容的第二端接地；所述模拟信号处理模块包括，第四接插件端子、第十六电阻、第十七电阻、第十五电容和第十六电容；所述第四接插件端子、所述第十六电阻的第一端、所述第十七电阻的第一端和所述第十五电容的第一端连接；

所述第十七电阻的第二端、所述第十六电容的第一端和所述多核处理芯片的数模转换端连接；

所述第十五电容的第二端、所述第十六电阻的第二端和所述第十六电容的第二端接地。

6.根据权利要求1所述的底盘域控制器，其特征在于，所述智能高边驱动模块包括智能高边驱动芯片；

所述智能高边驱动芯片与所述多核处理芯片连接，所述智能高边驱动芯片用于传输使能信号、诊断通道选择信号、通道控制信号以及诊断反馈模拟信号；所述智能高边驱动芯片与发动机悬置阀连接，所述智能高边驱动芯片用于驱动所述发动机悬置阀；

所述智能低边驱动模块包括智能低边驱动芯片；

所述智能低边驱动芯片的复位端、使能端和控制信号输入端与所述多核处理芯片连接，所述智能低边驱动芯片还通过SPI总线与所述多核处理芯片连接；

所述智能低边驱动芯片的控制信号输出端与负载连接。

7.根据权利要求1所述的底盘域控制器，其特征在于，所述电流闭环驱动模块包括第五接插件端子、电流闭环驱动芯片、续流二极管、第一MOS管、第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第十七电容、第十八电容、第十九电容和第二十电容；

所述第十七电容的第一端和所述电流闭环驱动芯片的电源端接电源，所述第十七电容的第二端接地；

所述电流闭环驱动芯片通过SPI总线与所述多核处理芯片连接，所述SPI总线的CS线与所述第十八电阻的第一端连接，所述第十八电阻的第二端接电源；

所述电流闭环驱动芯片的P端与所述第十八电容的第一端、所述第十九电阻的第一端连接；

所述电流闭环驱动芯片的N端与所述第十八电容的第二端、所述第二十电阻的第一端连接；

所述第十九电阻的第二端与所述第二十一电阻第一端、所述第十九电容的第一端、所述第五接插件端子连接，所述第十九电容的第二端接地；

所述第二十电阻的第二端、所述第二十一电阻的第二端、所述第二十二电阻的第一端、所述续流二极管的第一端和所述第一MOS管的第一端连接；所述第二十二电阻的第二端与所述第二十电容的第一端连接，所述第二十电容的第二端与所述第一MOS管的第二端接地，所述电流闭环驱动芯片的输出端与所述第二十三电阻的第一端、所述第二十四电阻的第一端连接，所述第二十三电阻的第二端与所述第一MOS管的第三端连接，所述第二十四电阻的第二端接地。

8.根据权利要求1所述的底盘域控制器，其特征在于，所述存储模块包括存储芯片，所述存储芯片通过所述存储芯片的写入引脚和SPI总线与所述多核处理芯片连接。

9.根据权利要求1所述的底盘域控制器，其特征在于，所述加速度传感器处理模块包括MEMS六自由度加速度传感芯片，所述MEMS六自由度加速度传感芯片与所述多核处理芯片连接，并通过I2C通讯方式进行通讯。

10.根据权利要求1所述的底盘域控制器，其特征在于，所述PSI5信号处理模块包括PSI5信号处理芯片和第二MOS管，所述PSI5信号处理芯片与所述多核处理芯片、外部加速度传感器、所述第二MOS管的第一端连接，所述第二MOS管的第二端接电源，所述第二MOS管的第三端连接所述PSI5信号处理芯片的输出端口供电端；

所述PSI5信号处理芯片用于控制所述第二MOS管的导通和关断以控制向所述PSI5信号处理芯片的输出端口供电端供电，所述PSI5信号处理芯片还用于将输入所述PSI5信号处理芯片的输出端口供电端的电力传输至所述PSI5信号处理芯片的输出端口，所述PSI5信号处理芯片的输出端口与所述外部加速度传感器的电源输入端连接。

Images