CN112858878A - 一种用于晶圆测试的晶粒加权补偿计算方法 - Google Patents

一种用于晶圆测试的晶粒加权补偿计算方法 Download PDF

Info

Publication number
CN112858878A
CN112858878A CN202110025085.9A CN202110025085A CN112858878A CN 112858878 A CN112858878 A CN 112858878A CN 202110025085 A CN202110025085 A CN 202110025085A CN 112858878 A CN112858878 A CN 112858878A
Authority
CN
China
Prior art keywords
test
value
compensation
wafer
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110025085.9A
Other languages
English (en)
Other versions
CN112858878B (zh
Inventor
魏津
张经祥
杜宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sundak Semiconductor Technology Shanghai Co ltd
Original Assignee
Sundec Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sundec Semiconductor Technology Shanghai Co Ltd filed Critical Sundec Semiconductor Technology Shanghai Co Ltd
Priority to CN202110025085.9A priority Critical patent/CN112858878B/zh
Publication of CN112858878A publication Critical patent/CN112858878A/zh
Priority to TW110127205A priority patent/TWI797688B/zh
Application granted granted Critical
Publication of CN112858878B publication Critical patent/CN112858878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Abstract

本发明涉及半导体测试技术领域,具体地说是一种用于晶圆测试的晶粒加权补偿计算方法。具体流程如下:S1:通过PMU初测方法,找出晶圆上有代表性的某个晶粒的补偿值;S2:找出补偿值后,使用“过‑不过”测试方法对剩下的晶粒做快速测试;S3:如果S2中的“过‑不过”测试方法的结果使得大部分晶粒不通过,则回到S1初测方法,重新修正加权系数和补偿值;如果S2中的“过‑不过”测试方法的结果使得大部分晶粒通过,则确定该加权系数和补偿值;S4:对于S3中的剩下小部分不通过的晶粒,采用传统的PMU验证方法来进行测试。同现有技术相比,采用预设经验值和加权实际测试结果反馈系数的迭代算法,解决了测试时间的问题,快速找出每颗晶圆对应的补偿数值。

Description

一种用于晶圆测试的晶粒加权补偿计算方法
技术领域
本发明涉及半导体测试技术领域,具体地说是一种用于晶圆测试的晶粒加权补偿计算方法。
背景技术
在芯片测试领域,对于MCU等芯片,常常由于晶圆制程的问题导致芯片输出的电压电流等会有差异,一般芯片设计业内的解决方案是增加一个寄存器用于调整这种偏差,寄存器内部的值会在出厂时一次性写入,用于补偿晶圆的误差,以提高芯片输出的准度。这就要求在晶圆测试环节,自动测试机需要根据实际测试的电压或电流,对相应寄存器写入不同的补偿值。
而对于补偿值的计算,传统的方法是:在晶圆测试阶段(CP测试阶段),自动测试机使用高精度电压电流测试模块(PMU),来测量晶圆上的实际输出电压,然后根据这个电压值和芯片设计手册提供的计算公式来算出补偿的数值,每种芯片的计算公式都可能是不同的。对于自动测试机来说,高精度电压电流测试模块(PMU)的个数通常有限,晶圆测试阶段需要同时测试的晶粒会很多,故很多时候高精度电压电流测试模块(PMU)无法满足需求。而且高精度电压电流测试模块(PMU)通常由于模数转换器(ADC)需要转换时间而造成测试时间漫长,进而造成测试成本高昂。
发明内容
本发明为克服现有技术的不足,提供一种用于晶圆测试的晶粒加权补偿计算方法,采用预设经验值和加权实际测试结果反馈系数的迭代算法,解决了测试时间的问题,快速找出每颗晶圆对应的补偿数值。
为实现上述目的,设计一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:具体流程如下:
S1:通过传统的PMU初测方法,找出晶圆上有代表性的某个晶粒的补偿值;
S2:找出补偿值后,使用“过-不过”测试方法对剩下的晶粒做快速测试;
S3:如果S2中的“过-不过”测试方法的结果使得大部分晶粒不通过,则回到S1初测方法,重新修正加权系数和补偿值;如果S2中的“过-不过”测试方法的结果使得大部分晶粒通过,则确定该加权系数和补偿值;
S4:对于S3中的剩下小部分不通过的晶粒,采用传统的PMU验证方法来进行测试。
所述的PMU初测方法的具体流程如下:
S11:设补偿参数为x,电压输出为f(x),两者线性函数为 f(x) = kx + z;另设预期电压为y;
S12:依据被测芯片晶粒规格,初步估计出补偿对应的电压范围,设x范围为[a,b],c为a,b的中点;通过PMU读出补偿参数a,b对应的晶粒样品电压输出f(a),f(b),第一步取值需要保证(f(a) – y ) * (f(b) – y) < 0;
S13:c = (a+b)/2,根据PMU测试c点的电压输出为f(c),如果f(c) – y < 0 则取a= c,如果f(c) – y > 0,则取 b = c;
S14:设定误差预期δ,重复流程S13的步骤,当|f(c) – y| < δ,则c值为寻找的补偿值。
所述的δ的设定,需要依据被测芯片的设计规格中的误差范围Er和测试机精度Et以及芯片测试结果线性度λ来重新修正,修正公式为δ = (| Er| + |Et |) * λ,其中Er由查询被测芯片手册得知,Et由自动测试机性能决定,通常自动测试机可以达到0.5%,λ需要在测试进程中依据测试结果的反馈实际来决定,通常经验值取10-15之间。
所述的“过-不过”测试方法的具体流程如下:
S21:依据被测芯片规格手册的规定,分别设定电压上限为“期望值+Er”,设定下限为“期望值-Er”,其中Er为被测芯片规格手册中的误差范围值;
S22:对被测芯片进行“过-不过”测试,若λ取值合理,则此步测试通过率应超过80%,如果这里通过率过低,则重新对λ取值从而得到新的f(c);如果通过率超过80%或一个经验值,则进入S23;
S23:对剩下未通过测试的被测芯片的晶粒进行二次筛选,通过对“期望值+Er”和“期望值-Er”的晶粒进行统计分析,得出经验值f(c)的偏差,对c值进行增加或减少,再继续回到S21中进行测试,如此迭代3次,对剩下确实无法通过的晶粒采用传统PMU测试,通常最后剩下晶粒不会超过本晶圆总量的5%。
所述的大部分晶粒为大于50%的晶粒数量。
本发明同现有技术相比,提供一种用于晶圆测试的晶粒加权补偿计算方法,采用预设经验值和加权实际测试结果反馈系数的迭代算法,解决了测试时间的问题,快速找出每颗晶圆对应的补偿数值。
附图说明
图1为本发明方法流程图。
图2为第一类芯片晶圆线性度示意图。
图3为第二类芯片晶圆线性度示意图。
图4为某一被测芯片测试实验结果数据示意图。
具体实施方式
下面根据附图对本发明做进一步的说明。
如图1所示,一种用于晶圆测试的晶粒加权补偿计算方法,具体流程如下:
S1:通过传统的PMU初测方法,找出晶圆上有代表性的某个晶粒的补偿值;
S2:找出补偿值后,使用“过-不过”测试方法对剩下的晶粒做快速测试;
S3:如果S2中的“过-不过”测试方法的结果使得大部分晶粒不通过,则回到S1初测方法,重新修正加权系数和补偿值;如果S2中的“过-不过”测试方法的结果使得大部分晶粒通过,则确定该加权系数和补偿值;
S4:对于S3中的剩下小部分不通过的晶粒,采用传统的PMU验证方法来进行测试。
虽然不同晶圆上的晶粒偏差会有很大不同,但是同一片晶圆上的晶粒的偏差线性度基本一致,具有相似特性;晶圆上晶粒的偏差符合正态分布。
先通过传统的PMU初测方法,找出晶圆上有代表性的某个晶粒的补偿值,这个补偿值是经过经验加权的值,加权系数可能会需要经过后续的多次迭代修正。找出补偿值后,使用“过-不过”测试方法对剩下的晶粒做快速测试,通常如果加权系数选取得当,则“过-不过”测试会验证对于大部分的晶粒来说,之前找到的补偿值均可以达到要求,如果在“过-不过”测试中发现大部分晶粒无法达到要求,则回到初测流程,重新修正加权系数和补偿值。对于最后无法通过测试的少部分晶粒,采用传统PMU验证方法来测试。
每片晶圆上一般有几千到几万不等的晶粒,先通过PMU测试,在待测的一片晶圆中的100个左右的晶粒,进行取样测试,找出晶粒误差大概的范围。通常选取晶圆中心相对线性度好的晶粒。实际应用中,常常会碰到两类芯片的晶粒。一是固定单个电压的输出,如图2所示,比如芯片晶粒的参考电压输出引脚,通常是一个固定电压,比如2.5v、 3.3v等。另一种为寻找两点直线的补偿参数,如图3所示,对直线的斜率和直接偏差进行补偿。两类晶粒的方法具有相似性。
PMU初测方法的具体流程如下:
S11:设补偿参数为x,电压输出为f(x),两者线性函数为 f(x) = kx + z;另设预期电压为y;
S12:依据被测芯片晶粒规格,初步估计出补偿对应的电压范围,设x范围为[a,b],c为a,b的中点;通过PMU读出补偿参数a,b对应的晶粒样品电压输出f(a),f(b),第一步取值需要保证(f(a) – y ) * (f(b) – y) < 0;
S13:c = (a+b)/2,根据PMU测试c点的电压输出为f(c),如果f(c) – y < 0 则取a= c,如果f(c) – y > 0,则取 b = c;
S14:设定误差预期δ,重复流程S13的步骤,当|f(c) – y| < δ,则c值为寻找的补偿值。
δ的设定,需要依据被测芯片的设计规格中的误差范围Er和测试机精度Et以及芯片测试结果线性度λ来重新修正,修正公式为δ = (| Er| + |Et |) * λ,其中Er由查询被测芯片手册得知,Et由自动测试机性能决定,通常自动测试机可以达到0.5%,λ需要在测试进程中依据测试结果的反馈实际来决定,通常经验值取10-15之间。
最终,得到的f(c)的值会落在初测范围内,c会被用于“过-不过”测试中,对后续大批量测试的补偿设定初值。
通常自动测试机提供一个粗测功能,业内称为“过-不过”测试,就是通过测试机内置的电压范围比较器功能来粗略测量被测芯片的输出大致落在哪个区间内,也就是说只测量被测芯片的输出对于预设电压范围,是可以测试通过还是测试不能通过。这种测试的优势在于可以同时测试很多通道,因为自动测试机的通道数可以非常多,通常可以达到1024-2048个通道,由于这种并行测试特性,可以使得测试时间大大缩短。
通过PMU初测方法得出被测芯片晶圆的c值,则f(c)的值为晶圆中的某个晶粒的补偿值,基于每片晶圆内部线性度相似的特性,剩余晶粒的补偿值应该非常接近,对于被测芯片晶圆余下的晶粒做快速的“过-不过”测试来测定出余下的晶粒的补偿值。
“过-不过”测试方法的具体流程如下:
S21:依据被测芯片规格手册的规定,分别设定电压上限为“期望值+Er”,设定下限为“期望值-Er”,其中Er为被测芯片规格手册中的误差范围值;
S22:对被测芯片进行“过-不过”测试,若λ取值合理,则此步测试通过率应超过80%,如果这里通过率过低,则重新对λ取值从而得到新的f(c);如果通过率超过80%或一个经验值,则进入S23;
S23:对剩下未通过测试的被测芯片的晶粒进行二次筛选,通过对“期望值+Er”和“期望值-Er”的晶粒进行统计分析,得出经验值f(c)的偏差,对c值进行增加或减少,再继续回到S21中进行测试,如此迭代3次,对剩下确实无法通过的晶粒采用传统PMU测试,通常最后剩下晶粒不会超过本晶圆总量的5%。
对于上述方法,在实际应用中,发现λ的取值对测试时间有明显的影响,随着λ取值的的不同,最终的实际测试时间根据晶圆特性的不同呈现规律性的波动。在实际应用中,需要结合晶圆特性对λ进行优化建模。
如图4所示,实验结果来自于某一批实际的晶圆测试,可以看到对于同一批晶圆的测试,当λ取值非常小的时候,会造成前期初测的迭代次数过多,使得总的测试时间延长,当λ逐渐降低时,总的测试时间呈现下降趋势,但当λ增加到12以后,总的测试时间反而呈现增长趋势,这是由于当λ很大时,初测次数可以减少,但是初测的结果对真实结果偏差过大,造成在第二阶段的“过-不过”测试一次性通过测试的晶粒减少从而造成更多的晶粒测试失败后需要采用PMU初测来进行,造成总时间的延长。

Claims (5)

1.一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:具体流程如下:
S1:通过传统的PMU初测方法,找出晶圆上有代表性的某个晶粒的补偿值;
S2:找出补偿值后,使用“过-不过”测试方法对剩下的晶粒做快速测试;
S3:如果S2中的“过-不过”测试方法的结果使得大部分晶粒不通过,则回到S1初测方法,重新修正加权系数和补偿值;如果S2中的“过-不过”测试方法的结果使得大部分晶粒通过,则确定该加权系数和补偿值;
S4:对于S3中的剩下小部分不通过的晶粒,采用传统的PMU验证方法来进行测试。
2.根据权利要求1所述的一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:所述的PMU初测方法的具体流程如下:
S11:设补偿参数为x,电压输出为f(x),两者线性函数为 f(x) = kx + z;另设预期电压为y;
S12:依据被测芯片晶粒规格,初步估计出补偿对应的电压范围,设x范围为[a,b],c为a,b的中点;通过PMU读出补偿参数a,b对应的晶粒样品电压输出f(a),f(b),第一步取值需要保证(f(a) – y ) * (f(b) – y) < 0;
S13:c = (a+b)/2,根据PMU测试c点的电压输出为f(c),如果f(c) – y < 0 则取a =c,如果f(c) – y > 0,则取 b = c;
S14:设定误差预期δ,重复流程S13的步骤,当|f(c) – y| < δ,则c值为寻找的补偿值。
3.根据权利要求2所述的一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:所述的δ的设定,需要依据被测芯片的设计规格中的误差范围Er和测试机精度Et以及芯片测试结果线性度λ来重新修正,修正公式为δ = (| Er| + |Et |) * λ,其中Er由查询被测芯片手册得知,Et由自动测试机性能决定,通常自动测试机可以达到0.5%,λ需要在测试进程中依据测试结果的反馈实际来决定,通常经验值取10-15之间。
4.根据权利要求1所述的一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:所述的“过-不过”测试方法的具体流程如下:
S21:依据被测芯片规格手册的规定,分别设定电压上限为“期望值+Er”,设定下限为“期望值-Er”,其中Er为被测芯片规格手册中的误差范围值;
S22:对被测芯片进行“过-不过”测试,若λ取值合理,则此步测试通过率应超过80%,如果这里通过率过低,则重新对λ取值从而得到新的f(c);如果通过率超过80%或一个经验值,则进入S23;
S23:对剩下未通过测试的被测芯片的晶粒进行二次筛选,通过对“期望值+Er”和“期望值-Er”的晶粒进行统计分析,得出经验值f(c)的偏差,对c值进行增加或减少,再继续回到S21中进行测试,如此迭代3次,对剩下确实无法通过的晶粒采用传统PMU测试,通常最后剩下晶粒不会超过本晶圆总量的5%。
5.根据权利要求1所述的一种用于晶圆测试的晶粒加权补偿计算方法,其特征在于:所述的大部分晶粒为大于50%的晶粒数量。
CN202110025085.9A 2021-01-08 2021-01-08 一种用于晶圆测试的晶粒加权补偿计算方法 Active CN112858878B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110025085.9A CN112858878B (zh) 2021-01-08 2021-01-08 一种用于晶圆测试的晶粒加权补偿计算方法
TW110127205A TWI797688B (zh) 2021-01-08 2021-07-23 一種用於晶圓測試的晶粒加權補償計算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110025085.9A CN112858878B (zh) 2021-01-08 2021-01-08 一种用于晶圆测试的晶粒加权补偿计算方法

Publications (2)

Publication Number Publication Date
CN112858878A true CN112858878A (zh) 2021-05-28
CN112858878B CN112858878B (zh) 2021-12-21

Family

ID=76005616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110025085.9A Active CN112858878B (zh) 2021-01-08 2021-01-08 一种用于晶圆测试的晶粒加权补偿计算方法

Country Status (2)

Country Link
CN (1) CN112858878B (zh)
TW (1) TWI797688B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268406B (zh) * 2022-07-29 2023-09-29 江苏芯安集成电路设计有限公司 一种单片机芯片测试方法、系统、计算机设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200728745A (en) * 2006-01-26 2007-08-01 Fittech Co Ltd Calibration method of prober
CN101728227A (zh) * 2008-10-27 2010-06-09 威控自动化机械股份有限公司 标兵式晶粒挑拣方法
US20110118863A1 (en) * 2009-11-19 2011-05-19 Valcore Jr John C Methods and apparatus for controlling a plasma processing system
CN102435929A (zh) * 2011-10-10 2012-05-02 上海捷策创电子科技有限公司 自动测试装置终测环境下调试晶圆级测试方案的装置
CN103197717A (zh) * 2013-02-28 2013-07-10 华为技术有限公司 自适应电压调整方法、芯片以及系统
CN106558511A (zh) * 2015-10-22 2017-04-05 安徽超元半导体有限公司 一种设定晶圆针测针压的自动设定系统
CN110187259A (zh) * 2019-06-10 2019-08-30 德淮半导体有限公司 一种防止晶圆测试中针痕偏移的调整系统以及调整方法
CN111966593A (zh) * 2020-08-12 2020-11-20 南京宏泰半导体科技有限公司 一种芯片测试量产前自动补偿的实现方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101285848B (zh) * 2008-05-28 2010-06-02 炬力集成电路设计有限公司 一种校正和获取参考电压的方法和装置
US11041900B2 (en) * 2014-03-26 2021-06-22 Teradyne, Inc. Equi-resistant probe distribution for high-accuracy voltage measurements at the wafer level
TWI591362B (zh) * 2015-02-13 2017-07-11 何恆春 自動調校半導體元件測試機台之方法
US9829948B2 (en) * 2015-09-18 2017-11-28 Apple Inc. Current and input voltage sense circuit for indirectly measuring regulator current

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200728745A (en) * 2006-01-26 2007-08-01 Fittech Co Ltd Calibration method of prober
CN101728227A (zh) * 2008-10-27 2010-06-09 威控自动化机械股份有限公司 标兵式晶粒挑拣方法
US20110118863A1 (en) * 2009-11-19 2011-05-19 Valcore Jr John C Methods and apparatus for controlling a plasma processing system
CN102435929A (zh) * 2011-10-10 2012-05-02 上海捷策创电子科技有限公司 自动测试装置终测环境下调试晶圆级测试方案的装置
CN103197717A (zh) * 2013-02-28 2013-07-10 华为技术有限公司 自适应电压调整方法、芯片以及系统
CN106558511A (zh) * 2015-10-22 2017-04-05 安徽超元半导体有限公司 一种设定晶圆针测针压的自动设定系统
CN110187259A (zh) * 2019-06-10 2019-08-30 德淮半导体有限公司 一种防止晶圆测试中针痕偏移的调整系统以及调整方法
CN111966593A (zh) * 2020-08-12 2020-11-20 南京宏泰半导体科技有限公司 一种芯片测试量产前自动补偿的实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
齐增卫: "《超高频射频识别无源标签芯片以及片上温度传感器的研究》", 《西安电子科技大学博士论文》 *

Also Published As

Publication number Publication date
CN112858878B (zh) 2021-12-21
TW202227844A (zh) 2022-07-16
TWI797688B (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
CN104965187B (zh) 一种基于关键器件的智能电能表加速退化试验方法
US7313454B2 (en) Method and apparatus for classifying manufacturing outputs
CN112858878B (zh) 一种用于晶圆测试的晶粒加权补偿计算方法
CN109085485B (zh) 半导体产品测试系统与方法
US20060106555A1 (en) Method for using an alternate performance test to reduce test time and improve manufacturing yield
CN109741779A (zh) 一种在晶圆测试过程中动态调整测试条件的方法
CN112462312B (zh) 一种用于芯片测试机的自动校准方法及其应用
CN110412472B (zh) 一种基于正态伽马滤波的电池荷电状态估计方法
US20020180476A1 (en) Method for testing a semiconductor integrated circuit
CN115993565A (zh) 一种射频芯片测试系统误差补偿方法
US20080004829A1 (en) Method and apparatus for automatic test equipment
CN112945418B (zh) 集成芯片的测温装置及测温方法
CN117054958A (zh) 一种基于大数据的电能表初始固有误差优化偏移范围的方法
CN107706121B (zh) 多台测试设备批量测试的精度一致性修正方法和系统
CN109308395A (zh) 基于lof-knn算法的晶圆级空间测量参数异常识别方法
US7027946B2 (en) Broadside compare with retest on fail
CN113364461B (zh) 一种待测芯片的模数转换校准方法及系统
CN113534033A (zh) 测试机台的校准方法及校准系统
CN110287610B (zh) 离线量产产品工艺参数调整方法及其调整系统
CN114329971A (zh) 基于压缩感知的控制器基准电源故障诊断与校正方法
CN109270420B (zh) 晶圆测试的方法
CN111312608B (zh) 晶圆参数的修调方法
Zhou et al. A Low Cost Self-Adaptive Screening Method based on Automatic Test Equipment for Low Dropout Voltage Regulators in Mass Production
CN113325226B (zh) 低压线性稳压器压降电压的测试方法
CN115308520B (zh) 多通道依次采样电流的延时时间的确定方法、程序和电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201799 Room 103, 1st Floor, Building 1, No. 480 Huapu Road, Qingpu District, Shanghai

Patentee after: Sundak Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 201799 1st floor, building 1, 1130 qinghewan Road, Qingpu District, Shanghai

Patentee before: Sundec semiconductor technology (Shanghai) Co.,Ltd.

CP03 Change of name, title or address