CN112858829A - 一种电容老化测试系统及其电流检测模块 - Google Patents

Abstract

本发明涉及一种电容老化测试系统及其电流检测模块，其技术方案要点是：包括：用于采集待测电容的电流信号的传感器电路、用于将电流信号转换为电压信号并放大的信号放大电路、用于将放大后的电压信号转换为数字信号的AD转换电路、用于连接外部网络的通讯电路、用于切换电流采集功能的拨码开关电路、供电电路及控制器；所述传感器电路连接所述信号放大电路；所述信号放大电路连接所述AD转换电路；所述AD转换电路、供电电路、通讯电路和拨码开关电路均连接所述控制器；本申请具有能够同时对多个电容进行老化测试，提高测试效率的优点。

Description

一种电容老化测试系统及其电流检测模块

技术领域

本发明涉及检测设备技术领域，更具体地说，它涉及一种电容老化测试系统及其电流检测模块。

背景技术

电容是集成电路板中常见元器件，但是电容是有寿命的，在经过一段时间使用后会因为老化而失效。

目前工厂使用的还是小规模手动测量，即由工人手动对的电容进行加电，然后隔段时间进行测量，这样做的规模较小，无法满足大批量测试，并且无法及时监测到是那一路电阻失效发生了短路，因此还有待改进的空间。

发明内容

针对现有技术存在的不足，本发明的目的在于提供一种电容老化测试系统，具有能够同时对多个电容进行老化测试，提高测试效率的优点。

本发明的上述技术目的是通过以下技术方案得以实现的：一种电流检测模块，包括：用于采集待测电容的电流信号的传感器电路、用于将电流信号转换为电压信号并放大的信号放大电路、用于将放大后的电压信号转换为数字信号的AD转换电路、用于连接外部网络的通讯电路、用于切换电流采集功能的拨码开关电路、供电电路及控制器；所述传感器电路连接所述信号放大电路；所述信号放大电路连接所述AD转换电路；所述AD转换电路、供电电路、通讯电路和拨码开关电路均连接所述控制器。

可选的，所述通讯电路包括：485通讯组件、CAN通讯组件和USB通讯组件；所述485通讯组件、CAN通讯组件和USB通讯组件均连接所述控制器。

可选的，所述485通讯组件包括第一芯片、第二芯片、第一继电器、第一开关、第二开关、第一电容、第二电容、第三电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻；所述第一芯片的第1端连接输入电压；所述第一芯片的第1端连接所述第一继电器的第1端；所述第一芯片的第1端通过所述第一电容连接所述第一继电器的第3端；所述第一芯片的第1端通过所述第一电容接地；所述第一芯片的第2端连接所述控制器；所述第一芯片的第3端连接所述控制器；所述第一芯片的第4端连接所述第一继电器的第3端；所述第一芯片的第5端连接所述第一继电器的第4端；所述第一芯片的第5端连接所述第二芯片的第5端；所述第一芯片的第6端连接所述第二芯片的第4端；所述第一芯片的第7端连接所述第一芯片的第1端；所述第一芯片的第8端通过所述第二电容连接所述第一继电器的第4端；所述第一芯片的第8端连接所述第一继电器的第2端；所述第一芯片的第8端连接所述第二芯片的第8端；所述第一芯片的第8端通过第三电容连接所述第二芯片的第5端；所述第一开关的第1端连接所述第二开关的第1端；所述第一开关的第2端通过所述第一电阻连接所述第二开关的第2端；所述第一开关的第2端通过所述第二电阻连接所述第一芯片的第5端；所述第一开关的第2端连接所述第二芯片的第7端；所述第一开关的依次通过第二电阻和第三电阻连接所述第二芯片的第3端；所述第一开关的第2端依次通过第二电阻和第四电阻连接所述第二芯片的第2端；所述第二开关的第1端依次通过第五电阻和第六电阻连接所述第二芯片的第3端；所述第二开关的第1端依次通过第五电阻和第七电阻连接所述第二芯片的第2端；所述第二开关的第1端连接所述第二芯片的第6端；所述第二开关的第2端通过所述第一电阻连接所述第二芯片的第7端。

可选的，所述CAN通讯组件包括：第三芯片、第四电容、第三开关、第四开关、第八电阻和第九电阻；所述第三芯片的第1端连接所述控制器；所述第三芯片的第2端接地；所述第三芯片的第3端连接输入电压；所述第三芯片的第3端通过第四电容接地；所述第三芯片的第4端连接控制器；所述第三芯片的第6端连接控制器；所述第三芯片的第6端连接所述第三开关的第2端；所述第三芯片的第6端通过第八电阻连接所述第四开关的第2端；所述第三芯片的第7端连接所述第三开关的第1端；所述第三芯片的第7端连接所述第四开关的第1端；所述第三芯片的第7端连接所述控制器；所述第三芯片的第8端连接所述控制器；所述第三芯片的第8端通过所述第九电阻接地。

可选的，所述USB通讯组件包括：第四芯片、第一二极管、第十电阻、第十一电阻、第十二电阻和第十三电阻；所述第四芯片的第1端连接所述控制器；所述第四芯片的第1端通过第一二极管连接输入电压；所述第四芯片的第1端通过第十电阻连接控制器；所述第四芯片的第2端通过第十一电阻连接控制器；所述第四芯片的第3端通过第十二电阻连接控制器；所述第四芯片的第4端通过第十三电阻连接控制器；所述第四芯片的第5端、第四芯片的第6端、第四芯片的第7端、第四芯片的第8端、第四芯片的第9端、第四芯片的第10端和第四芯片的第11端均接地。

可选的，所述拨码开关电路包括：第五芯片、第五开关、第六开关、第一电位器、第二电位器、第三电位器、第四电位器、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻和第五电容；所述第五芯片的第1端通过第十四电阻连接输入电压；所述第五芯片的第1端依次通过第十四电阻和第五电容接地；所述第五芯片的第2端通过第十五电阻接地；所述第五芯片的第2端通过第十六电阻连接输入电压；所述第五芯片的第3端通过第十七电阻接地；所述第五芯片的第3端通过第十八电阻连接输入电压；所述第五芯片的第21端通过第十九电阻接地；所述第五芯片的第21端通过第二十电阻连接输入电压；所述第五芯片的第23端通过第二十一电阻连接输入电压；所述第五芯片的第23端依次通过第二十一电阻和第五电容接地；所述第五芯片的第22端通过第二十二电阻连接输入电压；所述第五芯片的第22端依次通过第二十二电阻和第五电容接地；所述第五芯片的第24端连接输入电压；所述第五芯片的第24端通过第五电容接地；所述第五芯片的第4端连接所述第一电位器的第4端；所述第五芯片的第4端连接所述第五开关的第1端；所述第五芯片的第5端连接所述第一电位器的第3端；所述第五芯片的第5端连接所述第五开关的第2端；所述第五芯片的第6端连接所述第一电位器的第2端；所述第五芯片的第6端连接所述第五开关的第3端；所述第五芯片的第7端连接所述第一电位器的第1端；所述第五芯片的第7端连接所述第五开关的第4端；所述第五芯片的第8端连接所述第二电位器的第4端；所述第五芯片的第8端连接所述第五开关的第5端；所述第五芯片的第9端连接所述第二电位器的第3端；所述第五芯片的第9端连接所述第五开关的第6端；所述第五芯片的第10端连接所述第二电位器的第2端；所述第五芯片的第10端连接所述第五开关的第7端；所述第五芯片的第11端连接所述第二电位器的第1端；所述第五芯片的第11端连接所述第五开关的第8端；所述第五芯片的第12端接地；所述第五芯片的第13端连接所述第三电位器的第4端；所述第五芯片的第13端连接所述第六开关的第1端；所述第五芯片的第14端连接所述第三电位器的第3端；所述第五芯片的第14端连接所述第六开关的第2端；所述第五芯片的第15端连接所述第三电位器的第2端；所述第五芯片的第15端连接所述第六开关的第3端；所述第五芯片的第16端连接所述第三电位器的第1端；所述第五芯片的第16端连接所述第六开关的第4端；所述第五芯片的第17端连接所述第四电位器的第4端；所述第五芯片的第17端连接所述第六开关的第5端；所述第五芯片的第18端连接所述第四电位器的第3端；所述第五芯片的第18端连接所述第六开关的第6端；所述第五芯片的第19端连接所述第四电位器的第2端；所述第五芯片的第19端连接所述第六开关的第7端；所述第五芯片的第20端连接所述第四电位器的第1端；所述第五芯片的第20端连接所述第六开关的第8端；所述第一电位器的第5端、第一电位器的第6端、第一电位器的第7端和第一电位器的第8端均接地；所述第二电位器的第5端、第二电位器的第6端、第二电位器的第7端和第二电位器的第8端均接地；所述第三电位器的第5端、第三电位器的第6端、第三电位器的第7端和第三电位器的第8端均接地；所述第四电位器的第5端、第四电位器的第6端、第四电位器的第7端和第四电位器的第8端均接地；所述第五开关的第9端、第五开关的第10端、第五开关的第11端、第五开关的第12端、第五开关的第13端、第五开关的第14端、第五开关的第15端和第五开关的第16端均连接输入电压；所述第六开关的第9端、第六开关的第10端、第六开关的第11端、第六开关的第12端、第六开关的第13端、第六开关的第14端、第六开关的第15端和第六开关的第16端均连接输入电压。

可选的，所述AD转换电路包括：第六芯片、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻、第二十八电阻、第二十九电阻、第三十电阻、第三十一电阻、第三十二电阻、第三十三电阻、第三十四电阻、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容和第十三电容；所述第六芯片的第1端通过第六电容接地；所述第六芯片的第2端接地；所述第六芯片的第3端通过第二十三电阻连接所述第六芯片的第23端；所述第六芯片的第3端通过第二十四电阻接地；所述第六芯片的第4端通过所述第二十五电阻连接所述第六芯片的第23端；所述第六芯片的第4端通过第二十六电阻接地；所述第六芯片的第5端通过第二十七电阻连接所述第六芯片的第23端；所述第六芯片的第5端通过第二十八电阻接地；所述第六芯片的第6端通过第二十九电阻连接所述第六芯片的第23端；所述第六芯片的第7端通过第二十九电阻连接所述第六芯片的第23端；所述第六芯片的第8端通过第三十电阻连接所述第六芯片的第23端；所述第六芯片的第8端通过第三十一电阻接地；所述第六芯片的第9端连接控制器；所述第六芯片的第10端连接控制器；所述第六芯片的第11端连接控制器；所述第六芯片的第11端通过第三十二电阻接地；所述第六芯片的第12端连接所述控制器；所述第六芯片的第13端连接所述控制器；所述第六芯片的第14端连接所述控制器；所述第六芯片的第16端、第六芯片的第17端、第六芯片的第18端、第六芯片的第19端、第六芯片的第20端、第六芯片的第21端、第六芯片的第22端、第六芯片的第26端、第六芯片的第35端、第六芯片的第40端、第六芯片的第41端、第六芯片的第43端、第六芯片的第46端、第六芯片的第47端、第六芯片的第50端、第六芯片的第52端、第六芯片的第54端、第六芯片的第56端、第六芯片的第58端、第六芯片的第60端、第六芯片的第62端和第六芯片的第64端均接地；所述第六芯片的第42端通过第七电容接地；所述第六芯片的第42端连接所述控制器；所述第六芯片的第24端连接所述控制器；所述第六芯片的第27端、第六芯片的第28端、第六芯片的第29端、第六芯片的第30端、第六芯片的第31端、第六芯片的第32端和第六芯片的第33端均连接所述控制器；所述第六芯片的第34端通过所述第三十三电阻接地；所述第六芯片的第34端通过第三十四电阻连接所述第六芯片的第23端；所述第六芯片的第36端通过第八电容接地；所述第六芯片的第37端通过第九电容接地；所述第六芯片的第38端通过第十电容接地；所述第六芯片的第39端通过第十一电容接地；所述第六芯片的第48端通过第十二电容接地；所述第六芯片的第44端通过第十三电容接地；所述第六芯片的第45端通过第十三电容接地；所述第六芯片的第49端、第六芯片的第51端、第六芯片的第53端、第六芯片的第55端、第六芯片的第57端、第六芯片的第59端、第六芯片的第61端和第六芯片的第63端均连接所述信号放大电路。

可选的，所述信号放大电路包括：第七芯片和第十四电容；所述第七芯片的第1端接地；所述第七芯片的第2端接地；所述第七芯片的第3端连接输入电压；所述第七芯片的第3端通过第十四电容接地；所述第七芯片的第4端连接所述传感器电路；所述第七芯片的第5端连接所述传感器电路；所述第七芯片的第6端连接所述AD转换电路。

可选的，所述供电电路包括：第八芯片、第十五电容、第十六电容、第十七电容、第三十五电阻和第三十六电阻；所述第八芯片的第1端通过所述第十五电容接地；所述第八芯片的第1端依次通过第十五电容和第十六电容连接输入电压；所述第八芯片的第2端通过第三十五电阻接地；所述第八芯片的第2端通过第三十六电阻连接输入电压；所述第八芯片的4端连接输入电压；所述第八芯片的第4端通过第十七电容接地；所述第八芯片的第5端接地；所述第八芯片的第5端通过第十六电容连接输入电压；所述第八芯片的第6端连接输入电压；所述第八芯片的第7端连接输入电压；所述第八芯片的第8端连接输入电压；所述第八芯片的第9端接地；所述第八芯片的第10端接地。

一种电容老化测试系统，包括：机箱、环境箱、用于对环境箱内加热的加热组件、用于对环境箱内加湿的加湿组件及如上述的电流检测模块；所述加热组件和加湿组件均安装在所述环境箱内；所述电流检测模块安装在所述机箱内，所述加热组件和加湿组件均与所述电流检测模块电连接。

综上所述，本发明具有以下有益效果：在机箱内设置有用于装夹多个待测电容的电容夹具，电流检测模块与电容夹具电连接；每个电容夹具上具有320个通道，每个通道上可以安装32片待测电容进行并联，从而实现一次超过万片电容的测试规模，其中电流检测模块中的传感器电路分别连接一个通道；加湿组件和加热组件能够对机箱内模拟恶劣环境；通过矩阵可以实现将同一个电源的供电分配到320路电容夹具上，并且实现在使用高阻仪测试电容的绝缘电阻的时候断开被测电容夹具的供电；电流检测模块实现了对所有的通道电流的实时检测，在电容失效的时候及时切断当前电路的供电避免短路，同时在上位机记录电容失效时间能够同时对多个电容进行老化测试，提高测试效率。

附图说明

图1是本申请中的电流检测模块的模块连接图；

图2是本申请中485通讯组件的电路原理图；

图3是本申请中CAN通讯组件的电路原理图；

图4是本申请中USB通讯组件的电路原理图；

图5是本申请中拨码开关电路的电路原理图；

图6是本申请中AD转换电路的电路原理图；

图7是本申请中信号放大电路的电路原理图；

图8是本申请中供电电路的电路原理图；

图9是本申请中电容老化测试系统的模块连接图。

图中：1、传感器电路；2、信号放大电路；3、AD转换电路；4、通讯电路；41、485通讯组件；42、CAN通讯组件；43、USB通讯组件；5、拨码开关电路；6、供电电路；7、控制器；U1、第一芯片；U2、第二芯片；JP1、第一继电器；P1、第一开关；P2、第二开关；C1、第一电容；C2、第二电容；C3、第三电容；R1、第一电阻；R2、第二电阻；R3、第三电阻；R4、第四电阻；R5、第五电阻；R6、第六电阻；R7、第七电阻；U3、第三芯片；C4、第四电容；P3、第三开关；P4、第四开关；R8、第八电阻；R9、第九电阻；U4、第四芯片；D1、第一二极管；R10、第十电阻；R11、第十一电阻；R12、第十二电阻；R13、第十三电阻；U5、第五芯片；P5、第五开关；P6、第六开关；RP1、第一电位器；RP2、第二电位器；RP3、第三电位器；RP4、第四电位器；R14、第十四电阻；R15、第十五电阻；R16、第十六电阻；R17、第十七电阻；R18、第十八电阻；R19、第十九电阻；R20、第二十电阻；R21、第二十一电阻；R22、第二十二电阻；C5、第五电容；U6、第六芯片；R23、第二十三电阻；R24、第二十四电阻；R25、第二十五电阻；R26、第二十六电阻；R27、第二十七电阻；R28、第二十八电阻；R29、第二十九电阻；R30、第三十电阻；R31、第三十一电阻；R32、第三十二电阻；R33、第三十三电阻；R34、第三十四电阻；C6、第六电容；C7、第七电容；C8、第八电容；C9、第九电容；C10、第十电容；C11、第十一电容；C12、第十二电容；C13、第十三电容；U7、第七芯片；C14、第十四电容；U8、第八芯片；C15、第十五电容；C16、第十六电容；C17、第十七电容；R35、第三十五电阻；R36、第三十六电阻；8、加湿组件；9、加热组件；10、电流检测模块。

具体实施方式

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

下面结合附图和实施例，对本发明进行详细描述。

本发明提供了一种电流检测模块,如图1所示，包括：用于采集待测电容的电流信号的传感器电路1、用于将电流信号转换为电压信号并放大的信号放大电路2、用于将放大后的电压信号转换为数字信号的AD转换电路3、用于连接外部网络的通讯电路4、用于切换电流采集功能的拨码开关电路5、供电电路6及控制器7；所述传感器电路1连接所述信号放大电路2；所述信号放大电路2连接所述AD转换电路3；所述AD转换电路3、供电电路6、通讯电路4和拨码开关电路5均连接所述控制器7。先通过传感器电路1采集待测电容的电流信号，电流信号经过信号放大电路2转变为电压信号并放大，随后放大的电压信号经过AD转换电路3进行模数转换得到数字信号，将数字信号传递给控制器7，控制器7根据数字信号判断此时待测电容的状态，并通过通讯电路4发出，其中供电电路6对控制器7供电，拨码开关电路5可针对电流采集不同功能进行设置。

进一步地，所述通讯电路4包括：485通讯组件41、CAN通讯组件42和USB通讯组件43；所述485通讯组件41、CAN通讯组件42和USB通讯组件43均连接所述控制器7。通过设置485通讯组件41、CAN通讯组件42和USB通讯组件43以供用户选择，能够提高用户的使用体验。

可选的，如图2所示，所述485通讯组件41包括第一芯片U1、第二芯片U2、第一继电器JP1、第一开关P1、第二开关P2、第一电容C1、第二电容C2、第三电容C3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7；所述第一芯片U1的第1端连接输入电压；所述第一芯片U1的第1端连接所述第一继电器JP1的第1端；所述第一芯片U1的第1端通过所述第一电容C1连接所述第一继电器JP1的第3端；所述第一芯片U1的第1端通过所述第一电容C1接地；所述第一芯片U1的第2端连接所述控制器7；所述第一芯片U1的第3端连接所述控制器7；所述第一芯片U1的第4端连接所述第一继电器JP1的第3端；所述第一芯片U1的第5端连接所述第一继电器JP1的第4端；所述第一芯片U1的第5端连接所述第二芯片U2的第5端；所述第一芯片U1的第6端连接所述第二芯片U2的第4端；所述第一芯片U1的第7端连接所述第一芯片U1的第1端；所述第一芯片U1的第8端通过所述第二电容C2连接所述第一继电器JP1的第4端；所述第一芯片U1的第8端连接所述第一继电器JP1的第2端；所述第一芯片U1的第8端连接所述第二芯片U2的第8端；所述第一芯片U1的第8端通过第三电容C3连接所述第二芯片U2的第5端；所述第一开关P1的第1端连接所述第二开关P2的第1端；所述第一开关P1的第2端通过所述第一电阻R1连接所述第二开关P2的第2端；所述第一开关P1的第2端通过所述第二电阻R2连接所述第一芯片U1的第5端；所述第一开关P1的第2端连接所述第二芯片U2的第7端；所述第一开关P1的依次通过第二电阻R2和第三电阻R3连接所述第二芯片U2的第3端；所述第一开关P1的第2端依次通过第二电阻R2和第四电阻R4连接所述第二芯片U2的第2端；所述第二开关P2的第1端依次通过第五电阻R5和第六电阻R6连接所述第二芯片U2的第3端；所述第二开关P2的第1端依次通过第五电阻R5和第七电阻R7连接所述第二芯片U2的第2端；所述第二开关P2的第1端连接所述第二芯片U2的第6端；所述第二开关P2的第2端通过所述第一电阻R1连接所述第二芯片U2的第7端。本实施例中的第一芯片U1选用ISO7721D芯片；第二芯片U2选用MAX13488EASA+芯片；由ISO7721D芯片的第3端接收控制器7发出的信号，ISO7721D芯片的第2端向控制器7发送信号。

可选地，如图3所示，所述CAN通讯组件42包括：第三芯片U3、第四电容C4、第三开关P3、第四开关P4、第八电阻R8和第九电阻R9；所述第三芯片U3的第1端连接所述控制器7；所述第三芯片U3的第2端接地；所述第三芯片U3的第3端连接输入电压；所述第三芯片U3的第3端通过第四电容C4接地；所述第三芯片U3的第4端连接控制器7；所述第三芯片U3的第6端连接控制器7；所述第三芯片U3的第6端连接所述第三开关P3的第2端；所述第三芯片U3的第6端通过第八电阻R8连接所述第四开关P4的第2端；所述第三芯片U3的第7端连接所述第三开关P3的第1端；所述第三芯片U3的第7端连接所述第四开关P4的第1端；所述第三芯片U3的第7端连接所述控制器7；所述第三芯片U3的第8端连接所述控制器7；所述第三芯片U3的第8端通过所述第九电阻R9接地。其中，第三芯片U3采用TCAN1051DQ1芯片。

可选地，如图4所示，所述USB通讯组件43包括：第四芯片U4、第一二极管D1、第十电阻R10、第十一电阻R11、第十二电阻R12和第十三电阻R13；所述第四芯片U4的第1端连接所述控制器7；所述第四芯片U4的第1端通过第一二极管D1连接输入电压；所述第四芯片U4的第1端通过第十电阻R10连接控制器7；所述第四芯片U4的第2端通过第十一电阻R11连接控制器7；所述第四芯片U4的第3端通过第十二电阻R12连接控制器7；所述第四芯片U4的第4端通过第十三电阻R13连接控制器7；所述第四芯片U4的第5端、第四芯片U4的第6端、第四芯片U4的第7端、第四芯片U4的第8端、第四芯片U4的第9端、第四芯片U4的第10端和第四芯片U4的第11端均接地。其中，第四芯片U4采用1050170001芯片。

进一步地，如图5所示，所述拨码开关电路5包括：第五芯片U5、第五开关P5、第六开关P6、第一电位器RP1、第二电位器RP2、第三电位器RP3、第四电位器RP4、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22和第五电容C5；所述第五芯片U5的第1端通过第十四电阻R14连接输入电压；所述第五芯片U5的第1端依次通过第十四电阻R14和第五电容C5接地；所述第五芯片U5的第2端通过第十五电阻R15接地；所述第五芯片U5的第2端通过第十六电阻R16连接输入电压；所述第五芯片U5的第3端通过第十七电阻R17接地；所述第五芯片U5的第3端通过第十八电阻R18连接输入电压；所述第五芯片U5的第21端通过第十九电阻R19接地；所述第五芯片U5的第21端通过第二十电阻R20连接输入电压；所述第五芯片U5的第23端通过第二十一电阻R21连接输入电压；所述第五芯片U5的第23端依次通过第二十一电阻R21和第五电容C5接地；所述第五芯片U5的第22端通过第二十二电阻R22连接输入电压；所述第五芯片U5的第22端依次通过第二十二电阻R22和第五电容C5接地；所述第五芯片U5的第24端连接输入电压；所述第五芯片U5的第24端通过第五电容C5接地；所述第五芯片U5的第4端连接所述第一电位器RP1的第4端；所述第五芯片U5的第4端连接所述第五开关P5的第1端；所述第五芯片U5的第5端连接所述第一电位器RP1的第3端；所述第五芯片U5的第5端连接所述第五开关P5的第2端；所述第五芯片U5的第6端连接所述第一电位器RP1的第2端；所述第五芯片U5的第6端连接所述第五开关P5的第3端；所述第五芯片U5的第7端连接所述第一电位器RP1的第1端；所述第五芯片U5的第7端连接所述第五开关P5的第4端；所述第五芯片U5的第8端连接所述第二电位器RP2的第4端；所述第五芯片U5的第8端连接所述第五开关P5的第5端；所述第五芯片U5的第9端连接所述第二电位器RP2的第3端；所述第五芯片U5的第9端连接所述第五开关P5的第6端；所述第五芯片U5的第10端连接所述第二电位器RP2的第2端；所述第五芯片U5的第10端连接所述第五开关P5的第7端；所述第五芯片U5的第11端连接所述第二电位器RP2的第1端；所述第五芯片U5的第11端连接所述第五开关P5的第8端；所述第五芯片U5的第12端接地；所述第五芯片U5的第13端连接所述第三电位器RP3的第4端；所述第五芯片U5的第13端连接所述第六开关P6的第1端；所述第五芯片U5的第14端连接所述第三电位器RP3的第3端；所述第五芯片U5的第14端连接所述第六开关P6的第2端；所述第五芯片U5的第15端连接所述第三电位器RP3的第2端；所述第五芯片U5的第15端连接所述第六开关P6的第3端；所述第五芯片U5的第16端连接所述第三电位器RP3的第1端；所述第五芯片U5的第16端连接所述第六开关P6的第4端；所述第五芯片U5的第17端连接所述第四电位器RP4的第4端；所述第五芯片U5的第17端连接所述第六开关P6的第5端；所述第五芯片U5的第18端连接所述第四电位器RP4的第3端；所述第五芯片U5的第18端连接所述第六开关P6的第6端；所述第五芯片U5的第19端连接所述第四电位器RP4的第2端；所述第五芯片U5的第19端连接所述第六开关P6的第7端；所述第五芯片U5的第20端连接所述第四电位器RP4的第1端；所述第五芯片U5的第20端连接所述第六开关P6的第8端；所述第一电位器RP1的第5端、第一电位器RP1的第6端、第一电位器RP1的第7端和第一电位器RP1的第8端均接地；所述第二电位器RP2的第5端、第二电位器RP2的第6端、第二电位器RP2的第7端和第二电位器RP2的第8端均接地；所述第三电位器RP3的第5端、第三电位器RP3的第6端、第三电位器RP3的第7端和第三电位器RP3的第8端均接地；所述第四电位器RP4的第5端、第四电位器RP4的第6端、第四电位器RP4的第7端和第四电位器RP4的第8端均接地；所述第五开关P5的第9端、第五开关P5的第10端、第五开关P5的第11端、第五开关P5的第12端、第五开关P5的第13端、第五开关P5的第14端、第五开关P5的第15端和第五开关P5的第16端均连接输入电压；所述第六开关P6的第9端、第六开关P6的第10端、第六开关P6的第11端、第六开关P6的第12端、第六开关P6的第13端、第六开关P6的第14端、第六开关P6的第15端和第六开关P6的第16端均连接输入电压。其中，第五芯片U5采用TCA9555PWR芯片。

进一步地，如图6所示，所述AD转换电路3包括：第六芯片U6、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12和第十三电容C13；所述第六芯片U6的第1端通过第六电容C6接地；所述第六芯片U6的第2端接地；所述第六芯片U6的第3端通过第二十三电阻R23连接所述第六芯片U6的第23端；所述第六芯片U6的第3端通过第二十四电阻R24接地；所述第六芯片U6的第4端通过所述第二十五电阻R25连接所述第六芯片U6的第23端；所述第六芯片U6的第4端通过第二十六电阻R26接地；所述第六芯片U6的第5端通过第二十七电阻R27连接所述第六芯片U6的第23端；所述第六芯片U6的第5端通过第二十八电阻R28接地；所述第六芯片U6的第6端通过第二十九电阻R29连接所述第六芯片U6的第23端；所述第六芯片U6的第7端通过第二十九电阻R29连接所述第六芯片U6的第23端；所述第六芯片U6的第8端通过第三十电阻R30连接所述第六芯片U6的第23端；所述第六芯片U6的第8端通过第三十一电阻R31接地；所述第六芯片U6的第9端连接控制器7；所述第六芯片U6的第10端连接控制器7；所述第六芯片U6的第11端连接控制器7；所述第六芯片U6的第11端通过第三十二电阻R32接地；所述第六芯片U6的第12端连接所述控制器7；所述第六芯片U6的第13端连接所述控制器7；所述第六芯片U6的第14端连接所述控制器7；所述第六芯片U6的第16端、第六芯片U6的第17端、第六芯片U6的第18端、第六芯片U6的第19端、第六芯片U6的第20端、第六芯片U6的第21端、第六芯片U6的第22端、第六芯片U6的第26端、第六芯片U6的第35端、第六芯片U6的第40端、第六芯片U6的第41端、第六芯片U6的第43端、第六芯片U6的第46端、第六芯片U6的第47端、第六芯片U6的第50端、第六芯片U6的第52端、第六芯片U6的第54端、第六芯片U6的第56端、第六芯片U6的第58端、第六芯片U6的第60端、第六芯片U6的第62端和第六芯片U6的第64端均接地；所述第六芯片U6的第42端通过第七电容C7接地；所述第六芯片U6的第42端连接所述控制器7；所述第六芯片U6的第24端连接所述控制器7；所述第六芯片U6的第27端、第六芯片U6的第28端、第六芯片U6的第29端、第六芯片U6的第30端、第六芯片U6的第31端、第六芯片U6的第32端和第六芯片U6的第33端均连接所述控制器7；所述第六芯片U6的第34端通过所述第三十三电阻R33接地；所述第六芯片U6的第34端通过第三十四电阻R34连接所述第六芯片U6的第23端；所述第六芯片U6的第36端通过第八电容C8接地；所述第六芯片U6的第37端通过第九电容C9接地；所述第六芯片U6的第38端通过第十电容C10接地；所述第六芯片U6的第39端通过第十一电容C11接地；所述第六芯片U6的第48端通过第十二电容C12接地；所述第六芯片U6的第44端通过第十三电容C13接地；所述第六芯片U6的第45端通过第十三电容C13接地；所述第六芯片U6的第49端、第六芯片U6的第51端、第六芯片U6的第53端、第六芯片U6的第55端、第六芯片U6的第57端、第六芯片U6的第59端、第六芯片U6的第61端和第六芯片U6的第63端均连接所述信号放大电路2。其中，第六芯片U6采用AD7606BSTZ芯片。

进一步地，如图7所示，所述信号放大电路2包括：第七芯片U7和第十四电容C14；所述第七芯片U7的第1端接地；所述第七芯片U7的第2端接地；所述第七芯片U7的第3端连接输入电压；所述第七芯片U7的第3端通过第十四电容C14接地；所述第七芯片U7的第4端连接所述传感器电路1；所述第七芯片U7的第5端连接所述传感器电路1；所述第七芯片U7的第6端连接所述AD转换电路3。其中，第七芯片U7采用INA186A11DCKR芯片。

进一步地，如图8所示，所述供电电路6包括：第八芯片U8、第十五电容C15、第十六电容C16、第十七电容C17、第三十五电阻R35和第三十六电阻R36；所述第八芯片U8的第1端通过所述第十五电容C15接地；所述第八芯片U8的第1端依次通过第十五电容C15和第十六电容C16连接输入电压；所述第八芯片U8的第2端通过第三十五电阻R35接地；所述第八芯片U8的第2端通过第三十六电阻R36连接输入电压；所述第八芯片U8的4端连接输入电压；所述第八芯片U8的第4端通过第十七电容C17接地；所述第八芯片U8的第5端接地；所述第八芯片U8的第5端通过第十六电容C16连接输入电压；所述第八芯片U8的第6端连接输入电压；所述第八芯片U8的第7端连接输入电压；所述第八芯片U8的第8端连接输入电压；所述第八芯片U8的第9端接地；所述第八芯片U8的第10端接地。其中，第八芯片U8选用LMZ21701SILR芯片。

本实施例还提供了一种电容老化测试系统，如图9所示，包括：机箱、环境箱、用于对环境箱内加热的加热组件9、用于对环境箱内加湿的加湿组件8及上述的电流检测模块10；所述加热组件9和加湿组件8均安装在所述环境箱内；所述电流检测模块10安装在所述机箱内；所述加热组件9和加湿组件8均与所述电流检测模块10电连接。

在本实施例中，为了提高电容检测效率，在环境箱内设置有用于装夹多个待测电容的电容夹具，电流检测模块10与电容夹具电连接；本实施例中每个电容夹具上具有320个通道，每个通道上可以安装32片待测电容进行并联，从而实现一次超过万片电容的测试规模，其中电流检测模块10中的传感器电路1分别连接一个通道；加湿组件8和加热组件9能够对环境箱内模拟恶劣环境；通过矩阵可以实现将同一个电源的供电分配到320路电容夹具上，并且实现在使用高阻仪测试电容的绝缘电阻的时候断开被测电容夹具的供电。电流检测模块10实现了对所有的通道电流的实时检测，在电容失效的时候及时切断当前电路的供电避免短路，同时在上位机记录电容失效时间。

本发明的一种电容老化测试系统，能够同时对多个电容进行老化测试，提高测试效率。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种电流检测模块，其特征在于，包括：用于采集待测电容的电流信号的传感器电路、用于将电流信号转换为电压信号并放大的信号放大电路、用于将放大后的电压信号转换为数字信号的AD转换电路、用于连接外部网络的通讯电路、用于切换电流采集功能的拨码开关电路、供电电路及控制器；所述传感器电路连接所述信号放大电路；所述信号放大电路连接所述AD转换电路；所述AD转换电路、供电电路、通讯电路和拨码开关电路均连接所述控制器。

2.根据权利要求1所述的一种电流检测模块，其特征在于，所述通讯电路包括：485通讯组件、CAN通讯组件和USB通讯组件；所述485通讯组件、CAN通讯组件和USB通讯组件均连接所述控制器。

3.根据权利要求2所述的一种电流检测模块，其特征在于，所述485通讯组件包括第一芯片、第二芯片、第一继电器、第一开关、第二开关、第一电容、第二电容、第三电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻；所述第一芯片的第1端连接输入电压；所述第一芯片的第1端连接所述第一继电器的第1端；所述第一芯片的第1端通过所述第一电容连接所述第一继电器的第3端；所述第一芯片的第1端通过所述第一电容接地；所述第一芯片的第2端连接所述控制器；所述第一芯片的第3端连接所述控制器；所述第一芯片的第4端连接所述第一继电器的第3端；所述第一芯片的第5端连接所述第一继电器的第4端；所述第一芯片的第5端连接所述第二芯片的第5端；所述第一芯片的第6端连接所述第二芯片的第4端；所述第一芯片的第7端连接所述第一芯片的第1端；所述第一芯片的第8端通过所述第二电容连接所述第一继电器的第4端；所述第一芯片的第8端连接所述第一继电器的第2端；所述第一芯片的第8端连接所述第二芯片的第8端；所述第一芯片的第8端通过第三电容连接所述第二芯片的第5端；所述第一开关的第1端连接所述第二开关的第1端；所述第一开关的第2端通过所述第一电阻连接所述第二开关的第2端；所述第一开关的第2端通过所述第二电阻连接所述第一芯片的第5端；所述第一开关的第2端连接所述第二芯片的第7端；所述第一开关的依次通过第二电阻和第三电阻连接所述第二芯片的第3端；所述第一开关的第2端依次通过第二电阻和第四电阻连接所述第二芯片的第2端；所述第二开关的第1端依次通过第五电阻和第六电阻连接所述第二芯片的第3端；所述第二开关的第1端依次通过第五电阻和第七电阻连接所述第二芯片的第2端；所述第二开关的第1端连接所述第二芯片的第6端；所述第二开关的第2端通过所述第一电阻连接所述第二芯片的第7端。

4.根据权利要求2所述的一种电流检测模块，其特征在于，所述CAN通讯组件包括：第三芯片、第四电容、第三开关、第四开关、第八电阻和第九电阻；所述第三芯片的第1端连接所述控制器；所述第三芯片的第2端接地；所述第三芯片的第3端连接输入电压；所述第三芯片的第3端通过第四电容接地；所述第三芯片的第4端连接控制器；所述第三芯片的第6端连接控制器；所述第三芯片的第6端连接所述第三开关的第2端；所述第三芯片的第6端通过第八电阻连接所述第四开关的第2端；所述第三芯片的第7端连接所述第三开关的第1端；所述第三芯片的第7端连接所述第四开关的第1端；所述第三芯片的第7端连接所述控制器；所述第三芯片的第8端连接所述控制器；所述第三芯片的第8端通过所述第九电阻接地。

5.根据权利要求2所述的一种电流检测模块，其特征在于，所述USB通讯组件包括：第四芯片、第一二极管、第十电阻、第十一电阻、第十二电阻和第十三电阻；所述第四芯片的第1端连接所述控制器；所述第四芯片的第1端通过第一二极管连接输入电压；所述第四芯片的第1端通过第十电阻连接控制器；所述第四芯片的第2端通过第十一电阻连接控制器；所述第四芯片的第3端通过第十二电阻连接控制器；所述第四芯片的第4端通过第十三电阻连接控制器；所述第四芯片的第5端、第四芯片的第6端、第四芯片的第7端、第四芯片的第8端、第四芯片的第9端、第四芯片的第10端和第四芯片的第11端均接地。

6.根据权利要求1所述的一种电流检测模块，其特征在于，所述拨码开关电路包括：第五芯片、第五开关、第六开关、第一电位器、第二电位器、第三电位器、第四电位器、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第二十一电阻、第二十二电阻和第五电容；所述第五芯片的第1端通过第十四电阻连接输入电压；所述第五芯片的第1端依次通过第十四电阻和第五电容接地；所述第五芯片的第2端通过第十五电阻接地；所述第五芯片的第2端通过第十六电阻连接输入电压；所述第五芯片的第3端通过第十七电阻接地；所述第五芯片的第3端通过第十八电阻连接输入电压；所述第五芯片的第21端通过第十九电阻接地；所述第五芯片的第21端通过第二十电阻连接输入电压；所述第五芯片的第23端通过第二十一电阻连接输入电压；所述第五芯片的第23端依次通过第二十一电阻和第五电容接地；所述第五芯片的第22端通过第二十二电阻连接输入电压；所述第五芯片的第22端依次通过第二十二电阻和第五电容接地；所述第五芯片的第24端连接输入电压；所述第五芯片的第24端通过第五电容接地；所述第五芯片的第4端连接所述第一电位器的第4端；所述第五芯片的第4端连接所述第五开关的第1端；所述第五芯片的第5端连接所述第一电位器的第3端；所述第五芯片的第5端连接所述第五开关的第2端；所述第五芯片的第6端连接所述第一电位器的第2端；所述第五芯片的第6端连接所述第五开关的第3端；所述第五芯片的第7端连接所述第一电位器的第1端；所述第五芯片的第7端连接所述第五开关的第4端；所述第五芯片的第8端连接所述第二电位器的第4端；所述第五芯片的第8端连接所述第五开关的第5端；所述第五芯片的第9端连接所述第二电位器的第3端；所述第五芯片的第9端连接所述第五开关的第6端；所述第五芯片的第10端连接所述第二电位器的第2端；所述第五芯片的第10端连接所述第五开关的第7端；所述第五芯片的第11端连接所述第二电位器的第1端；所述第五芯片的第11端连接所述第五开关的第8端；所述第五芯片的第12端接地；所述第五芯片的第13端连接所述第三电位器的第4端；所述第五芯片的第13端连接所述第六开关的第1端；所述第五芯片的第14端连接所述第三电位器的第3端；所述第五芯片的第14端连接所述第六开关的第2端；所述第五芯片的第15端连接所述第三电位器的第2端；所述第五芯片的第15端连接所述第六开关的第3端；所述第五芯片的第16端连接所述第三电位器的第1端；所述第五芯片的第16端连接所述第六开关的第4端；所述第五芯片的第17端连接所述第四电位器的第4端；所述第五芯片的第17端连接所述第六开关的第5端；所述第五芯片的第18端连接所述第四电位器的第3端；所述第五芯片的第18端连接所述第六开关的第6端；所述第五芯片的第19端连接所述第四电位器的第2端；所述第五芯片的第19端连接所述第六开关的第7端；所述第五芯片的第20端连接所述第四电位器的第1端；所述第五芯片的第20端连接所述第六开关的第8端；所述第一电位器的第5端、第一电位器的第6端、第一电位器的第7端和第一电位器的第8端均接地；所述第二电位器的第5端、第二电位器的第6端、第二电位器的第7端和第二电位器的第8端均接地；所述第三电位器的第5端、第三电位器的第6端、第三电位器的第7端和第三电位器的第8端均接地；所述第四电位器的第5端、第四电位器的第6端、第四电位器的第7端和第四电位器的第8端均接地；所述第五开关的第9端、第五开关的第10端、第五开关的第11端、第五开关的第12端、第五开关的第13端、第五开关的第14端、第五开关的第15端和第五开关的第16端均连接输入电压；所述第六开关的第9端、第六开关的第10端、第六开关的第11端、第六开关的第12端、第六开关的第13端、第六开关的第14端、第六开关的第15端和第六开关的第16端均连接输入电压。

7.根据权利要求1所述的一种电流检测模块，其特征在于，所述AD转换电路包括：第六芯片、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻、第二十八电阻、第二十九电阻、第三十电阻、第三十一电阻、第三十二电阻、第三十三电阻、第三十四电阻、第六电容、第七电容、第八电容、第九电容、第十电容、第十一电容、第十二电容和第十三电容；所述第六芯片的第1端通过第六电容接地；所述第六芯片的第2端接地；所述第六芯片的第3端通过第二十三电阻连接所述第六芯片的第23端；所述第六芯片的第3端通过第二十四电阻接地；所述第六芯片的第4端通过所述第二十五电阻连接所述第六芯片的第23端；所述第六芯片的第4端通过第二十六电阻接地；所述第六芯片的第5端通过第二十七电阻连接所述第六芯片的第23端；所述第六芯片的第5端通过第二十八电阻接地；所述第六芯片的第6端通过第二十九电阻连接所述第六芯片的第23端；所述第六芯片的第7端通过第二十九电阻连接所述第六芯片的第23端；所述第六芯片的第8端通过第三十电阻连接所述第六芯片的第23端；所述第六芯片的第8端通过第三十一电阻接地；所述第六芯片的第9端连接控制器；所述第六芯片的第10端连接控制器；所述第六芯片的第11端连接控制器；所述第六芯片的第11端通过第三十二电阻接地；所述第六芯片的第12端连接所述控制器；所述第六芯片的第13端连接所述控制器；所述第六芯片的第14端连接所述控制器；所述第六芯片的第16端、第六芯片的第17端、第六芯片的第18端、第六芯片的第19端、第六芯片的第20端、第六芯片的第21端、第六芯片的第22端、第六芯片的第26端、第六芯片的第35端、第六芯片的第40端、第六芯片的第41端、第六芯片的第43端、第六芯片的第46端、第六芯片的第47端、第六芯片的第50端、第六芯片的第52端、第六芯片的第54端、第六芯片的第56端、第六芯片的第58端、第六芯片的第60端、第六芯片的第62端和第六芯片的第64端均接地；所述第六芯片的第42端通过第七电容接地；所述第六芯片的第42端连接所述控制器；所述第六芯片的第24端连接所述控制器；所述第六芯片的第27端、第六芯片的第28端、第六芯片的第29端、第六芯片的第30端、第六芯片的第31端、第六芯片的第32端和第六芯片的第33端均连接所述控制器；所述第六芯片的第34端通过所述第三十三电阻接地；所述第六芯片的第34端通过第三十四电阻连接所述第六芯片的第23端；所述第六芯片的第36端通过第八电容接地；所述第六芯片的第37端通过第九电容接地；所述第六芯片的第38端通过第十电容接地；所述第六芯片的第39端通过第十一电容接地；所述第六芯片的第48端通过第十二电容接地；所述第六芯片的第44端通过第十三电容接地；所述第六芯片的第45端通过第十三电容接地；所述第六芯片的第49端、第六芯片的第51端、第六芯片的第53端、第六芯片的第55端、第六芯片的第57端、第六芯片的第59端、第六芯片的第61端和第六芯片的第63端均连接所述信号放大电路。

8.根据权利要求1所述的一种电流检测模块，其特征在于，所述信号放大电路包括：第七芯片和第十四电容；所述第七芯片的第1端接地；所述第七芯片的第2端接地；所述第七芯片的第3端连接输入电压；所述第七芯片的第3端通过第十四电容接地；所述第七芯片的第4端连接所述传感器电路；所述第七芯片的第5端连接所述传感器电路；所述第七芯片的第6端连接所述AD转换电路。

9.根据权利要求1所述的一种电流检测模块，其特征在于，所述供电电路包括：第八芯片、第十五电容、第十六电容、第十七电容、第三十五电阻和第三十六电阻；所述第八芯片的第1端通过所述第十五电容接地；所述第八芯片的第1端依次通过第十五电容和第十六电容连接输入电压；所述第八芯片的第2端通过第三十五电阻接地；所述第八芯片的第2端通过第三十六电阻连接输入电压；所述第八芯片的4端连接输入电压；所述第八芯片的第4端通过第十七电容接地；所述第八芯片的第5端接地；所述第八芯片的第5端通过第十六电容连接输入电压；所述第八芯片的第6端连接输入电压；所述第八芯片的第7端连接输入电压；所述第八芯片的第8端连接输入电压；所述第八芯片的第9端接地；所述第八芯片的第10端接地。

10.一种电容老化测试系统，其特征在于，包括：机箱、环境箱、用于对环境箱内加热的加热组件、用于对环境箱内加湿的加湿组件及如权利要求1-9中任一项所述的电流检测模块；所述加热组件和加湿组件均安装在所述环境箱内；所述电流检测模块安装在所述机箱内，所述加热组件和加湿组件均与所述电流检测模块电连接。

Images