CN1128410C - 管理数据从外部源输入系统的队列管理器和方法 - Google Patents

管理数据从外部源输入系统的队列管理器和方法 Download PDF

Info

Publication number
CN1128410C
CN1128410C CN00137006A CN00137006A CN1128410C CN 1128410 C CN1128410 C CN 1128410C CN 00137006 A CN00137006 A CN 00137006A CN 00137006 A CN00137006 A CN 00137006A CN 1128410 C CN1128410 C CN 1128410C
Authority
CN
China
Prior art keywords
fifo buffer
data
output
input fifo
output fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN00137006A
Other languages
English (en)
Other versions
CN1303053A (zh
Inventor
布赖恩·M·巴斯
吉恩·L·卡尔维纳克
迈科·C·海蒂斯
迈克尔·S·西格尔
迈克尔·R·特朗布利
法布里斯·J·韦普兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1303053A publication Critical patent/CN1303053A/zh
Application granted granted Critical
Publication of CN1128410C publication Critical patent/CN1128410C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)
  • Communication Control (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

提供一种用于FIFO缓冲器的带宽保存队列管理器。只要队列的总大小不超过缓冲器的有效存储，就不需要附加的数据存储器。然而，当超过FIFO缓冲器上缓冲器存储空间的某个预定量时，数据写入到附加数据存储器和从附加数据存储器中读取，最好是以能够保持数据存储设备最佳性能的最佳大小的包方式，包最好以按照地址的先进先出(FIFO)顺序排列的方式写入到数据存储设备中。数据最好以组方式写入DRAM和从DRAM中读取。

Description

管理数据从外部源输入系统的队列管理器和方法
技术领域
本发明通常涉及数据队列的管理，该数据队列接收自外部源并被输入到一个设备中做进一步处理。本发明尤其涉及一种与FIFO缓冲器一起用于控制所接收数据队列的改进DRAM。
背景技术
在许多应用中，在短时间段内接收数据的速率比特殊设备利用数据的速率高，因此迫使队列数据有序地输入到其将被使用的设备中。一种通用型队列是先进先出(FIFO)缓冲器，它将从某种外部源接收的数据临时存储起来，以接收设备能够适应的速度输入到接收设备中。遇到的问题之一是FIFO缓冲器可能会超过其容量来存储输入比输出更快的数据。因此，当这种输入数据比FIFO缓冲器的存储容量更大时，需要在时间周期内以具有最小开销的有序方法来管理数据。
发明内容
根据本发明，提供一种FIFO缓冲器的带宽保存队列管理器，最好在ASIC芯片上且最好包括独立的DRAM，该独立的DRAM包含可扩展到FIFO缓冲器数据存储空间以外从而提供所需的附加数据存储空间的FIFO队列。在ASIC芯片上使用FIFO缓冲器来存储和检索多重队列入口。只要队列的总大小不超过缓冲器中的有效存储，则不需要附加数据存储器。然而，当超过FIFO缓冲器中的缓冲器存储空间时，则在附加数据存储器中写入和读取数据，附加数据存储器最好是DRAM且最好是包的形式，包具有保持数据存储设备最佳性能的最佳大小，且按地址的先进先出(FIFO)顺序进行排列这样的方式将包写入数据存储器。DRAM可以是独立芯片，或者也可以形成在ASIC上。在两者中的任一种情况下，其存储器与FIFO缓冲器是分离的。
根据本发明的一个方面，提供了一种管理数据从外部源输入系统的队列管理器，包括：输入FIFO缓冲器，接收和存储来自所述外部源的数据项；输出FIFO缓冲器，接收、存储和输出数据项到所述系统；存储器设备，与所述输入FIFO缓冲器和所述输出FIFO缓冲器接口，及控制机构，将所述输入FIFO缓冲器连接到所述输出FIFO缓冲器直至所述输出FIFO缓冲器充至第一预定量且所述输入FIFO缓冲器充至第二预定量，此后将所述输入FIFO缓冲器连接到所述存储器设备直至所述存储器设备为空且所述输出FIFO缓冲器为空，然后再将所述输入FIFO缓冲器与所述输出FIFO缓冲器相连接。
根据本发明的另一个方面，提供了一种管理数据从外部源输入到系统的方法，包括以下步骤：提供输入FIFO缓冲器，用于接收和存储来自所述外部源的数据项的；提供输出FIFO缓冲器，用于接收、存储和输出数据项到所述系统；提供与所述输入FIFO缓冲器和所述输出FIFO缓冲器接口的存储器设备；将输入数据提供给所述输入FIFO缓冲器并从所述输出FIFO缓冲器输出数据，及控制数据流以便将所述输入FIFO缓冲器连接到所述输出FIFO缓冲器直至所述输出FIFO缓冲器充至第一预定量且所述输入FIFO缓冲器充至第二预定量，此后将所述输入FIFO缓冲器连接到所述存储器设备直至所述存储器设备为空且所述输出FIFO缓冲器为空，然后再将所述输入FIFO缓冲器与所述输出FIFO缓冲器相连接。
根据本发明的一个实施例，其中所述第一预定量为全充满，第二预定量为半充满。
附图说明
图1是本发明被管理的DRAM队列管理器结构的高级简图；
图2是输入FIFO缓冲器的稍微概略的详细视图，及
图3是输出FIFO缓冲器的稍微概略的详细视图。
具体实施方式
现在参考附图，先参考图1，所示为根据本发明的带宽保存DRAM队列管理器的结构和操作概貌。在ASIC芯片10上形成队列管理器。队列管理器从外部源接收的数据输入12，输入到数据按队列排列的输入FIFO(先进先出)缓冲器14。数据16从输入FIFO缓冲器14中输出到存储器接口18和多路转接器(Mux)20。存储器接口18连接到独立芯片DRAM芯片22(然而，DRAM可形成在ASIC10上)。多路转接器控制逻辑24控制多路转接器20选择性地把数据16从FIFO缓冲器14输出到DRAM芯片22或输出FIFO缓冲器32上。FIFO缓冲器32把数据34输出到将要被提供数据的设备(未示出)中。
通常，图1所示的队列管理器以下列方式操作：将写入队列的数据12输入到输入FIFO缓冲器14中。离开FIFO的数据16可以进入输出FIFO缓冲器32也可以进入外部存储器接口18，然后再根据输入FIFO缓冲器14和输出FIFO缓冲器32中是否有足够的空间给正在从外部源读取的数据来通过多路转接器20和多路转接器控制逻辑24控制进入DRAM芯片22。对多路转接器20的控制基于下列条件：即，输入FIFO缓冲器14和输出FIFO缓冲器32是否为满的或至少具有满容量的预定百分比。当有比最大允许值更多的数据将存储在输入FIFO缓冲器14和输出FIFO缓冲器32中时，多路转接器20选择将要写入到外部存储接口18中的数据，然后将数据存储在DRAM芯片22中。当读取输出FIFO缓冲器32时，在多路转接器控制逻辑24控制下通过存储接口将数据从DRAM芯片22中读入到输出FIFO缓冲器32中。因此，只要从外部源中读取的输入数据12的量不超过输入FIFO缓冲器14和输出FIFO缓冲器32的预选容量，则数据直接从输入FIFO缓冲器14传送到输出FIFO缓冲器32。
然而，当所输入的数据12的量超过输入FIFO缓冲器14和输出FIFO缓冲器32的容量或容量的预定百分比时，则输入FIFO缓冲器14通过存储接口18将数据写入到DRAM芯片22中。DRAM芯片22具有在相连地址以先进先出原理进行写入和读取的结构，从而不再需要如传统高速缓冲存储器中的地址变换。每次一个数据项地将数据从外部源写入输入FIFO缓冲器14和从输入FIFO缓冲器14写入输出FIFO缓冲器32。然而，数据最好是写入到存储接口18中并从那里进入DRAM芯片22，由输出FIFO32以成组多数据项形式从DRAM芯片22读取数据来利用DRAM芯片22的最佳传输率。此外，由于按先进先出原理对DRAM进行排列，因此可利用组性能且不需要将地址标记加到所写入的数据上。因此，例如，可以以三项的数据包的形式将数据写入DRAM芯片22中和从DRAM芯片22中读出，而不必由地址一个一个地读取每个数据项。DRAM最好是DDR(双倍数据率)DRAM。双倍数据率DRAM允许给定数量的ASIC包上I/O引脚的数据带宽是标准同步DRAM的两倍。这是通过在时钟信号的上升沿和下降沿上都装入和捕捉数据来实现的。RAMBUS是在一些应用中有利于增加每英寸带宽的另一种方案。
现在参考图2，所示为输入FIFO缓冲器14更为详细的描述。输入FIFO缓冲器14包括锁存器，锁存器在用于六个不同数据项的存储单元40a，40b，40c，40d，40e和40f上。从外部源每次一个数据项地读取数据项，并在控制选择器40a，40b和40c的控制下每次一个数据项地写入FIFO缓冲器14中。设有为比较器48提供输出的写指针44和读指针46。比较器48的输出进入多路转接器控制逻辑24。如上所述，以组形式写入数据，例如，响应多路转接器20的控制，三个数据项从FIFO缓冲器14进入到DRAM20或每次一个数据项地进入输出FIFO缓冲器32。图3所示为输出FIFO缓冲器32的详细视图。
图3所示为在存储单元50a，50b，50c，50d，50e和50f上的数据项锁存器及控制输入54a，54b，54c，54d，54e和54f到存储单元50a-50f的选择器52a，52b，52c，52d，52e和52f。所提供的来自数据项存储器50a-50f的数据输出56a，56b，56c，56d，56e和56f进入选择器58来提供数据输出34，每次一个数据项地输出数据。设有将信号输出到比较器66的写指针62和读指针64。比较器66将其差输出到多路转接器控制逻辑24。
DRAM20也具有写指针、读指针和比较器(均未示出)，DRAM比较器的输出也提供给多路转接器控制逻辑24。如上所述，以多数据项方式将数据从DRAM写入输出FIFO32中来利用DRAM的最佳数据传输率。存储器接口用于保持指针指向存储在DRAM芯片22中的队列的头尾部分。通过相连地址和头、尾指针，可排除对单地址的需要，DRAM芯片22以FIFO方式运行。
多路转接器控制逻辑24以下述方式控制多路转接器20：首先，每次一个数据项地把数据12输入到FIFO缓冲器14中的输入FIFO队列中；且假定输出FIFO缓冲器32为空，则在多路转接器20的作用下将数据从输入FIFO缓冲器14直接发送到输出FIFO缓冲器32中。当输出FIFO缓冲器32全充满且输入FIFO缓冲器14半充满时，控制逻辑24响应比较器48和66来切换多路转接器20，在写周期以多数据项将数据经过存储接口18送入DRAM芯片22，输出FIFO缓冲器32在读周期以多数据项经过存储接口18从DRAM芯片22读取数据。当DRAM中的比较器指出DRAM芯片22中不再存有数据项时，则将多路转接器20切换回到使数据从输入FIFO缓冲器14送入到输出FIFO缓冲器32。
如上所述，通过写指针记录下一组数据项写入到在什么地方以及读指针记录下一组数据项从什么地方读来实现上述存储接口的控制。比较器确定这两个指针是否相同，这表示缓冲器是满的还是空的。读指针和写指针按下列方式运行：当读指针和写指针在读周期上处于相同数据单元时，意味着存储单元为空，当读指针和写指针在写周期上处于相同数据单元时，意味着存储单元为满。
因此，读指针、写指针、比较器44，46和48以及读指针、写指针和比较器62，64和66的操作是用于指示输入FIFO缓冲器14中的数据存储器是满还是空以及输出FIFO缓冲器32中的数据存储器是满还是空，并据此控制多路转接器20的操作。DRAM中的读、写以及比较器以相同方式操作。(需要注意的是在某些应用中可使用数据项的链表，而不是使用读指针和写指针)
输入数据12和输出数据34的接口总线带宽可与存储器总线接口的带宽相同。然而，我们期望具有不同的总线带宽，特别是在使用DDRDRAM时。基于特殊应用所必须作出的比较评定是所提供的单片缓冲数量(硅面积)对数据传输效率(带宽)。在大多数情况下，带宽更为重要。由DRAM接口的带宽和可接受命令和数据的速率来确定最大带宽。尽管通常ASIC上的I/O数量是限制因素，但这些速率是DRAM的特性且带宽是可选的。当权衡这些问题后，就存在保持该最大带宽所需的特殊最小包大小。通常由特殊应用来指示输入数据12和输出数据34宽度，以使变量具有单片缓冲器大小，所述大小说是最小DRAM包大小除以数据项乘以4(每个输入和输出FIFO都需要能够存储具有数据价值的两个存储包)
归纳本发明设备的操作，数据从外部源读入输入FIFO缓冲器14，且只要输出FIFO缓冲器32不满，就从输入FIFO缓冲器14写入输出FIFO缓冲器32。当输出FIFO缓冲器32变满且输入FIFO缓冲器14半满时，多路转接器20转换并允许输入FIFO缓冲器14将数据写入DRAM芯片22中，允许输出FIFO缓冲器32从DRAM芯片22中读取数据。输出FIFO缓冲器32的输出作为输出34被输出。当输出FIFO缓冲器32和DRAM芯片22为空时，则多路转接器20允许输入FIFO缓冲器14直接写入输出FIFO缓冲器32。因此，当数据输入12比输入FIFO缓冲器14和输出FIFO缓冲器32所能处理的数据更大时，DRAM芯片22充当附加缓冲空间。

Claims (12)

1.一种管理数据从外部源输入系统的队列管理器，包括：
输入FIFO缓冲器，用于接收和存储来自所述外部源的数据项；
输出FIFO缓冲器，用于接收、存储和输出数据项到所述系统；
存储器设备，与所述输入FIFO缓冲器和所述输出FIFO缓冲器接口，及
控制机构，将所述输入FIFO缓冲器连接到所述输出FIFO缓冲器直至所述输出FIFO缓冲器充至第一预定量且所述输入FIFO缓冲器充至第二预定量，此后将所述输入FIFO缓冲器连接到所述存储器设备直至所述存储器设备为空且所述输出FIFO缓冲器为空，然后再将所述输入FIFO缓冲器与所述输出FIFO缓冲器相连接。
2.根据权利要求1的队列管理器，其中所述数据作为数据项存储在所述输入FIFO缓冲器和所述输出FIFO缓冲器中，且所述控制机构以多包数据项方式将数据写入到所述输出FIFO缓冲器和从所述输入FIFO缓冲器中读取数据。
3.根据权利要求2的队列管理器，其中所述存储器设备配置成以组方式读写数据。
4.根据权利要求1的队列管理器，其中所述存储器设备包括至少一个DRAM芯片。
5.根据权利要求1的队列管理器，其中所述第一预定量为全充满，第二预定量为半充满。
6.根据权利要求4的队列管理器，其中所述DRAM芯片为双密度DRAM芯片。
7.根据权利要求1的队列管理器，其中所述控制机构包括多路转接器。
8.一种管理数据从外部源输入到系统的方法，包括以下步骤：
提供输入FIFO缓冲器，用于接收和存储来自所述外部源的数据项；
提供输出FIFO缓冲器，用于接收、存储和输出数据项到所述系统；
提供与所述输入FIFO缓冲器和所述输出FIFO缓冲器接口的存储器设备；
将输入数据提供给所述输入FIFO缓冲器并从所述输出FIFO缓冲器输出数据，及
控制数据流以便将所述输入FIFO缓冲器连接到所述输出FIFO缓冲器直至所述输出FIFO缓冲器充至第一预定量且所述输入FIFO缓冲器充至第二预定量，此后将所述输入FIFO缓冲器连接到所述存储器设备直至所述存储器设备为空且所述输出FIFO缓冲器为空，然后再将所述输入FIFO缓冲器与所述输出FIFO缓冲器相连接。
9.根据权利要求8的方法，其中所述数据作为数据项被写入到所述输入FIFO缓冲器和所述输出FIFO缓冲器，以多包数据项方式将数据写入到所述输出FIFO缓冲器并从所述输入FIFO缓冲器中读取数据。
10.根据权利要求8的方法，其中数据以组方式写入到所述存储器设备并从所述存储器设备中读取。
11.根据权利要求8的方法，其中所述存储器设备包括至少一个DRAM芯片。
12.根据权利要求8的方法，其中所述第一预定量为全充满，所述第二预定量为半充满。
CN00137006A 2000-01-04 2000-12-27 管理数据从外部源输入系统的队列管理器和方法 Expired - Fee Related CN1128410C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/477,179 2000-01-04
US09/477,179 US6557053B1 (en) 2000-01-04 2000-01-04 Queue manager for a buffer

Publications (2)

Publication Number Publication Date
CN1303053A CN1303053A (zh) 2001-07-11
CN1128410C true CN1128410C (zh) 2003-11-19

Family

ID=23894844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00137006A Expired - Fee Related CN1128410C (zh) 2000-01-04 2000-12-27 管理数据从外部源输入系统的队列管理器和方法

Country Status (6)

Country Link
US (1) US6557053B1 (zh)
JP (1) JP3560056B2 (zh)
KR (1) KR100420422B1 (zh)
CN (1) CN1128410C (zh)
CA (1) CA2328268A1 (zh)
TW (1) TW563018B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552702B (zh) * 2008-12-31 2011-12-21 成都市华为赛门铁克科技有限公司 一种数据处理系统的检测系统和方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7406554B1 (en) * 2000-07-20 2008-07-29 Silicon Graphics, Inc. Queue circuit and method for memory arbitration employing same
US20040047209A1 (en) * 2000-11-22 2004-03-11 Chuen-Der Lien FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same
US7076610B2 (en) * 2000-11-22 2006-07-11 Integrated Device Technology, Inc. FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same
US6546461B1 (en) * 2000-11-22 2003-04-08 Integrated Device Technology, Inc. Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein
US6987775B1 (en) * 2001-08-15 2006-01-17 Internet Machines Corp. Variable size First In First Out (FIFO) memory with head and tail caching
US6967951B2 (en) 2002-01-11 2005-11-22 Internet Machines Corp. System for reordering sequenced based packets in a switching network
US6892285B1 (en) * 2002-04-30 2005-05-10 Cisco Technology, Inc. System and method for operating a packet buffer
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US7093047B2 (en) * 2003-07-03 2006-08-15 Integrated Device Technology, Inc. Integrated circuit memory devices having clock signal arbitration circuits therein and methods of performing clock signal arbitration
EP1505506A1 (en) * 2003-08-05 2005-02-09 Sap Ag A method of data caching
US7515584B2 (en) * 2003-09-19 2009-04-07 Infineon Technologies Ag Switching data packets in an ethernet switch
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
US7454552B2 (en) * 2003-11-18 2008-11-18 Topside Research, Llc Switch with transparent and non-transparent ports
US7539190B2 (en) * 2004-01-05 2009-05-26 Topside Research, Llc Multicasting in a shared address space
US7426602B2 (en) * 2004-01-08 2008-09-16 Topside Research, Llc Switch for bus optimization
US7042792B2 (en) * 2004-01-14 2006-05-09 Integrated Device Technology, Inc. Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays
US20050188125A1 (en) * 2004-02-20 2005-08-25 Lim Ricardo T. Method and apparatus for burst mode data transfers between a CPU and a FIFO
GB0404696D0 (en) * 2004-03-02 2004-04-07 Level 5 Networks Ltd Dual driver interface
US7484045B2 (en) * 2004-03-30 2009-01-27 Intel Corporation Store performance in strongly-ordered microprocessor architecture
US20060031565A1 (en) * 2004-07-16 2006-02-09 Sundar Iyer High speed packet-buffering system
US7246300B1 (en) 2004-08-06 2007-07-17 Integrated Device Technology Inc. Sequential flow-control and FIFO memory devices having error detection and correction capability with diagnostic bit generation
JP2006178618A (ja) * 2004-12-21 2006-07-06 Nec Corp フォールトトレラントコンピュータ及びデータ送信制御方法
CN100369019C (zh) * 2005-01-10 2008-02-13 英业达股份有限公司 电子资料封包队列处理管制方法及系统
CN100372406C (zh) * 2005-02-25 2008-02-27 华为技术有限公司 基站板间传输数据的方法及装置
ATE538435T1 (de) * 2005-06-09 2012-01-15 Nxp Bv Speichersteuerung und verfahren zum koppeln eines netzwerkes und eines speichers
FR2889328B1 (fr) * 2005-07-26 2007-09-28 Atmel Nantes Sa Sa Dispositif d'interfacage unidirectionnel de type fifo entre un bloc maitre et un bloc esclave, bloc maitre et bloc esclave correspondants
US20070216696A1 (en) * 2006-03-16 2007-09-20 Toshiba (Australia) Pty. Limited System and method for document rendering employing bit-band instructions
US7756134B2 (en) 2006-05-02 2010-07-13 Harris Corporation Systems and methods for close queuing to support quality of service
US7894509B2 (en) * 2006-05-18 2011-02-22 Harris Corporation Method and system for functional redundancy based quality of service
US8064464B2 (en) 2006-06-16 2011-11-22 Harris Corporation Method and system for inbound content-based QoS
US7856012B2 (en) 2006-06-16 2010-12-21 Harris Corporation System and methods for generic data transparent rules to support quality of service
US7990860B2 (en) 2006-06-16 2011-08-02 Harris Corporation Method and system for rule-based sequencing for QoS
US8516153B2 (en) 2006-06-16 2013-08-20 Harris Corporation Method and system for network-independent QoS
US7916626B2 (en) * 2006-06-19 2011-03-29 Harris Corporation Method and system for fault-tolerant quality of service
US8730981B2 (en) 2006-06-20 2014-05-20 Harris Corporation Method and system for compression based quality of service
US7769028B2 (en) 2006-06-21 2010-08-03 Harris Corporation Systems and methods for adaptive throughput management for event-driven message-based data
US8300653B2 (en) 2006-07-31 2012-10-30 Harris Corporation Systems and methods for assured communications with quality of service
JP2008165485A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 半導体装置及びバッファ制御回路
CN101232434B (zh) * 2007-01-22 2011-08-24 中兴通讯股份有限公司 一种利用双口ram进行异步数据传输的装置
US7594047B2 (en) * 2007-07-09 2009-09-22 Hewlett-Packard Development Company, L.P. Buffer circuit
JPWO2010122613A1 (ja) * 2009-04-24 2012-10-22 パナソニック株式会社 Ｆｉｆｏバッファ装置
CN102609235B (zh) * 2011-01-25 2014-08-20 中兴通讯股份有限公司 双端口ram读取数据后更新数据的方法及系统
US8650538B2 (en) 2012-05-01 2014-02-11 Concurix Corporation Meta garbage collection for functional code
US9417935B2 (en) 2012-05-01 2016-08-16 Microsoft Technology Licensing, Llc Many-core process scheduling to maximize cache usage
US8793669B2 (en) 2012-07-17 2014-07-29 Concurix Corporation Pattern extraction from executable code in message passing environments
US9575813B2 (en) 2012-07-17 2017-02-21 Microsoft Technology Licensing, Llc Pattern matching process scheduler with upstream optimization
KR20140078912A (ko) * 2012-12-18 2014-06-26 삼성전자주식회사 메모리 시스템 및 이를 포함하는 시스템 온 칩
US11099746B2 (en) * 2015-04-29 2021-08-24 Marvell Israel (M.I.S.L) Ltd. Multi-bank memory with one read port and one or more write ports per cycle
US11023275B2 (en) * 2017-02-09 2021-06-01 Intel Corporation Technologies for queue management by a host fabric interface
CN110058816B (zh) * 2019-04-10 2020-09-18 中国人民解放军陆军工程大学 一种基于ddr的高速多用户队列管理器及方法
CN110688238B (zh) * 2019-09-09 2021-05-07 无锡江南计算技术研究所 一种分离存储的队列实现方法及装置
CN114546263B (zh) * 2022-01-23 2023-08-18 苏州浪潮智能科技有限公司 一种数据存储方法、系统、设备以及介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US5043981A (en) 1990-05-29 1991-08-27 Advanced Micro Devices, Inc. Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO
US5524265A (en) 1994-03-08 1996-06-04 Texas Instruments Incorporated Architecture of transfer processor
US5590304A (en) * 1994-06-13 1996-12-31 Covex Computer Corporation Circuits, systems and methods for preventing queue overflow in data processing systems
US5553061A (en) * 1994-06-27 1996-09-03 Loral Fairchild Corporation Packet processor having service priority and loss priority features
US5638503A (en) 1994-07-07 1997-06-10 Adobe Systems, Inc. Method and apparatus for generating bitmaps from outlines containing bezier curves
JP3810449B2 (ja) * 1994-07-20 2006-08-16 富士通株式会社 キュー装置
JPH08202566A (ja) * 1995-01-24 1996-08-09 Nissin Electric Co Ltd プロセス間通信システム
US5519701A (en) 1995-03-29 1996-05-21 International Business Machines Corporation Architecture for high performance management of multiple circular FIFO storage means
US5604742A (en) 1995-05-31 1997-02-18 International Business Machines Corporation Communications system and method for efficient management of bandwidth in a FDDI station
US5673416A (en) * 1995-06-07 1997-09-30 Seiko Epson Corporation Memory request and control unit including a mechanism for issuing and removing requests for memory access
US5781182A (en) 1996-11-19 1998-07-14 Winbond Electronics Corp. Line buffer apparatus with an extendible command
KR100245276B1 (ko) * 1997-03-15 2000-02-15 윤종용 버스트 모드 성능을 갖는 랜덤 억세스 메모리 장치 및 그의 동작 방법
US6058439A (en) * 1997-03-31 2000-05-02 Arm Limited Asynchronous first-in-first-out buffer circuit burst mode control
US6044419A (en) * 1997-09-30 2000-03-28 Intel Corporation Memory handling system that backfills dual-port buffer from overflow buffer when dual-port buffer is no longer full
KR100256967B1 (ko) * 1997-12-31 2000-05-15 윤종용 디피램 통신에서 디피램이 풀일 경우의 메시지 버퍼링 방법
US6295563B1 (en) * 1998-01-30 2001-09-25 Unisys Corporation Control system for recreating of data output clock frequency which matches data input clock frequency during data transferring
US6314478B1 (en) * 1998-12-29 2001-11-06 Nec America, Inc. System for accessing a space appended to a circular queue after traversing an end of the queue and upon completion copying data back to the queue

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552702B (zh) * 2008-12-31 2011-12-21 成都市华为赛门铁克科技有限公司 一种数据处理系统的检测系统和方法

Also Published As

Publication number Publication date
TW563018B (en) 2003-11-21
JP2001222505A (ja) 2001-08-17
CA2328268A1 (en) 2001-07-04
KR100420422B1 (ko) 2004-03-04
KR20010070306A (ko) 2001-07-25
JP3560056B2 (ja) 2004-09-02
CN1303053A (zh) 2001-07-11
US6557053B1 (en) 2003-04-29

Similar Documents

Publication Publication Date Title
CN1128410C (zh) 管理数据从外部源输入系统的队列管理器和方法
US6594714B1 (en) Reconfigurable FIFO interface to support multiple channels in bundled agent configurations
US7760726B2 (en) Compact packet switching node storage architecture employing double data rate synchronous dynamic RAM
EP2898641B1 (en) Ultra low latency network buffer storage
US9602436B2 (en) Switching device
US7126959B2 (en) High-speed packet memory
US20030174708A1 (en) High-speed memory having a modular structure
US20080080548A1 (en) Method and System for Managing Time Division Multiplexing (TDM) Timeslots in a Network Switch
EP0852450A3 (en) An ATM reassembly controller and method
US9769092B2 (en) Packet buffer comprising a data section and a data description section
US20070297330A1 (en) Scalable Link-Level Flow-Control For A Switching Device
WO1999005604A1 (en) Multi-port internally cached drams
EP2526478B1 (en) A packet buffer comprising a data section an a data description section
JP3269273B2 (ja) セル交換装置及びセル交換システム
US20060039284A1 (en) Method and apparatus for processing a complete burst of data
US5721833A (en) Push-out of low priority signals from switch buffers
CN113821457B (zh) 一种高性能读写链表缓存的装置及方法
US8345701B1 (en) Memory system for controlling distribution of packet data across a switch
US20040215869A1 (en) Method and system for scaling memory bandwidth in a data network
CN1474512A (zh) 一种数据传输过程中提高带宽利用率的方法
EP0353942A2 (en) A ripple-through FIFO memory
CN100517272C (zh) 可提升暂存管理效益的控制器及其暂存管理方法
Mutter A novel hybrid sram/dram memory architecture for fast packet buffers
CN103988167A (zh) 排队装置
CN103902249A (zh) 集约式数据帧队列控制器及控制方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031119

Termination date: 20101227