CN112840440A - 具有掺杂区的氮化镓晶体管 - Google Patents

具有掺杂区的氮化镓晶体管 Download PDF

Info

Publication number
CN112840440A
CN112840440A CN201980067279.6A CN201980067279A CN112840440A CN 112840440 A CN112840440 A CN 112840440A CN 201980067279 A CN201980067279 A CN 201980067279A CN 112840440 A CN112840440 A CN 112840440A
Authority
CN
China
Prior art keywords
gan
layer
contact structure
doped region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980067279.6A
Other languages
English (en)
Other versions
CN112840440B (zh
Inventor
李东习
J·乔
郝平海
S·彭德哈卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112840440A publication Critical patent/CN112840440A/zh
Application granted granted Critical
Publication of CN112840440B publication Critical patent/CN112840440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

在一些实例中，一种晶体管(100(b))包括：氮化镓(GaN)层(102)；GaN基合金层(106)，其具有顶部侧(103)并安置在所述GaN层上，其中源极(121)、漏极(127)及栅极(125)接触结构由所述GaN层支撑；及第一掺杂区(108)，其定位在漏极接入区(130)中且从所述顶部侧延伸到所述GaN层(102)中。

Description

具有掺杂区的氮化镓晶体管
背景技术
氮化镓(GaN)基半导体装置提供的特性优于硅基装置。GaN基半导体装置具有较快切换速度及优良的反向恢复性能，其对于低损耗及高效率性能来说是关键的。
发明内容
根据一些实例，一种晶体管包括氮化镓(GaN)层；GaN基合金层，其具有顶部侧并安置在所述GaN层上，其中源极、漏极及栅极接触结构由所述GaN层支撑；且第一掺杂区定位在漏极接入区中并从所述顶部侧延伸到所述栅极GaN层中。
根据一些实例，一种晶体管包括氮化镓(GaN)层；由所述氮化镓层支撑的GaN基合金层，所述GaN基合金层具有顶部侧；漏极接触结构、栅极接触结构及源极接触结构，其中所述漏极、栅极及源极接触结构由所述镓基合金层支撑；且高掺杂区定位在漏极接入区中，其中所述高掺杂区经配置以防止耗尽区延伸到所述漏极接触区。
根据一些实例，一种用于制造晶体管的方法包括获得包含氮化镓(GaN)层、安置在所述GaN层上且具有顶部侧的GaN基合金层的衬底；植入掺杂剂以形成从所述顶部侧延伸到所述漏极接入区中的所述GaN层中的第一掺杂区；及沉积由所述GaN层支撑的源极、漏极及栅极接触结构。
附图说明
对于各种实例的详细描述，现在将参考附图，其中：
图1(a)描绘在一些实例中的说明性GaN基高电子迁移率晶体管(HEMT)的横截面。
图1(b)描绘在一些实例中的另一说明性GaN基HEMT的横截面。
图1(c)描绘在一些实例中的另一说明性GaN基HEMT的横截面。
图1(d)描绘在一些实例中的另一说明性GaN基HEMT的横截面。
图1(e)描绘在一些实例中的另一说明性GaN基HEMT的横截面。
图2(a)到2(f)是描绘在一些实例中制造增强模式HEMT(e-HEMT)中所涉及的步骤的说明性流程图。
图3(a)到3(d)是描绘在一些实例中制造耗尽模式HEMT中所涉及的步骤的说明性流程图。
图4描述在一些实例中制造e-HEMT的说明性方法。
图5描述在一些实例中制造d-HEMT的说明性方法。
具体实施方式
高电子迁移率晶体管(HEMT)可包含高迁移电子层，其通过形成异质结构而诱发，所述异质结构包含在具有较窄带隙的另一III族氮化物材料(例如，GaN)上方生长的具有较宽带隙的III族氮化物基合金(例如，氮化铝镓(AlGaN))。在此异质结构的大导带偏移量、自发极化及压电极化在其界面处诱发高迁移2维电子气(2DEG)。为了说明，本文的一些描述集中于AlGaN/GaN异质结构。然而，此描述并不限于AlGaN/GaN基异质结构，并且可应用于可在其界面处诱发2DEG的其它异质结构。现有半导体制造技术可用于在衬底(例如，半导体晶片)上使用AlGaN/GaN基异质结构来制造HEMT。
HEMT经制造使得在HEMT的源极与漏极接触结构之间形成2DEG。栅极接触结构通常定位在源极与漏极接触结构之间。HEMT可分类为增强模式HEMT(或e-HEMT)或耗尽模式HEMT(或d-HEMT)。e-HEMT经设计使得耗尽层在栅极接触结构下形成在AlGaN/GaN界面处，这意味着栅极接触结构下的电子被耗尽，从而使e-HEMT为正常关断装置。通过向栅极接触结构施加正阈值电压，可导通e-HEMT。另一方面，d-HEMT经设计使得2DEG始终存在于源极与漏极接触结构之间的AlGaN/GaN界面处，这意味着d-HEMT为正常导通装置。通过向栅极接触结构施加负阈值电压来关断d-HEMT。
在高压(例如，超过500V的操作电压)应用中，增强及耗尽模式HEMT两者都受到背栅效应(back gating effect)的影响，其中由于2DEG与衬底之间的相对负偏压，在漏极接触结构下/周围的区中形成耗尽区。因此，在关断状态下，e-HEMT及d-HEMT两者都受到背栅效应的影响，这可导致耗尽区延伸到漏极接触结构，这接着可导致HEMT的失效。增强及耗尽模式HEMT容易失效，然而，这个问题在p-GaN基增强模式HEMT中是显著的。这是因为e-HEMT的设计允许在其2DEG中的相对较低电子密度；尤其是在使用p型GaN基栅极结构设计的e-HEMT的情况下。因此，耗尽区形成并最终在低于操作电压的电压下延伸到漏极接触结构。
可增加2DEG的电子密度以防止耗尽区延伸到漏极接触区。然而，增加2DEG电子密度带来额外挑战。在e-HEMT中，增加2DEG电子密度可能导致部分导通(在零栅极电压下)HEMT。另一方面，在d-HEMT中增加2DEG电子密度增加d-HEMT的总电场，并且需要向栅极接触结构施加更负的阈值电压来关断HEMT。其它替代技术包含在漏极接触结构周围的耗尽区中注入孔，以减少耗尽区的延伸。此类技术需要重新生长GaN，这增加了工艺复杂度及成本。因此，需要解决上文提及的问题的解决方案。
因此，本文所描述的实例中的至少一些涉及具有经修改设计组合件的HEMT。实例中的至少一些涉及GaN基HEMT。经修改设计经装备以防止耗尽区朝向漏极接触结构延伸。在至少一些实例中，经修改设计包含定位在HEMT中的高掺杂植入区。高掺杂植入区选择性地增加漏极接触结构下方及/或下面的电子密度，并防止耗尽区朝向漏极接触结构延伸。在源极接触区下方存在高掺杂植入区改进了Gan基HEMT的导通电阻。因此，在一些实例中，经修改设计组合件包含两个高掺杂植入区：一者存在于源极接触结构下面，且另一者定位于漏极接触结构下面。
现在参考图1(a)，展示具有经修改设计组合件的说明性GaN基HEMT 100(a)(以下称为HEMT 100(a))的横截面。图1(a)中描绘的HEMT 100(a)是增强模式HEMT。HEMT 100(a)制造在衬底102上，衬底102可包含基于硅、碳化硅、蓝宝石、氮化镓基衬底或其它合适衬底材料。在采用硅基衬底的实例中，衬底102具有沉积在其上的晶种层104。在一些实例中，晶种层104具有0.1到0.5微米的厚度。在此类实例中，晶种层104对于异质结构101的后续生长是必需的。说明性HEMT 100(a)的晶种层104包含氮化铝(AlN)。在其它实例中，可将可促进异质结构101的生长的其它合适材料用作晶种层104。在采用镓基衬底的实例中，生长异质结构101可能不需要晶种层104。
异质结构101包含GaN层106及AlGaN层110。在一些实例中，在晶种层104与GaN层106之间生长缓冲层(图1(a)中未明确描绘)。在其它实例中，GaN层106生长在晶种层104上。在一些实例中，GaN层106可掺杂有碳或某种其它合适掺杂剂。在GaN层106上方生长GaN基合金的层，例如AlGaN 110。AlGaN层110可衍生自一般形式的GaN基合金，其包括：Al(X)ln(Y)Ga(1-X-Y)N，其中X及Y分别是铝及铟的浓度。在一些实例中，AlGaN层110可具有均匀组成。举例来说，Al(0.3)Ga(0.7)N的组成均匀地形成AlGaN层110。在其它实例中，AlGaN层110可具有铝、镓及铟的分级组成。举例来说，不同组成，例如Al(0.2)Ga(0.8)N；Al(0.1)Ga(0.9)N可形成AlGaN层110。在其它实例中，GaN基合金的另一品种/组成可生长在GaN层106上。
AlGaN层110具有顶部侧103，其有时被称为顶部表面103。在一些实例中，AlGaN层110的厚度可在数纳米(例如，5nm)到几百纳米(例如，300nm)的范围中。在一些实例中，GaN层106的厚度可在数纳米(例如，5nm)到数微米(例如，50um)的范围中。图1(a)还描绘在GaN层106及AlGaN层110的界面处形成的2DEG 105。如上所述，2DEG 105由GaN层106及AlGaN层110的大导带偏移来实现。尽管本文的描述假设包含包括在其界面处形成2DEG 105的AlGaN层110/GaN层106的异质结构的HEMT，但此描述也适用于包含包括由III族氮化物组成的第一层及由不同的III族氮化物(或III-V族氮化物的组合)组成的第二层的异质结构的HEMT，其中此异质结构经配置以在第一及第二层的界面处诱发2DEG。在以上描述中，III族及V族是众所周知的元素周期表中的元素族。
HEMT 100(a)进一步包含源极接触结构121、栅极接触结构125及漏极接触结构127。源极接触结构121、栅极接触结构125及漏极接触结构127由AlGaN层110支撑。术语“支撑”及“由…支撑”包含间接支撑及直接支撑。因此，如果漏极接触结构127由AlGaN层110支撑，那么所述支撑可通过直接支撑或通过经由其它层的间接支撑。因此，接触结构121、125、127也被认为由GaN层106支撑。源极接触结构121与AlGaN层110形成欧姆接触。欧姆接触是在源极接触结构121与AlGaN层110之间提供电流传导的低电阻结。HEMT 100(a)在以增强模式运作时包含定位在顶部侧103上的p掺杂GaN层123(以下称为pGaN层123)。栅极接触结构125定位在pGaN层123上。pGaN层123使得HEMT 100(a)能够在增强模式下运作，因为pGaN层123的存在耗尽存在于pGaN层123下方的2DEG 105中的电子。归因于此现象，HEMT 100(a)被认为是正常关断的，且因此需要在栅极接触结构125处施加的一个正阈值电压来将其导通。在一个实例中，栅极接触结构125与pGaN层123形成欧姆接触。在其它实例中，可在两者之间形成肖特基接触。
图1(a)进一步描绘漏极接入区130。在一些实例中，漏极接入区130是在AlGaN层110/GaN层106界面处的栅极接触结构125与漏极接触结构127之间的区。HEMT 100(a)包含从顶部侧103延伸到GaN层106的高掺杂区108(其有时可被称为掺杂区108)。在图1(a)中所展示的实例中，高掺杂区108经定位使得漏极接触结构127与高掺杂区108形成欧姆接触。图1(a)展示部分延伸到漏极接入区130中的高掺杂区108。在其它实例中，高掺杂区108可不延伸到漏极接入区130中。在此类实例中，漏极接入区130存在于栅极接触结构125及漏极接触结构127的边缘(未明确标记)之间。如上所述，高掺杂区108经配置以通过局部增加电子密度来防止耗尽区(未明确展示)朝向漏极接触结构127延伸。换句话说，高掺杂区108增加漏极接触结构127下方的2DEG(未明确展示)的沟道密度，以防止耗尽区朝向漏极接触结构127延伸。这防止耗尽区接触漏极接触结构127，且因此抑制HEMT 100(a)的失效。高掺杂区108可包含硅、锗或其它合适掺杂剂。掺杂浓度可为高于1e17cm-3。耗尽区可定义为其中沟道(例如，2DEG)电子被耗尽的区。
现在参照图1(b)，展示具有经修改设计组合件的另一说明性GaN基HEMT 100(b)(以下称为HEMT 100(b))的横截面。HEMT 100(b)也在增强模式中运作。HEMT 100(b)具有与HEMT 100(a)类似的结构，高掺杂区108的位置除外。在图1(b)中所展示的实例中，高掺杂区108定位在漏极接入区130中。在此实例中，漏极接触结构127与AlGaN层110形成欧姆接触。图1(b)的高掺杂区108经配置以通过增加漏极接入区130中的2DEG 105的电子密度来防止耗尽区(未明确展示)朝向漏极接触结构127延伸。这抑制耗尽区朝向漏极接触结构127延伸，并且防止耗尽区接触漏极接触结构127，因此防止HEMT 100(b)的失效。
现在参考图1(c)，展示具有经修改设计组合件的又一说明性GaN基HEMT 100(c)(以下称为HEMT 100(c))的横截面。HEMT 100(c)也在增强模式中运作。HEMT 100(c)具有与HEMT 100(a)类似的结构，除在源极接触结构121下面形成的额外高掺杂区129的存在之外。在此实例中，源极接触结构121与AlGaN层110形成欧姆接触。在此实例中，高掺杂区108经配置以通过增加漏极接入区130中2DEG 105的电子密度来防止耗尽区(未明确显示)朝向漏极接触结构127的延伸。高掺杂区129经配置以降低HEMT 100(c)的导通电阻。
现在参考图1(d)，展示具有经修改设计组合件的另一说明性GaN基HEMT 100(d)(以下称为HEMT 100(d))的横截面。HEMT 100(d)在增强模式中运作。HEMT 100(d)具有与HEMT 100(b)类似的结构，除存在额外高掺杂区129之外。在此实例中，源极接触结构121与高掺杂区129形成欧姆接触。在此实例中，高掺杂区108经配置以通过增加漏极接入区130中的2DEG 105的电子密度来防止耗尽区(未明确展示)朝向漏极接触结构127延伸，并且高掺杂区129经配置以降低HEMT 100(d)的导通电阻。
现在参考图1(e)，展示具有经修改设计组合件的又一说明性GaN基HEMT 100(e)(以下称为HEMT 100(e))的横截面。HEMT 100(e)在耗尽模式中运作—这意味着HEMT 100(e)是正常导通的，并且需要向栅极接触结构125施加负阈值电压。图1(e)的2DEG 105分别在源极及漏极接触结构121、127之间形成完整沟道。HEMT 100(e)中不存在pGaN层123(参见图1(a))使得HEMT 100(e)能够在耗尽模式中运作。
图100(e)包含从顶部侧103延伸到GaN层106中的高掺杂区108。在图1(a)中所展示的实例中，高掺杂区108定位在HEMT 100(e)中，使得漏极接触结构127与高掺杂区108形成欧姆接触。如在图1(a)中所展示，高掺杂区108部分延伸到漏极接入区130中。在其它实例中，高掺杂区108可不延伸到漏极接入区130中，并且定位在漏极接触结构127下方。如上所述，高掺杂区108经配置以通过局部增加电子密度来防止耗尽区(未明确展示)朝向漏极接触结构127延伸。换句话说，高掺杂区108增加漏极接触结构127下方的沟道密度，以便于防止耗尽区向漏极接触结构127延伸。这防止HEMT 100(e)的失效。类似于图1(b)中描绘的说明性HEMT 100(b)，HEMT 100(e)的高掺杂区108的位置可更改。举例来说，HEMT 100(e)的高掺杂区108可定位在漏极接入区130中(类似于图1(b)的高掺杂区108)。在此类实例中，漏极接触结构127与AlGaN层110形成欧姆接触。
类似于上文描述的增强模式HEMT的其它说明性实例，HEMT 100(e)可经更改以采取不同形式。在一些实例中，HEMT 100(e)可包含形成在源极接触结构121下面的额外高掺杂区，例如图1(c)中所展示的高掺杂区129。
图4描绘用于制造包含一或多个高掺杂区的e-HEMT的说明性方法400。图2(a)到2(f)是描绘制造包含一或多个高掺杂区的增强模式HEMT中所涉及的步骤中的至少一些的说明性流程图。现在结合图2(a)到图2(f)描述方法400。方法400以获得包含异质结构101的衬底102(步骤410；图2(a))开始。异质结构101由衬底102支撑。异质结构101使用化学气相沉积或使用其它合适的沉积工艺生长在晶种层104上。为了说明，假设衬底102包含硅。在一些实例中，异质结构101包含GaN层106及AlGaN层110，其中具有顶部侧103的AlGaN层110生长在GaN层106上。换句话说，异质结构101具有顶部侧103。图2(a)进一步描绘在AlGaN 110/GaN 106界面处形成的2DEG 105。当使用分子束外延在GaN层106上沉积氮化铝(AlN)时形成AlGaN层110。在一些实例中，其它类型的沉积方法(例如金属有机物化学气相沉积)可用于在GaN层106上沉积AlN。归因于极化不连续性，AlGaN层110及GaN层106在AlGaN层110/GaN层106界面处形成2DEG 105。
方法400进行到步骤420(图2(b))，其包含在顶部侧103上沉积p型GaN层133(以下称为pGaN层133)。为了说明，假设pGaN层133掺杂有镁。在其它实例中，可使用其它合适掺杂剂。pGaN层133可通过首先使用分子束外延(或其它合适工艺)生长GaN层，且接着添加p型掺杂剂(例如镁)来制造。pGaN层123使HEMT(正在制造)能够在增强模式中运作。由于pGaN层133的存在，2DEG 105从AlGaN层110/GaN层106界面耗尽。方法400接着进行到步骤430，其包含选择性地蚀刻pGaN层133以形成pGaN层123(图2(c))。可观察到2DEG 105从pGaN层123下方的AlGaN层110/GaN层106界面耗尽。
在形成pGaN层123之后，方法400接着进行到使用掩模层134选择性地遮蔽顶部表面103(图2(d))。掩模层134可为通过合适涂覆工艺覆盖在顶部表面103上的干膜或光致抗蚀剂膜，所述涂覆工艺之后可为固化、除垢及类似者，再之后可为光刻技术及/或蚀刻工艺，例如干蚀刻及/或湿蚀刻工艺，以形成经蚀刻区132。通过选择性地蚀刻掩模层134，经蚀刻区132暴露顶部表面103的一部分。因此，可认为掩模层134选择性地遮蔽顶部表面103。在选择性遮蔽顶部表面103之后，方法400进行到步骤450，其包含在经蚀刻区132中植入掺杂剂(图2(e))。掺杂剂经植入以便于以形成高掺杂区108，其增加其中植入掺杂剂的2DEG 105的电子密度。换句话说，高掺杂区108增加其中植入掺杂剂的2DEG 105的沟道密度。在此实例中，掺杂剂被植入到漏极接触结构127(其将在随后形成)下面。在一些实例中，高掺杂区108使用例如硅、锗作为掺杂剂形成，所述掺杂剂是使用离子植入技术植入的。在其它实例中，可采用其它合适植入技术。在图2(e)中描绘一个高掺杂区。然而，如上文在图1(c)及1(d)中所述，可形成多个高掺杂区。在此类实例中，步骤440可包含选择性地遮蔽顶部表面103，使得顶部表面103的多个区被暴露。在此实例中，在步骤450中，可形成多个高掺杂区(如在图1(c)及1(d)中所描绘)。在步骤450之后，方法400进行到步骤460，其包含使用例如金属沉积工艺(溅射、蒸发等)来沉积漏极接触结构127、栅极接触结构125及源极接触结构121(图2(f))。
现在参考图5，展示制造包含一或多个高掺杂区的d-HEMT的说明性方法500。图3(a)到3(d)是描绘制造包含一或多个高掺杂区的耗尽模式HETM中所涉及的步骤中的至少一些的说明性流程图。现在结合图3(a)到3(d)描述方法500。方法500类似于方法400，除在顶部表面103上制造pGaN层133、123(图2(b)、2(c))(步骤420、430)外。方法500以获得具有定位在其上的异质结构101的衬底102(步骤510；图3(a))开始。上文针对图2(a)提供的异质结构101的描述也适用于图3(a)的异质结构101。
方法500接着进行到步骤520，其包含使用掩模层132选择性地遮蔽顶部表面103(图3(b))。掩模层132可为通过合适涂覆工艺覆盖在顶部表面103上的干膜或光致抗蚀剂膜，所述涂覆工艺之后可为固化、除垢及类似者，再之后可为光刻技术及/或蚀刻工艺，例如干蚀刻及/或湿蚀刻工艺，以形成经蚀刻区131。通过选择性地蚀刻掩模层132，经蚀刻区131暴露顶部表面103的一部分。因此，换句话说，可注意到掩模层132选择性地遮蔽顶部表面103。在选择性遮蔽顶部表面103之后，方法500进行到步骤530，其包含在经蚀刻区131中植入掺杂剂(图3(b))。掺杂剂经植入以便于形成高掺杂区108，其增加漏极接触结构127(其将在随后形成)下面的2DEG 105中的电子密度。在一些实例中，高掺杂区108是使用例如硅、锗掺杂剂来形成，所述掺杂剂是使用离子植入技术植入的。在其它实例中，可采用其它合适植入技术。在植入之后，从顶部表面103移除掩模层132(图3(c))。图3(c)描绘一个高掺杂区。然而，如上文在耗尽模式HEMT的描述中所述，可在HEMT中形成多个高掺杂区。在此类实例中，步骤520可包含选择性地遮蔽顶部表面103，使得顶部表面103的多个部分暴露，这随后导致形成多个高掺杂区。在步骤530之后，方法500接着进行到步骤540，其包含使用例如金属沉积工艺(溅射、蒸发等)来沉积漏极接触结构127、栅极接触结构125及源极接触结构121(图3(d))。
在前述描述及权利要求书中，术语“包含”及“包括”是开放式的，并且意指“包含，但不限于…”。此外，术语“耦合”意指间接或直接连接。因此，如果第一装置耦合到第二装置，那么所述连接可通过直接连接或通过经由其它装置及连接的间接连接。类似地，在第一组件或位置与第二组件或位置之间耦合的装置可通过直接连接或通过经由其它装置及连接的间接连接。“经配置以”执行任务或功能的元件或特征可在制造商制造时配置(例如，编程或结构设计)以执行所述功能及/或可在制造后由用户可配置(或可重新配置)以执行所述功能及/或其它额外或替代功能。配置可通过装置的固件及/或软件编程，通过装置的硬件组件及互连的构造及/或布局，或其组合。另外，前述描述中短语“接地”或类似者的使用希望包含底盘接地、地表接地、浮动接地、虚拟接地、数字接地、公共接地及/或适用于或适合于此描述的教示的任何其它形式的接地连接。除非另有说明，在值之前的“约”、“大约”或“大体上”意指所陈述值的+/-10％。
以上描述意在说明描述的原理及各种实施例。一旦上文描述被完全了解，众多变化及修改对于所属领域的技术人员将变得显而易见。希望将所附权利要求书解释为涵盖所有此类变化及修改。

Claims (20)

1.一种晶体管，其包括：
氮化镓GaN层；
GaN基合金层，其具有顶部侧并安置在所述GaN层上，其中源极、漏极及栅极接触结构由所述GaN层支撑；及
第一掺杂区，其定位在漏极接入区中并从所述顶部侧延伸到所述GaN层中。
2.根据权利要求1所述的晶体管，其中所述第一掺杂区接触所述漏极接触结构。
3.根据权利要求1所述的晶体管，其进一步包括从所述顶部侧延伸到所述GaN层中的第二掺杂区。
4.根据权利要求3所述的晶体管，其中所述第二掺杂区接触所述源极接触结构。
5.根据权利要求1所述的晶体管，其进一步包括定位在所述顶部侧上的p掺杂GaN层，其中所述栅极接触结构定位在所述p掺杂GaN层上。
6.根据权利要求1所述的晶体管，其中所述GaN基合金层包含Al(X)IN(Y)Ga(1-X-Y)N，其中X及Y分别是铝及铟的浓度。
7.根据权利要求1所述的晶体管，其中所述第一掺杂区包含硅。
8.一种晶体管，其包括：
氮化镓GaN层；
GaN基合金层，其由所述氮化镓层支撑，所述GaN基合金层具有顶部侧；
漏极接触结构、栅极接触结构及源极接触结构，其中所述漏极、栅极及源极接触结构由所述镓基合金层支撑；及
高掺杂区，其定位在漏极接入区中，其中所述高掺杂区经配置以防止耗尽区延伸到所述漏极接触区。
9.根据权利要求8所述的晶体管，其中所述GaN基合金层包括Al(X)IN(Y)Ga(1-X-Y)N，其中X及Y分别为铝及铟的浓度。
10.根据权利要求8所述的晶体管，其中所述漏极接触结构接触所述GaN基合金层。
11.根据权利要求8所述的晶体管，其中所述高掺杂区从所述顶部侧延伸到所述GaN基合金层中。
12.根据权利要求8所述的晶体管，其中所述高掺杂区是n掺杂的。
13.一种用于制造晶体管的方法，其包括：
获得包含氮化镓GaN层、安置在所述GaN层上且具有顶部侧的GaN基合金层的衬底；
植入掺杂剂以形成从所述顶部侧延伸到所述漏极接入区中的所述GaN层中的第一掺杂区；及
沉积由所述GaN层支撑的源极、漏极及栅极接触结构。
14.根据权利要求13所述的方法，其进一步包括在所述顶部侧上沉积p型GaN层pGaN，其中所述栅极接触结构由所述pGaN层支撑。
15.根据权利要求14所述的方法，其进一步包括植入所述掺杂剂以形成从所述顶部侧延伸到所述GaN层的第二掺杂区。
16.根据权利要求15所述的方法，其中所述掺杂剂包含硅。
17.根据权利要求13所述的方法，其中所述漏极接触结构至少部分接触所述第一掺杂区。
18.根据权利要求13所述的方法，其进一步包括植入所述掺杂剂以形成从所述顶部侧延伸到所述GaN层中的第二掺杂区。
19.根据权利要求18所述的方法，其中所述掺杂剂包含硅。
20.根据权利要求13所述的方法，其中所述GaN基合金层包括Al(X)IN(Y)Ga(1-X-Y)N，其中X及Y分别为铝及铟的浓度。
CN201980067279.6A 2018-11-19 2019-11-19 具有掺杂区的氮化镓晶体管 Active CN112840440B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/194,794 2018-11-19
US16/194,794 US10964803B2 (en) 2018-11-19 2018-11-19 Gallium nitride transistor with a doped region
PCT/US2019/062095 WO2020106658A1 (en) 2018-11-19 2019-11-19 Gallium nitride transistor with a doped region

Publications (2)

Publication Number Publication Date
CN112840440A true CN112840440A (zh) 2021-05-25
CN112840440B CN112840440B (zh) 2024-08-20

Family

ID=70726846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067279.6A Active CN112840440B (zh) 2018-11-19 2019-11-19 具有掺杂区的氮化镓晶体管

Country Status (3)

Country Link
US (3) US10964803B2 (zh)
CN (1) CN112840440B (zh)
WO (1) WO2020106658A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508830B2 (en) 2020-12-03 2022-11-22 Texas Instruments Incorporated Transistor with buffer structure having carbon doped profile
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
TWI837667B (zh) * 2022-05-17 2024-04-01 國立中山大學 p型氮化鎵高電子移動率電晶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258150A1 (en) * 2007-03-09 2008-10-23 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
CN103579327A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
CN105097911A (zh) * 2015-07-29 2015-11-25 电子科技大学 一种具有结型半导体层的hemt器件
US20180083133A1 (en) * 2016-09-20 2018-03-22 The Board Of Trustees Of The University Of Illinois Normally-off, cubic phase gallium nitride (gan) field-effect transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8674409B2 (en) * 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
FR3018629B1 (fr) 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
JP6627408B2 (ja) * 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US20190115448A1 (en) * 2016-05-12 2019-04-18 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation
WO2018174872A1 (en) 2017-03-22 2018-09-27 Intel Corporation Integrated gallium nitride capacitor-transistor structures
US11031493B2 (en) * 2018-06-05 2021-06-08 Indian Institute Of Science Doping and trap profile engineering in GaN buffer to maximize AlGaN/GaN HEMT EPI stack breakdown voltage
US10707322B2 (en) * 2018-10-22 2020-07-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258150A1 (en) * 2007-03-09 2008-10-23 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
CN103579327A (zh) * 2012-08-09 2014-02-12 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
CN105097911A (zh) * 2015-07-29 2015-11-25 电子科技大学 一种具有结型半导体层的hemt器件
US20180083133A1 (en) * 2016-09-20 2018-03-22 The Board Of Trustees Of The University Of Illinois Normally-off, cubic phase gallium nitride (gan) field-effect transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BAOXING DUAN ET AL: "New Al0.25Ga0.75N/GaN HEMTs structure with the partial silicon doping", 《MICRO & NANO LETTERS》, vol. 7, no. 1, 31 January 2012 (2012-01-31), XP006042170, DOI: 10.1049/mnl.2011.0501 *

Also Published As

Publication number Publication date
US12166119B2 (en) 2024-12-10
US20210159329A1 (en) 2021-05-27
WO2020106658A1 (en) 2020-05-28
US11769824B2 (en) 2023-09-26
US20200161461A1 (en) 2020-05-21
US20230369482A1 (en) 2023-11-16
CN112840440B (zh) 2024-08-20
US10964803B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
US10522630B2 (en) High electron mobility transistor structure and method of making the same
CN109037323B (zh) 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法
CN108807527B (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
US12046666B2 (en) Gallium nitride (GaN) based transistor with multiple p-GaN blocks
US12166119B2 (en) Gallium nitride transistor with a doped region
US8946771B2 (en) Gallium nitride semiconductor devices and method making thereof
JP7348842B2 (ja) ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ
US20130175580A1 (en) Gallium nitride power devices
US20020036287A1 (en) Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
CN109037324B (zh) 在断态期间具有高应力顺应性的hemt晶体管及其制造方法
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
CN100568530C (zh) 半导体器件
US20250048669A1 (en) Gallium nitride devices including a tunnel barrier layer
CN110233104A (zh) 具有双厚度势垒层的高电子迁移率晶体管
KR20100057113A (ko) 질화물계 반도체 소자 및 그 제조방법
US10861943B2 (en) Transistor with multiple GaN-based alloy layers
US9786775B2 (en) Normally-off high electron mobility transistors and fabrication methods thereof
TWI807272B (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN112310215A (zh) 增强型高电子迁移率晶体管元件及其制造方法
JP2015204425A (ja) 電界効果トランジスタおよびその製造方法
CN118156132A (zh) 一种具有pn结栅极的HEMT器件及其制备方法
CN117795686A (zh) 具有包含氮化铝铟的阻挡层的半导体结构及其生长方法
CN113284946A (zh) 集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant