CN112835523A - 一种存储系统及其数据存取的方法 - Google Patents

一种存储系统及其数据存取的方法 Download PDF

Info

Publication number
CN112835523A
CN112835523A CN202110141917.3A CN202110141917A CN112835523A CN 112835523 A CN112835523 A CN 112835523A CN 202110141917 A CN202110141917 A CN 202110141917A CN 112835523 A CN112835523 A CN 112835523A
Authority
CN
China
Prior art keywords
data
memory
read
storage
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110141917.3A
Other languages
English (en)
Inventor
李月婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Zhizhen Storage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhizhen Storage Beijing Technology Co ltd filed Critical Zhizhen Storage Beijing Technology Co ltd
Priority to CN202110141917.3A priority Critical patent/CN112835523A/zh
Publication of CN112835523A publication Critical patent/CN112835523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种存储系统及其数据存取的方法，涉及计算机存储设备技术领域。其中，一种数据存取的方法包括：接收数据存取指令；从所述指令中获取待存储和/或待读取数据的地址信息，激活存储系统中所有存储体；根据所述待存储数据的数据类型，将所述待存储数据对应存储至预规划的存储体中，完成数据存储操作；和/或，根据所述待读取数据的数据类型，从单个或多个存储体中读取数据，并将读取到的数据整合，完成数据读取操作。

Description

一种存储系统及其数据存取的方法
技术领域
本公开涉及计算机存储设备技术领域，具体涉及一种存储系统及其数据存取的方法。
背景技术
目前市场上的主流存储器主要包括FRM(Fast Page Mode)快页内存、EDO(Expansion Data Output)扩展数据输出模式、SDR(Single Data Rate)单倍速率、DDR(Double Data Rate)双倍数据率同步存储器以及在读写速率、功耗和工艺上得到提升的DDR2、DDR3存储器。
其中，DDR3以DDR2为基础，在各个方面都做了进一步的提升和改进：其一，在读写上提升了一倍的速率；其二，电源电压降低至1.5V，在系统集成中，可以节省系统功耗的15％到20％；其三，相比于之前的存储器，DDR3增加了主复位的功能，可以清除未知的启动状态，确保已工作状态机的稳定性。通常，DDR3存储产品一般应用于处理数据量大的图像类的智能穿戴设备、工业设备等领域中。
目前针对DDR3 SDRAM，主要由DDR控制器和DRAM组成，相比于第一代SDR SDRAM和第二代DDR SDRAM在缓存速度和功耗上都有显著的提升，但系统中的DRAM具有易失性，无法及时保存住可以缓存的数据，此外DRAM需要定时刷新，不论是针对集中刷新、分散刷新和异步刷新，都需要至少60ms的时间刷新一次，其占用内存1％的工作时间和系统额外功耗。DDR3 SDRAM在数据读写中不可以同时进行，这样的串行的读写方式，会增加系统的工作时间，降低DDR相关存储驱动的读写速度的性能指标。
发明内容
针对现有技术中的上述技术问题，本公开实施例提出了一种存储系统及其数据存取的方法，能够解决现有技术中存在的数据易丢失、存储/读取数据的效率低及系统功耗大等问题。
本公开实施例的第一方面提供了一种数据存取的方法，所述方法包括：
接收数据存取指令；
从所述指令中获取待存储和/或待读取数据的地址信息，激活存储系统中所有存储块；
根据所述待存储数据的数据类型，将所述待存储数据对应存储至预规划的存储块中，完成数据存储操作；和/或，
根据所述待读取数据的数据类型，从单个或多个存储块中读取数据，并将读取到的数据整合，完成数据读取操作。
在一些实施例中，所述方法具体包括：根据所述地址信息的首地址信息和行列信息，并行激活单个或多个存储块。
在一些实施例中，所述方法具体包括：根据所述行列信息，激活所有存储块中的对应行。
在一些实施例中，所述方法具体包括：当需要从多个存储块中读取数据时，依据地址信息和数据长度将从多个存储块中读取到的数据整合。
在一些实施例中，所述方法具体包括：依据所述地址信息和数据长度采用并行读取的方式从各个存储块中读取数据。
在一些实施例中，所述方法还包括：根据不同的数据类型以存储块为单位对存储空间执行规划操作。
在一些实施例中，所述方法还包括：初始化所述存储系统。
本公开实施例的第二方面提供了一种存储系统，所述系统包括：
DDR3控制器和STT-MRAM存储颗粒；其中，所述DDR3控制器包括至少一个存储块；
当接收到数据存取指令时，根据地址信息激活所有存储块；
根据数据类型，将待存储数据对应存储至预规划的存储块中，完成数据存储操作；和/或，从单个或多个存储块中读取数据，并将读取到的数据整合，完成数据读取操作。
在一些实施例中，所述存储块中包含内存单元和存储激活的行缓冲区。
本公开实施例的有益效果是：通过在DDR3存储系统中，应用STT-MRAM存储颗粒，减少存储系统的定期刷新，节省存储系统的功耗；同时针对不同类型的数据可并行执行数据存储操作和/或数据读取操作，提升系统的存储速率性能指标。
附图说明
通过参考附图会更加清楚的理解本公开的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是根据本公开的一些实施例所示的一种数据存取的方法流程图；
图2是根据本公开的一些实施例所示的数据存储和/或数据读取的示意图；
图3是根据本公开的一些实施例所示的一种存储系统示意图；
图4是根据本公开的一些实施例所示的DDR3架构图结构示意图。
具体实施方式
在下面的详细描述中，通过示例阐述了本公开的许多具体细节，以便提供对相关披露的透彻理解。然而，对于本领域的普通技术人员来讲，本公开显而易见的可以在没有这些细节的情况下实施。应当理解的是，本公开中使用“系统”、“装置”、“单元”和/或“模块”术语，是用于区分在顺序排列中不同级别的不同部件、元件、部分或组件的一种方法。然而，如果其他表达式可以实现相同的目的，这些术语可以被其他表达式替换。
应当理解的是，当设备、单元或模块被称为“在……上”、“连接到”或“耦合到”另一设备、单元或模块时，其可以直接在另一设备、单元或模块上，连接或耦合到或与其他设备、单元或模块通信，或者可以存在中间设备、单元或模块，除非上下文明确提示例外情形。例如，本公开所使用的术语“和/或”包括一个或多个相关所列条目的任何一个和所有组合。
本公开所用术语仅为了描述特定实施例，而非限制本公开范围。如本公开说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的特征、整体、步骤、操作、元素和/或组件，而该类表述并不构成一个排它性的罗列，其他特征、整体、步骤、操作、元素和/或组件也可以包含在内。
参看下面的说明以及附图，本公开的这些或其他特征和特点、操作方法、结构的相关元素的功能、部分的结合以及制造的经济性可以被更好地理解，其中说明和附图形成了说明书的一部分。然而，可以清楚地理解，附图仅用作说明和描述的目的，并不意在限定本公开的保护范围。可以理解的是，附图并非按比例绘制。
本公开中使用了多种结构图用来说明根据本公开的实施例的各种变形。应当理解的是，前面或下面的结构并不是用来限定本公开。本公开的保护范围以权利要求为准。
目前市场上的主流存储器主要包括FRM(Fast Page Mode)快页内存、EDO(Expansion Data Output)扩展数据输出模式、SDR(Single Data Rate)单倍速率、DDR(Double Data Rate)双倍数据率同步存储器以及在读写速率、功耗和工艺上得到提升的DDR2、DDR3存储器。
其中，DDR3以DDR2为基础，在各个方面都做了进一步的提升和改进：其一，在读写上提升了一倍的速率；其二，电源电压降低至1.5V，在系统集成中，可以节省系统功耗的15％到20％；其三，相比于之前的存储器，DDR3增加了主复位的功能，可以清除未知的启动状态，确保已工作状态机的稳定性。通常，DDR3存储产品一般应用于处理数据量大的图像类的智能穿戴设备、工业设备等领域中。
目前针对DDR3 SDRAM，主要由DDR控制器和DRAM组成，相比于第一代SDR SDRAM和第二代DDR SDRAM在缓存速度和功耗上都有显著的提升，但系统中的DRAM具有易失性，无法及时保存住可以缓存的数据，此外DRAM需要定时刷新，不论是针对集中刷新、分散刷新和异步刷新，都需要至少60ms的时间刷新一次，其占用内存1％的工作时间和系统额外功耗。DDR3 SDRAM在数据读写中不可以同时进行，这样的串行的读写方式，会增加系统的工作时间，降低DDR相关存储驱动的读写速度的性能指标。
为解决上述问题，本公开实施例公开了一种数据存取的方法，具体如图1所示，所述方法包括：
S101、接收数据存取指令；
S102、从所述指令中获取待存储和/或待读取数据的地址信息，激活存储系统中所有存储体；
S103-1、根据所述待存储数据的数据类型，将所述待存储数据对应存储至预规划的存储体中，完成数据存储操作；和/或，
S103-2、根据所述待读取数据的数据类型，从单个或多个存储体中读取数据，并将读取到的数据整合，完成数据读取操作。
在一些实施例中，所述方法还包括：初始化所述存储系统；即将存储系统的状态调整为最初的工作模式状态，以便后续正常的数据存取操作。
在一些实施例中，所述方法还包括：根据不同的数据类型以存储体为单位对存储空间执行规划操作。
具体地，存储系统根据不同的数据类型以存储体为单位对存储空间进行地址划分，当进行不同类别数据访问时，可以进行不同数据的同时存储和/或读取操作。
更具体地，不同数据类别的地址划分，以bank(存储体)为单位，按照跨存储体、逐行存储的形式进行数据类别的存储地址排序。
在一些实施例中，当接收到数据存取指令后，可根据具体地存取指令执行存储和/或读取操作。
具体地，当进行不同类别数据访问时，可以进行不同数据的同时存储和/或读取操作。
进一步地，所述数据存取指令包括数据存储指令和/或数据读取指令。
进一步地，数据存储指令中包括待存储数据的地址信息，数据读取指令中包括待读取数据的地址信息。
具体地，地址信息包括首地址信息和行列信息；其中所述首地址信息为所述待存储/读取数据对应存储体的地址。
在一些实施例中，所述方法还包括：存储系统可以对不同类型数据同时进行读取和/或存储的命令操作，进行并行的数据访问方式。
在一些实施例中，当执行数据存储操作和/或数据读取操作时，需根据地址信息激活存储系统中所有存储体；
具体地，根据所述地址信息的首地址信息和行列信息，并行激活单个或多个存储体；进一步地，根据所述行列信息，激活所有存储体中的对应行，等待执行数据存储/读取操作。
在一些实施例中，当执行数据存储操作时，根据待存储数据的数据类型，将待存储数据对应存储至预规划的存储体中，即可完成数据存储操作。
在一些实施例中，当执行数据读取操作时，根据首地址信息和行列信息开始读取数据，读取完该地址后，继续从同一行的不同存储体读取数据。
若一行数据读取完毕，还要对继续读取下一行数据，需关闭当前行的激活状态，并激活下一行以继续读取数据。
优选地，依据所述地址信息和数据长度采用并行读取的方式从各个存储体中读取数据。
进一步地，所述方法还包括：当需要从多个存储体中读取数据时，依据地址信息和数据长度将从多个存储体中读取到的数据整合。
具体地，如图2所示，进一步展示了数据存储和/或读取的过程。
步骤①、存储数据时可以根据不同数据类型，以存储体(Bank0、Bank1、Bank2……BankN，本公开以划分8个存储体为例，实际应用中，根据存储空间的大小可自行决定将存储区域划分的数量)的形式划分存储空间。存储数据时，数据将按照指定的地址区域(存储块1、存储块2、存储块3等等)进行存储。
步骤②、读取数据时，根据获取到的地址信息(B0,R5,C4)，从第一个存储体Bank0的第5行第4列开始，依据待读取数据的长度信息，并行从各个存储体中读取数据。
步骤③、数据读取完毕后，以Bank0读取的行数据为首，依次为Bank1、Bank2……Bank7将数据整合，完成不同类数据的完整读取工作。
其中，步骤①和步骤②可同时进行。
本公开实施例中，数据类型可以包括八种基础数据类型，即四种整数类型：byte、short、int、long；两种浮点数据类型：float、double；一种字符类型：char；一种布尔类型：boolean。
本公开实施例中，数据存储可以根据数据的不同类型，以存储体的形式划分存储地址，在存储数据时，数据将按照指定的地址区域进行存储。同时，可并行执行读取数据操作，当不同的数据同时访问存储器时，不会有冲突，提升存储器的系统读写速率指标；同时，还有效避免存储器内存泄漏等问题。
本公开实施例还进一步公开了一种存储系统，具体如图3所示，所述系统包括：
DDR3控制器和STT-MRAM存储颗粒；其中，所述DDR3控制器包括至少一个存储体；
当接收到数据存取指令时，根据地址信息激活所有存储体；
根据数据类型，将待存储数据对应存储至预规划的存储体中，完成数据存储操作；和/或，从单个或多个存储体中读取数据，并将读取到的数据整合，完成数据读取操作。
进一步地，存储系统中DDR3控制器还包括控制模块和物理端口层。
具体地，物理层用于数据传输，DDR3存储控制器与用户界面连接，用于接收系统调度、控制命令及存取指令。
更进一步地，如图4所示，公开了DDR3的架构图。存储体是DDR3控制器设备的基本存储区域。行和列构成DDR3控制器的二维存储矩阵。在存储体区域，它包含内存单元和存储激活的行缓冲区；进行数据存储(写入)和读写时，单个或多个存储体可以并行激活，只有行激活后，读写地址才有效的获取到我们需要的数据。
本公开实施例通过在DDR3存储系统中应用STT-MRAM存储颗粒，即用非易失存储器STT-MRAM取代易失性DRAM的工作避免数据丢失问题，同时去除存储器数据定期刷新的功能，节省存储系统的功耗。
综上所述，本公开提出了一种存储系统及其数据存取的方法。通过在DDR3存储系统中，应用STT-MRAM存储颗粒，减少存储系统的定期刷新，节省存储系统的功耗；同时针对不同类型的数据可并行执行数据存储操作和/或数据读取操作，提升系统的存储速率性能指标。
应当理解的是，本公开的上述具体实施方式仅仅用于示例性说明或解释本公开的原理，而不构成对本公开的限制。因此，在不偏离本公开的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。此外，本公开所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (9)

1.一种数据存取的方法，其特征在于，所述方法包括：
接收数据存取指令；
从所述指令中获取待存储和/或待读取数据的地址信息，激活存储系统中所有存储体；
根据所述待存储数据的数据类型，将所述待存储数据对应存储至预规划的存储体中，完成数据存储操作；和/或，
根据所述待读取数据的数据类型，从单个或多个存储体中读取数据，并将读取到的数据整合，完成数据读取操作。
2.根据权利要求1所述的方法，其特征在于，所述方法具体包括：根据所述地址信息的首地址信息和行列信息，并行激活单个或多个存储体。
3.根据权利要求2所述的方法，其特征在于，所述方法具体包括：根据所述行列信息，激活所有存储体中的对应行。
4.根据权利要求1所述的方法，其特征在于，所述方法具体包括：当需要从多个存储体中读取数据时，依据地址信息和数据长度将从多个存储体中读取到的数据整合。
5.根据权利要求4所述的方法，其特征在于，所述方法具体包括：依据所述地址信息和数据长度采用并行读取的方式从各个存储体中读取数据。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据不同的数据类型以存储体为单位对存储空间执行规划操作。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：初始化所述存储系统。
8.一种存储系统，其特征在于，所述系统包括：
DDR3控制器和STT-MRAM存储颗粒；其中，所述DDR3控制器包括至少一个存储体；
当接收到数据存取指令时，根据地址信息激活所有存储体；
根据数据类型，将待存储数据对应存储至预规划的存储体中，完成数据存储操作；和/或，从单个或多个存储体中读取数据，并将读取到的数据整合，完成数据读取操作。
9.根据权利要求8所述的存储系统，其特征在于，所述存储体中包含内存单元和存储激活的行缓冲区。
CN202110141917.3A 2021-02-02 2021-02-02 一种存储系统及其数据存取的方法 Pending CN112835523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110141917.3A CN112835523A (zh) 2021-02-02 2021-02-02 一种存储系统及其数据存取的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110141917.3A CN112835523A (zh) 2021-02-02 2021-02-02 一种存储系统及其数据存取的方法

Publications (1)

Publication Number Publication Date
CN112835523A true CN112835523A (zh) 2021-05-25

Family

ID=75931603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110141917.3A Pending CN112835523A (zh) 2021-02-02 2021-02-02 一种存储系统及其数据存取的方法

Country Status (1)

Country Link
CN (1) CN112835523A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056067A1 (en) * 2001-09-20 2003-03-20 Lawrence Richard H. System and method for managing data in memory for reducing power consumption
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN103493002A (zh) * 2011-04-05 2014-01-01 株式会社东芝 存储器系统
CN103823760A (zh) * 2014-03-03 2014-05-28 山西科泰微技术有限公司 一种高效的数据存储和解析方法
CN104881259A (zh) * 2015-06-29 2015-09-02 联想(北京)有限公司 一种数据处理方法和装置以及存储设备
CN110737404A (zh) * 2019-09-02 2020-01-31 深圳市金泰克半导体有限公司 硬盘数据存储方法、装置及存储介质
CN111857817A (zh) * 2019-04-25 2020-10-30 比亚迪股份有限公司 数据读取方法、数据读取装置及数据读取系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030056067A1 (en) * 2001-09-20 2003-03-20 Lawrence Richard H. System and method for managing data in memory for reducing power consumption
CN103493002A (zh) * 2011-04-05 2014-01-01 株式会社东芝 存储器系统
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN103823760A (zh) * 2014-03-03 2014-05-28 山西科泰微技术有限公司 一种高效的数据存储和解析方法
CN104881259A (zh) * 2015-06-29 2015-09-02 联想(北京)有限公司 一种数据处理方法和装置以及存储设备
CN111857817A (zh) * 2019-04-25 2020-10-30 比亚迪股份有限公司 数据读取方法、数据读取装置及数据读取系统
CN110737404A (zh) * 2019-09-02 2020-01-31 深圳市金泰克半导体有限公司 硬盘数据存储方法、装置及存储介质

Similar Documents

Publication Publication Date Title
US8902649B2 (en) Nonvolatile memory device and related method of operation
CN108231109B (zh) 动态随机存取存储器dram的刷新方法、设备以及系统
US8437190B2 (en) Interleaved flash storage system and method
CN101446924B (zh) 一种数据存储及获取方法、系统
US20050055493A1 (en) [method for accessing large block flash memory]
CN110389718A (zh) 存储系统及非易失性存储器的控制方法
JP6408712B2 (ja) メモリアクセス方法、ストレージクラスメモリ、およびコンピュータシステム
CN104850501B (zh) 一种ddr存储器访存地址映射方法及访存地址映射单元
WO2020227293A1 (en) Dynamic data placement for collision avoidance among concurrent write streams
DE102017100584A1 (de) Verfahren zum Zugreifen auf heterogene Speicher und Speichermodul, welches heterogene Speicher aufweist
CN105654983A (zh) 半导体器件及包括半导体器件的存储系统
CN107741913A (zh) 用来管理一记忆装置的方法、记忆装置与控制器
CN104995611A (zh) 用于存取存储器的系统及方法
CN105390155A (zh) 数据储存设备及用于操作该数据储存设备的方法
CN109240596A (zh) 存储系统及其操作方法
CN111352854B (zh) 存储装置、控制器及操作存储装置的方法
KR100522006B1 (ko) 비휘발성 기억장치 및 그 제어방법
US10310744B2 (en) Memory system which transfers management information between first and second memories in a burst mode before a read process is performed on a third memory
US20180188976A1 (en) Increasing read pending queue capacity to increase memory bandwidth
CN101930407B (zh) 闪速存储器控制电路及其存储系统与数据传输方法
US20160314821A1 (en) Method for accessing multi-port memory module, method for increasing write ports of memory module and associated memory controller
CN110489050A (zh) 数据储存装置及系统信息的编程方法
CN112835523A (zh) 一种存储系统及其数据存取的方法
US7778103B2 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
US10366007B2 (en) Apparatuses and methods for determining efficient memory partitioning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231226

Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400

Applicant after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Applicant before: Zhizhen storage (Beijing) Technology Co.,Ltd.

TA01 Transfer of patent application right