CN112821985B - 编码器的控制方法及控制装置、伺服电机、编码器 - Google Patents

Abstract

本发明公开了一种编码器的控制方法及控制装置、伺服电机、编码器。其中，该方法包括：接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位；基于速率更改请求，拼接多个数据段，得到新波特率；基于得到的新波特率，重置编码器的通信接口的波特率。本发明解决了相关技术中由于各生产商提供的编码器通信接口的波特率无法切换，限制编码器的通用性的技术问题。

Description

编码器的控制方法及控制装置、伺服电机、编码器

技术领域

本发明涉及通信控制技术领域，具体而言，涉及一种编码器的控制方法及控制装置、伺服电机、编码器。

背景技术

相关技术中，在伺服电机控制领域中，常常使用编码器进行高精度的位移测量，其中，绝对值编码器由于具备极高分辨率和对位置的记忆功能，使其在工业控制中得到了越来越广泛的应用；而伺服驱动器需要通过串行通信协议才能读取编码器反馈的数据值，常用的串行通信方式为RS485协议，且伺服驱动器与编码器要采用相同固定的波特率才能保证正常的传输数据。现有技术中，各个生产商提供的编码器所支持的通讯速率并不相同，其通信速率也是固定的，限制了编码器的通用性，出现绝对值编码器通信接口的波特率无法切换，通用性差等问题；而随着编码器分辨率位数的增加，对数据传输的实时性要求也越来越高，影响了系统的性能。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种编码器的控制方法及控制装置、伺服电机、编码器，以至少解决相关技术中由于各生产商提供的编码器通信接口的波特率无法切换，限制编码器的通用性的技术问题。

根据本发明实施例的一个方面，提供了一种编码器的控制方法，包括：接收速率更改请求，其中，所述速率更改请求至少包括：多个数据段，所述数据段为待更改的波特率的各个组合位；基于所述速率更改请求，拼接所述多个数据段，得到新波特率；基于得到的所述新波特率，重置编码器的通信接口的波特率。

可选地，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：对所述新波特率进行校验，判断生成的新波特率是否与目标波特率一致；若波特率变量与目标波特率一致，则确定校验成功；若波特率变量与目标波特率不一致，则确定校验失败。

可选地，基于得到的所述新波特率，重置编码器的通信接口的波特率的步骤，包括：若确定校验成功，将原始波特率更改为所述新波特率；若确定校验失败，则继续保持原始波特率进行通信。

可选地，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：将所述新波特率写入数据存储模块；若检测到伺服系统出现断电状态，在重新上电后从所述数据存储模块直接读取所述新波特率。

可选地，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：发送所述新波特率至驱动器，其中，所述驱动器判断所述新波特率的数值是否与发送的速率更改请求中的波特率数值一致；若一致，则控制所述驱动器基于所述新波特率重置所述驱动器的通信波特率。

可选地，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：接收驱动器发送的波特率读取请求；基于所述波特率读取请求，反馈所述新波特率至所述驱动器。

根据本发明实施例的另一方面，还提供了一种编码器的控制装置，包括：接收单元，用于接收速率更改请求，其中，所述速率更改请求至少包括：多个数据段，所述数据段为待更改的波特率的各个组合位；拼接单元，用于基于所述速率更改请求，拼接所述多个数据段，得到新波特率；重置单元，用于基于得到的所述新波特率，重置编码器的通信接口的波特率。

可选地，所述控制装置还包括：校验单元，用于在拼接所述多个数据段，得到新波特率之后，对所述新波特率进行校验，判断生成的新波特率是否与目标波特率一致；第一确定单元，用于在波特率变量与目标波特率一致时，确定校验成功；第二确定单元，用于在波特率变量与目标波特率不一致时，确定校验失败。

可选地，所述重置单元包括：第一更改模块，用于在确定校验成功，将原始波特率更改为所述新波特率；第一保持模块，用于在确定校验失败，则继续保持原始波特率进行通信。

可选地，所述编码器的控制装置还包括：写入单元，用于在拼接所述多个数据段，得到新波特率之后，将所述新波特率写入数据存储模块；读取单元，用于检测到伺服系统出现断电状态，在重新上电后从所述数据存储模块直接读取所述新波特率。

可选地，所述编码器的控制装置还包括：发送单元，用于在拼接所述多个数据段，得到新波特率之后，发送所述新波特率至驱动器，其中，所述驱动器判断所述新波特率的数值是否与发送的速率更改请求中的波特率数值一致；重置模块，用于在一致时，控制所述驱动器基于所述新波特率重置所述驱动器的通信波特率。

可选地，所述编码器的控制装置还包括：接收单元，用于在拼接所述多个数据段，得到新波特率之后，接收驱动器发送的波特率读取请求；反馈单元，用于基于所述波特率读取请求，反馈所述新波特率至所述驱动器。

根据本发明实施例的另一方面，还提供了一种伺服电机，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述任意一项所述的编码器的控制方法。

根据本发明实施例的另一方面，还提供了一种编码器，所述编码器包括存储的计算机程序，其中，在所述计算机程序运行时控制所述编码器所在设备执行上述任意一项所述的编码器的控制方法。

本发明实施例中，接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位，基于速率更改请求，拼接多个数据段，得到新波特率，基于得到的新波特率，重置编码器的通信接口的波特率。在该实施例中，编码器通信接口的波特率可自动进行调整，不需更改硬件，可靠性好，智能化程度高，从而解决相关技术中由于各生产商提供的编码器通信接口的波特率无法切换，限制编码器的通用性的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的一种可选的编码器的控制方法的流程图；

图2是根据本发明实施例的一种可选的更改波特率数据结构图

图3是根据本发明实施例的一种可选的更改RC数据段的数据结构图；

图4是根据本发明实施例的一种可选的查看RC数据段的数据结构图；

图5是根据本发明实施例的一种可选的查看波特率数据结构的示意图；

图6是根据本发明实施例的一种可选的更改波特率后出现校验错误的数据结构图；

图7是根据本发明实施例的一种可选的编码器的控制装置的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明可应用于各种工业电机控制领域中，提出具有自动调整通信接口速率(即调整通信接口的波特率，编码器可实现波特率自动切换)功能的编码器，编码器可进行高精度的位移测量，包括测量：角度数值、多圈数值等。同时，由于伺服驱动器需要通过串行通信协议读取编码器反馈的数据值，且伺服驱动器与编码器要采用相同固定的波特率才能保证正常的传输数据，因此，在调整编码器的通信接口速率后，同时可调整伺服驱动器的通信波特率，实现编码器与伺服驱动器的正常通信，也能够提高编码器的分辨率位数。下面结合各个实施例来详细说明本发明。

实施例一

根据本发明实施例，提供了一种编码器的控制方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1是根据本发明实施例的一种可选的编码器的控制方法的流程图，如图1所示，该方法包括如下步骤：

步骤S102，接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位；

步骤S104，基于速率更改请求，拼接多个数据段，得到新波特率；

步骤S106，基于得到的新波特率，重置编码器的通信接口的波特率。

通过上述步骤，可以接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位，基于速率更改请求，拼接多个数据段，得到新波特率，基于得到的新波特率，重置编码器的通信接口的波特率。在该实施例中，编码器通信接口的波特率可自动进行调整，不需更改硬件，可靠性好，智能化程度高，从而解决相关技术中由于各生产商提供的编码器通信接口的波特率无法切换，限制编码器的通用性的技术问题。

本发明实施例，可提供一种具有调整通信接口波特率功能的编码器的控制方法，实现编码器通信接口的波特率的自动化调整，该控制方式可靠性好，维护方便，有利于降低软硬件成本，提高产品的市场竞争力，有利于编码器的广泛应用和通用化。

在本发明实施例中，编码器与驱动器之间的通信方式可以采用多种方式，例如，以RS485协议为例，但不局限于该通信方式，微处理器为ARM架构的芯片、DSP或FPGA等均可。

下面结合上述各实施步骤来详细说明本发明实施例。本发明实施例中，以编码器作为实施主体，详细说明其更改通信接口的波特率的方式。

在需要更改编码器的通信接口的通讯波特率之前，可先将编码器串口模块初始化，配置串口相关寄存器，并从数据存储模块中读取配置原始波特率，可选的，本发明实施例可设定将RS485协议的原始波特率设定为2.5MHz。

可选的，本发明实施例涉及的数据存储模块是利用带电可擦可编程只读半导体EEPROM对波特率数据进行存储，以防掉电数据丢失，当编码器上电后，从EEPROM的地址读取波特率，编码器出厂时设置原始波特率设定2.5MHz。

在配置编码器的相关寄存器，并设置数据存储模块后，可将编码器的通信状态设置为接收状态，等待伺服驱动器发来的请求。

步骤S102，接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位。

编码器的接收端可接收驱动器发送的更改编码器波特率请求/速率更改请求后。

图2是根据本发明实施例的一种可选的更改波特率数据结构图，如图2所示，其包括主设备发出的RC、BD0、BD1、BD2、CRC，以及编码器可返回的RC、BD0、BD1、BD2、CRC。图2中示出的RC、BD0、BD1、BD2、CRC即为各个数据段，每个数据段可包括一个起始位“0”、8个数据位和一个停止位“1”这几个组合位。

图3是根据本发明实施例的一种可选的更改RC数据段的数据结构图，如图3所示，其包括：RC示意的速率更改请求、第一位起始位“0”，数据位“01010100”和停止位“1”。图3示出了关于更改波特率的数据结构的位数，其RC可等于0x2A。

图4是根据本发明实施例的一种可选的查看RC数据段的数据结构图，如图4所示，其包括：RC示意的速率更改请求、第一位起始位“0”，数据位“01011111”和停止位“1”。图4示出了关于查看波特率的数据结构的位数，其RC可等于0xFA。

上述图3至图4示出关于图2中的第一位RC数据段的请求数据，其它BD0、BD1和BD2为更改波特率低位到高位，编码器端收到该速率更改请求数据(RC＝0x2A)。

步骤S104，基于速率更改请求，拼接多个数据段，得到新波特率。

波特率拼接，可以是指对接收的多个数据段进行拼接生成新波特率，例如，对上述接收的BD0、BD1和BD2位进行拼接生成目标波特率,例如所需配置的2.5MHz，即2500000Hz，转化成二进制1001100010010110100000，则编码器收到的BDO、BD1和BD2位如下表1所示，通过软件拼接生成2500000Hz，并赋值新波特率，其中，表1示出各BDO、BD1和BD2的组合位，

表1

BD0	0	0	0	0	0	0	1	0	1	1
											BD1	0	1	0	1	0	0	1	0	0	1
BD2	0	0	1	1	0	0	1	0	0	1

本发明实施例中，可设置串口处理模块，通过该串口处理模块实现微控制器波特率的生成和判定，例如，对上述BD0、BD1和BD2进行波特率拼接后生成新波特率，经过微控制器串口外设进行处理，并判断生成新波特率的正确性，如果和目标波特率一致，则确定成功更改该波特率，否则，波特率更改失败，继续保持原有通信波特率，此时新波特率等于原始波特率。

可选的，在拼接多个数据段，得到新波特率之后，控制方法还包括：对新波特率进行校验，判断生成的新波特率是否与目标波特率一致；若波特率变量与目标波特率一致，则确定校验成功；若波特率变量与目标波特率不一致，则确定校验失败。

编码器端在接收到速率更改请求数据(RC＝0x2A)，并通过CRC校验正确后，对波特率拼接后进行串口处理；若CRC校验错误，则反馈单圈数据。图5是根据本发明实施例的一种可选的查看波特率数据结构的示意图，如图5所示，其主设备发出的只有RC数据段，编码器返回RC、BD0、BD1、BD2、CRC各个数据段，每个数据段可包括一个起始位“0”、8个数据位和一个停止位“1”这几个组合位。

图6是根据本发明实施例的一种可选的更改波特率后出现校验错误的数据结构图，如图6所示，主设备发出的是RC、BD0、BD1、BD2、CRC各个数据段，而此时编码器返回的是RC、ABS0、ABS1、ABS2、CRC各个数据段，反馈的是单圈数据。

作为本发明可选的实施例，在拼接多个数据段，得到新波特率之后，控制方法还包括：将新波特率写入数据存储模块；若检测到伺服系统出现断电状态，在重新上电后从数据存储模块直接读取新波特率。

将更改成功的新波特率写入数据存储模块，防止如果伺服系统断电重新上电后导致通信失败，在后续的通信中可直接读取波特率值。

在将新波特率写入数据存储模块后，可更改编码器通信方式为发送模式，发送完成后，编码器变为接收模式，接收下一次驱动器发送的数据请求。

另一种可选的，在拼接多个数据段，得到新波特率之后，控制方法还包括：发送新波特率至驱动器，其中，驱动器判断新波特率的数值是否与发送的速率更改请求中的波特率数值一致；若一致，则控制驱动器基于新波特率重置驱动器的通信波特率。

通过编码器重置驱动器的通信波特率，当驱动器收到编码器返回的值后，如果接收的值与发送的一致，重置波特率，否则波特率不变，才可以实现后续的正常通信。

可选的，在拼接多个数据段，得到新波特率之后，控制方法还包括：接收驱动器发送的波特率读取请求；基于波特率读取请求，反馈新波特率至驱动器。

当伺服驱动器发来读取编码器波特率请求(RC＝0xFA)，通信格式如图5所示，编码器端在接收到该请求数据后反馈波特率，实现波特率的查看，也可以在更改波特率后通过这个请求确定波特率是否更改成功。

步骤S106，基于得到的新波特率，重置编码器的通信接口的波特率。

可选的，基于得到的新波特率，重置编码器的通信接口的波特率的步骤，包括：若确定校验成功，将原始波特率更改为新波特率；若确定校验失败，则继续保持原始波特率进行通信。

通过上述实施例，提出一种具备调整通信接口波特率功能的编码器的控制方案，编码器通信接口的波特率通过通信协议可自动进行匹配，并通过数据存储模块实现波特率的读写，防止如果伺服系统断电重新上电后还需重新识别波特率，数据响应速度快，有利于编码器的广泛应用和通用化。

下面结合另一种可选的实施例来说明本发明。

实施例二

本发明实施例涉及到各个实施单元，每个实施单元对应于上述实施例一中的实施步骤。

图7是根据本发明实施例的一种可选的编码器的控制装置的示意图，如图7所示，该控制装置可以包括：接收单元71，拼接单元73，重置单元75，其中，

接收单元71，用于接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位；

拼接单元73，用于基于速率更改请求，拼接多个数据段，得到新波特率；

重置单元75，用于基于得到的新波特率，重置编码器的通信接口的波特率。

上述编码器的控制装置，可以通过接收单元71接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位，通过拼接单元73基于速率更改请求，拼接多个数据段，得到新波特率，通过重置单元75基于得到的新波特率，重置编码器的通信接口的波特率。在该实施例中，编码器通信接口的波特率可自动进行调整，不需更改硬件，可靠性好，智能化程度高，从而解决相关技术中由于各生产商提供的编码器通信接口的波特率无法切换，限制编码器的通用性的技术问题。

可选的，控制装置还包括：校验单元，用于在拼接多个数据段，得到新波特率之后，对新波特率进行校验，判断生成的新波特率是否与目标波特率一致；第一确定单元，用于在波特率变量与目标波特率一致时，确定校验成功；第二确定单元，用于在波特率变量与目标波特率不一致时，确定校验失败。

可选的，重置单元包括：第一更改模块，用于在确定校验成功，将原始波特率更改为新波特率；第一保持模块，用于在确定校验失败，则继续保持原始波特率进行通信。

可选的，编码器的控制装置还包括：写入单元，用于在拼接多个数据段，得到新波特率之后，将新波特率写入数据存储模块；读取单元，用于检测到伺服系统出现断电状态，在重新上电后从数据存储模块直接读取新波特率。

可选的，编码器的控制装置还包括：发送单元，用于在拼接多个数据段，得到新波特率之后，发送新波特率至驱动器，其中，驱动器判断新波特率的数值是否与发送的速率更改请求中的波特率数值一致；重置模块，用于在一致时，控制驱动器基于新波特率重置驱动器的通信波特率。

可选的，编码器的控制装置还包括：接收单元，用于在拼接多个数据段，得到新波特率之后，接收驱动器发送的波特率读取请求；反馈单元，用于基于波特率读取请求，反馈新波特率至驱动器。

上述的编码器的控制装置还可以包括处理器和存储器，上述接收单元71，拼接单元73，重置单元75等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。

上述处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来基于得到的新波特率，重置编码器的通信接口的波特率。

上述存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。

根据本发明实施例的另一方面，还提供了一种伺服电机，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述任意一项的编码器的控制方法。

根据本发明实施例的另一方面，还提供了一种编码器，编码器包括存储的计算机程序，其中，在计算机程序运行时控制编码器所在设备执行上述任意一项的编码器的控制方法。

本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：接收速率更改请求，其中，速率更改请求至少包括：多个数据段，数据段为待更改的波特率的各个组合位；基于速率更改请求，拼接多个数据段，得到新波特率；基于得到的新波特率，重置编码器的通信接口的波特率。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种编码器的控制方法，其特征在于，包括：

接收速率更改请求，其中，所述速率更改请求至少包括：多个数据段，所述数据段为待更改的波特率的各个组合位；

基于所述速率更改请求，拼接所述多个数据段，得到新波特率；

基于得到的所述新波特率，重置编码器的通信接口的波特率。

2.根据权利要求1所述的方法，其特征在于，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：

对所述新波特率进行校验，判断生成的新波特率是否与目标波特率一致；

若波特率变量与目标波特率一致，则确定校验成功；

若波特率变量与目标波特率不一致，则确定校验失败。

3.根据权利要求2所述的方法，其特征在于，基于得到的所述新波特率，重置编码器的通信接口的波特率的步骤，包括：

若确定校验成功，将原始波特率更改为所述新波特率；

若确定校验失败，则继续保持原始波特率进行通信。

4.根据权利要求1所述的方法，其特征在于，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：

将所述新波特率写入数据存储模块；

若检测到伺服系统出现断电状态，在重新上电后从所述数据存储模块直接读取所述新波特率。

5.根据权利要求1所述的方法，其特征在于，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：

发送所述新波特率至驱动器，其中，所述驱动器判断所述新波特率的数值是否与发送的速率更改请求中的波特率数值一致；

若一致，则控制所述驱动器基于所述新波特率重置所述驱动器的通信波特率。

6.根据权利要求1所述的方法，其特征在于，在拼接所述多个数据段，得到新波特率之后，所述控制方法还包括：

接收驱动器发送的波特率读取请求；

基于所述波特率读取请求，反馈所述新波特率至所述驱动器。

7.一种编码器的控制装置，其特征在于，包括：

接收单元，用于接收速率更改请求，其中，所述速率更改请求至少包括：多个数据段，所述数据段为待更改的波特率的各个组合位；

拼接单元，用于基于所述速率更改请求，拼接所述多个数据段，得到新波特率；

重置单元，用于基于得到的所述新波特率，重置编码器的通信接口的波特率。

8.根据权利要求7所述的控制装置，其特征在于，所述控制装置还包括：

校验单元，用于在拼接所述多个数据段，得到新波特率之后，对所述新波特率进行校验，判断生成的新波特率是否与目标波特率一致；

第一确定单元，用于在波特率变量与目标波特率一致时，确定校验成功；

第二确定单元，用于在波特率变量与目标波特率不一致时，确定校验失败。

9.一种伺服电机，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1至6中任意一项所述的编码器的控制方法。

10.一种编码器，其特征在于，所述编码器包括存储的计算机程序，其中，在所述计算机程序运行时控制所述编码器所在设备执行权利要求1至6中任意一项所述的编码器的控制方法。

Images