CN112821762A - 控制电路及升压电路 - Google Patents

控制电路及升压电路 Download PDF

Info

Publication number
CN112821762A
CN112821762A CN202110410894.1A CN202110410894A CN112821762A CN 112821762 A CN112821762 A CN 112821762A CN 202110410894 A CN202110410894 A CN 202110410894A CN 112821762 A CN112821762 A CN 112821762A
Authority
CN
China
Prior art keywords
voltage
pmos
current
module
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110410894.1A
Other languages
English (en)
Other versions
CN112821762B (zh
Inventor
王红义
毛豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tuoer Microelectronics Co Ltd
Original Assignee
Shenzhen Tuoer Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tuoer Microelectronics Co Ltd filed Critical Shenzhen Tuoer Microelectronics Co Ltd
Priority to CN202110410894.1A priority Critical patent/CN112821762B/zh
Publication of CN112821762A publication Critical patent/CN112821762A/zh
Application granted granted Critical
Publication of CN112821762B publication Critical patent/CN112821762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请提供一种控制电路及升压电路，涉及电路技术领域，控制电路包括：脉冲宽度调制子模块、振荡器和逻辑子模块；脉冲宽度调制子模块用于根据接收的第一反馈信号，调整脉冲宽度调制子模块输出的脉冲宽度调制波，振荡器用于根据接收的第二反馈信号，调整振荡器输出的时钟信号，逻辑子模块用于根据脉冲宽度调制波和时钟信号，控制升压电路中NMOS的通断状态，并调整升压电路中PMOS的导通时间。本申请提供的技术方案中控制电路调整PMOS和NMOS的导通时间，使得输出电压在比输入电压高出预设电压阈值的前后，在PMOS导通时电感的放电量与NMOS导通时电感的充电量相同，也即是电感的平均电流保持不变，从而可以平滑提高输出电压。

Description

控制电路及升压电路
技术领域
本申请涉及电路技术领域，尤其涉及一种控制电路及升压电路。
背景技术
便携式设备的电池供电电压不断向低压方向发展，而便携式设备的部分功能仍需要高压供电，因此，便携式设备中通常采用DC（直流）-DC升压转换器将电池供电电压的低压电压转换为高压电压。
相关技术中，DC-DC升压转换器可以采用BOOST拓扑电路，参见图1，示出了DC-DC升压转换器的输入电压（Vin）和输出电压（Vout）的波形图，在DC-DC升压转换器的输出电压低于输入电压时，输出电压平滑上升，在输出电压高于输入电压时，电感放电速度变慢。而受到环路调节的影响，DC-DC升压转换器的输出电压会出现回勾或台阶现象。
发明内容
有鉴于此，本申请提供一种控制电路及升压电路，用于解决DC-DC升压转换器的输出电压出现回勾或台阶现象的问题。
第一方面，本申请实施例提供了一种控制电路，所述控制电路用于控制与所述控制电路连接的升压电路，所述升压电路用于使输出电压高于所述升压电路的输入电压；
所述控制电路包括：脉冲宽度调制子模块、振荡器和逻辑子模块；
所述控制电路用于接收所述升压电路反馈的第一反馈信号和第二反馈信号；
所述脉冲宽度调制子模块用于根据所述第一反馈信号，调整所述脉冲宽度调制子模块输出的脉冲宽度调制波，所述振荡器用于根据所述第二反馈信号，调整所述振荡器输出的时钟信号，所述逻辑子模块用于根据所述脉冲宽度调制波和所述时钟信号，控制所述升压电路中N沟道金属-氧化物-半导体场效应晶体管NMOS的通断状态；
在所述输出电压比所述输入电压高出预设电压阈值时，所述逻辑子模块用于根据所述时钟信号，调整所述升压电路中P沟道金属-氧化物-半导体场效应晶体管PMOS的导通时间。
可选的，在所述第二反馈信号由高电平信号切换为低电平信号时，所述时钟信号由第一频率降低至第二频率；之后所述第二反馈信号持续为所述低电平信号，所述时钟信号在预设时间内由所述第二频率恢复至所述第一频率。
可选的，所述振荡器包括：降频自恢复电路、电流源和充放电振荡模块；
所述电流源用于为所述降频自恢复电路提供基准电流，所述降频自恢复电路用于根据所述基准电流生成镜像电流，并根据所述升压电路反馈的所述第二反馈信号，调整所述镜像电流的大小，并通过调整后的镜像电流对所述充放电振荡模块进行充电；
所述降频自恢复电路包括：分流模块、分压模块和镜像模块；
所述镜像模块用于根据所述基准电流生成所述镜像电流，所述分流模块用于根据分压模块输出的电压对所述镜像电流进行分流，得到所述调整后的镜像电流，并通过所述调整后的镜像电流对所述充放电振荡模块进行充电。
可选的，所述控制电路包括：软启动子模块，所述软启动子模块用于输出斜坡信号，所述斜坡信号的电压随时间上升；
所述分流模块包括：第一分流PMOS、第二分流PMOS、分流控制NMOS和反相器，所述分压模块包括：第一分压电阻和第二分压电阻，所述镜像模块包括：第一镜像PMOS；
所述第一镜像PMOS与所述电流源连接，所述第一镜像PMOS用于根据所述电流源提供的所述基准电流生成第一镜像电流；
所述第一分压电阻和所述第二分压电阻串联连接在所述升压电路和地电位之间；
所述第一分流PMOS的栅极连接在所述第一分压电阻和所述第二分压电阻之间，所述第一分流PMOS的漏极与所述充放电振荡模块连接，用于向所述充放电振荡模块输入用于充电的所述第一镜像电流；
所述第二分流PMOS的栅极与所述软启动子模块的输出端连接，所述第二分流PMOS的漏极与所述分流控制NMOS的漏极连接，所述第二分流PMOS的源极和所述第一分流PMOS的源极，均与所述第一镜像PMOS的漏极连接；
所述分流控制NMOS的源极与所述地电位连接，所述分流控制NMOS的栅极与所述反相器的输出端连接，所述反相器的输入端与所述升压电路连接，用于接收所述升压电路反馈的所述第二反馈信号。
可选的，所述镜像模块还包括：第二镜像PMOS；
所述第二镜像PMOS与所述电流源连接，所述第二镜像PMOS用于根据所述电流源提供的所述基准电流生成第二镜像电流；
所述第二镜像PMOS的漏极与所述充放电振荡模块连接，用于向所述充放电振荡模块输入用于充电的所述第二镜像电流。
可选的，所述充放电振荡模块包括：第一充电电容、第一反馈NMOS、比较器和逻辑门电路；
所述第一充电电容用于根据所述降频自恢复电路的分流模块输出的镜像电流进行充电，所述第一反馈NMOS与所述逻辑门电路连接，用于根据所述逻辑门电路反馈的信号，控制所述第一充电电容放电；
所述比较器的正向输入端用于输入基准电压，所述比较器的负向输入端连接在所述降频自恢复电路和所述第一充电电容之间；
所述逻辑门电路用于根据所述比较器输出的比较信号输出所述时钟信号。
可选的，所述电流源为镜像电流源，所述电流源包括：参考PMOS、第三镜像PMOS和第四镜像PMOS，流过所述参考PMOS的电流为所述基准电流，流过所述第三镜像PMOS的电流为第三镜像电流，流过所述第四镜像PMOS的电流为第四镜像电流；
所述充放电振荡模块还包括：第二充电电容、第二反馈NMOS和电流镜NMOS；
所述第二充电电容连接在所述第四镜像PMOS的漏极与地电位之间，用于根据所述第四镜像电流进行充电，所述第二反馈NMOS的源极和漏极分别连接在所述第二充电电容的两端，且所述第二反馈NMOS的源极与所述地电位连接；
所述电流镜NMOS的漏极与所述第三镜像PMOS的漏极连接，所述电流镜NMOS的源极与所述地电位连接，所述电流镜NMOS的栅极与所述第二反馈NMOS的漏极连接；
所述电流镜NMOS的漏极还与所述逻辑门电路连接，用于向所述逻辑门电路输入信号调整所述逻辑门电路输出的所述时钟信号，所述逻辑门电路用于根据所述比较器输出的比较信号和所述电流镜NMOS的漏极输出的信号输出所述时钟信号；
所述第二反馈NMOS的栅极与所述逻辑门电路连接，用于根据所述逻辑门电路输出的信号，控制所述第二充电电容充放电。
第二方面，本申请实施例提供了一种升压电路，所述升压电路包括：电感、PMOS、NMOS、反馈模块、衬底切换模块、供电模块和如权利要求1至7任一所述的控制电路；
在所述NMOS导通时所述供电模块用于为所述电感充电，在所述PMOS导通时所述电感用于通过所述PMOS的第一端进行放电，所述PMOS的第二端的电位为所述升压电路的输出电压；
所述反馈模块用于根据流过所述电感的电流和所述输出电压，向所述控制电路反馈所述第一反馈信号，所述衬底切换模块用于根据所述供电模块提供的输入电压和所述PMOS提供的所述输出电压，控制所述PMOS的衬底电位、以及向所述控制电路反馈所述第二反馈信号。
可选的，所述第一反馈信号包括：电压反馈信号和电流反馈信号；
所述反馈模块具体用于根据所述输出电压向所述控制电路反馈所述电压反馈信号，并根据所述电感的电流向所述控制电路反馈所述电流反馈信号；
所述反馈模块包括：第一反馈电阻和第二反馈电阻，所述第一反馈电阻与所述第二反馈电阻串联连接在所述PMOS的第二端与地电位之间；
所述电压反馈信号为所述第一反馈电阻与所述第二反馈电阻之间的电位；
所述第一反馈电阻与所述第二反馈电阻之间的比例，与所述控制电路中所述振荡器所包括的第一分压电阻和第二分压电阻之间的比例相同，所述第一反馈电阻和所述第一分压电阻均与所述地电位连接。
可选的，在所述输出电压低于或等于所述输入电压时、以及在所述输出电压高于所述输入电压、且所述输出电压与所述输入电压之间的差值小于或等于预设电压阈值时，所述控制电路用于根据所述电压反馈信号和所述电流反馈信号，控制所述NMOS导通或关断，并根据所述衬底切换模块输入的所述第二反馈信号，控制所述PMOS的栅极电压处于高电平；
在所述输出电压比所述输入电压高出所述预设电压阈值时，所述控制电路还用于根据所述电流反馈信号、所述电压反馈信号和所述振荡器输出的时钟信号，控制所述PMOS交替导通关断，并控制所述NMOS交替导通关断，且所述PMOS导通时所述NMOS关断、所述PMOS关断时所述NMOS导通。
第三方面，本申请实施例提供了一种电子设备，包括如第二方面中任一所述的升压电路，所述电子设备用于根据所述升压电路，对所述电子设备的输出电压进行提高，并在所述输出电压升高的过程中对所述输出电压进行平滑调整。
第四方面，本申请实施例提供了一种芯片系统，包括所述如第二方面中任一所述的升压电路，所述芯片系统用于根据所述升压电路，对所述芯片系统所在的电子设备的输出电压进行提高，并在所述输出电压升高的过程中对所述输出电压进行平滑调整。
本申请实施例提供的升压电路，控制电路中的脉冲宽度调制子模块和振荡器根据升压电路反馈的第一反馈信号和第二反馈信号，调整输出的脉冲宽度调制波和时钟信号，则控制电路中的逻辑子模块可以根据脉冲宽度调制波和时钟信号，调整PMOS和NMOS的导通时间，使得输出电压在比输入电压高出预设电压阈值的前后，在PMOS导通时电感的放电量与NMOS导通时电感的充电量相同，也即是电感的平均电流保持不变，从而可以平滑提高输出电压。
附图说明
图1是现有技术中的一种DC-DC升压转换器的输出电压的波形图；
图2是本申请实施例提供的一种升压电路的拓扑架构图；
图3是本申请实施例提供的另一种升压电路的拓扑架构图；
图4是本申请实施例提供的一种输出电压的波形图；
图5是本申请实施例提供的一种振荡器的拓扑架构图；
图6是本申请实施例提供的一种降频自恢复电路的电路图。
具体实施方式
目前的DC-DC升压转换器中，电感的充电时间和放电时间保持不变，在电感放电的过程中，DC-DC升压转换器的输出电压高于输入电压后，电感放电速度变慢，则电感放电时释放的能量小于输出电压低于输入电压时释放的能量，因而电感在每次放电之后的剩余能量会逐渐增加。在电感每次充电的过程中，电感中存储的能量继续增加，当电感的电流过大时会出现电感过冲的现象，输出电压加速上升。当检测到这种现象时，DC-DC升压转换器根据环路响应进行调节，减少电感的充电时间，增加电感的放电时间，使得电感平均电流平滑上升，然而由于环路调节具有一定的延迟，往往会导致电感平均电流等于或小于输出电压所需的电流，从而使得DC-DC升压转换器输出电压停止上升甚至下降，从而会出现台阶或回勾现象。
本申请实施例提供了一种升压电路，通过调整升压电路中振荡器输出的时钟信号，提高电感放电时间，避免电感出现过冲现象，进而可以避免输出电压出现回勾或台阶现象。
图2是本申请实施例提供的升压电路的拓扑架构图，如图2所示，该升压电路可以包括：电感（L）201、P沟道金属-氧化物-半导体场效应晶体管（positive channel metaloxide semiconductor，PMOS）202、N沟道金属-氧化物-半导体场效应晶体管（negativechannel positive channel metal oxide semiconductor，NMOS）203、控制电路204、反馈模块205、衬底切换模块206、供电模块207和负载模块208。
其中，电感201的一端与电模块207的高电位端连接，电感201的另一端与PMOS202的第一端（D1）和NMOS203的漏极（D）连接；PMOS202的第二端（D2）分别与反馈模块205的第一输入端（IN-R1）、衬底切换模块206的第一输入端（IN-B1）和负载模块208的输入端连接，PMOS202的栅极与控制电路204的第一输出端（PDRV）连接，PMOS202的衬底（B）与衬底切换模块206的第一输出端（VBODY）连接；NMOS203的源极（S）与地电位（GND）连接，NMOS203的漏极（D）还与反馈模块205的第二输入端（IN-R2）连接，NMOS203的栅极与控制电路204的第二输出端（NDRV）连接。
供电模块207的高电位端与衬底切换模块206的第二输入端（IN-B2）连接，供电模块207的低电位端与地电位（GND）连接。控制电路204的第一输入端（IN-C1）与反馈模块205的第一输出端连接，控制电路204的第二输入端（IN-C2）与衬底切换模块206的第二输出端（ENPFET）连接，控制电路204的第三输入端（IN-C3）与反馈模块205的第二输出端连接。负载模块208的输出端与地电位（GND）连接。
升压电路在工作过程中，供电模块207为电感201充电，控制电路204可以控制PMOS202和NMOS203的导通关断，使得电感201可以在NMOS203关断、且PMOS202导通时放电，从而为负载模块208提供电能。相应的，PMOS202的第二端（D2）的电位，也即是输出电压（Vout）在电感201放电的过程中不断升高，最后实现输出电压（Vout）高于输入电压（Vin）。在输出电压（Vout）比输入电压（Vin）高出预设电压阈值时，控制电路204通过调整PMOS202和NMOS203的导通时间，使得电感201在PMOS202导通时的放电量等于在NMOS203导通时的充电量，可以避免输出电压（Vout）出现回勾或台阶现象。
下面介绍升压电路中各个模块对应的电路，参见图3，控制电路204可以包括：逻辑子模块2041、驱动子模块2042、基准子模块2043、脉冲宽度调制(pulse width modulation，PWM)子模块2044、振荡器2045、比较器2046、软启动子模块2047、斜坡补偿等效子模块2048和补偿网络2049。
其中，逻辑子模块2041的输出端与驱动子模块2042的第一输入端连接，逻辑子模块2041的第一输入端与振荡器2045的输出端连接，逻辑子模块2041的第二输入端与PWM子模块2044的输出端连接。
逻辑子模块2041可以根据振荡器2045输出的时钟信号和PWM子模块2044输出的PWM波，向驱动子模块2042输出逻辑信号，以便驱动子模块2042可以根据该逻辑信号调整输出的高低电平。
其中，高电平可以为大于PMOS202的阈值电压和NMOS203的阈值电压的电位信号，低电平可以为低于高电平、且与高电平之间的电位差值大于PMOS202的阈值电压和NMOS203的阈值电压的电位。另外，在实际应用中，高电平也可以称为高电平信号，低电平也可以称为低电平信号。
驱动子模块2042的第二输入端为控制电路204的第二输入端（IN-C2），与衬底切换模块206的第二输出端（ENPFET）连接；驱动子模块2042的第一输出端为控制电路204的第一输出端（PDRV），与PMOS202的栅极连接；驱动子模块2042的第二输出端为控制电路204的第二输出端（NDRV），与NMOS203的栅极连接。
驱动子模块2042可以接收并根据逻辑子模块2041输出的逻辑信号，结合衬底切换模块206的第二输出端（ENPFET）所输出的信号，调整控制电路204的第一输出端（PDRV）和第二输出端（NDRV）所输出的高电平或低电平，从而控制PMOS202和NMOS203的导通关断。
振荡器2045的第一输入端与基准子模块2043的输出端连接，振荡器2045的第二输入端为控制电路204的第二输入端（IN-C2），与衬底切换模块206的第二输出端（ENPFET）连接，振荡器2045的第三输入端与软启动子模块2047的输出端连接。
振荡器2045可以根据基准子模块2043输出的基准电压、软启动子模块2047输出的斜坡信号、以及衬底切换模块206的第二输出端（ENPFET）输出的高电平或低电平，输出时钟信号，以使逻辑子模块2041可以根据该时钟信号，控制NMOS203的导通关断。
PWM子模块2044的正向输入端为控制电路204的第三输入端（IN-C3），分别与斜坡补偿等效子模块2048的输入端和反馈模块205的第二输出端连接，其中，输入PWM子模块2044的正向输入端的信号，是斜坡补偿等效子模块2048的输出端输出的信号与反馈模块205的第二输出端输出的电流反馈信号经过加和后得到的。PWM子模块2044的负向输入端分别与比较器2046的输出端和补偿网络2049的输出端连接。
PWM子模块2044可以根据反馈模块输出的流过电感201的电流反馈信号、以及比较器2046基于反馈模块205反馈的电压反馈信号输出的比较信号，输出PWM波，使得逻辑子模块2041可以根据该PWM波控制PMOS202和NMOS203的导通关断。
比较器2046的正向输入端与基准子模块2043的输出端连接，比较器2046的负向输入端与反馈模块205的第一输出端连接，比较器2046的第三输入端与软启动子模块2047的输出端连接。
比较器2046可以根据反馈模块205反馈的输出电压与基准子模块2043输出的基准电压或软启动子模块2047输出的斜坡信号进行比较，输出比较信号，以便PWM子模块2044可以根据该比较信号生成PWM波。
其中，在软启动子模块2047输出的斜坡信号的电压低于或等于基准子模块2043输出的基准电压时，比较器2046根据斜坡信号和电压反馈信号输出，在斜坡信号的电压高于基准电压时，比较器2046根据基准电压和电压反馈信号输出。
参见图3，反馈模块205可以包括：第一反馈电阻（Rfb1）、第二反馈电阻（Rfb2）和电流采样子模块2051。
其中，第一反馈电阻（Rfb1）和第二反馈电阻（Rfb2）串联连接在PMOS202的第二端（D2）与地电位（GND）之间，电流采样子模块2051的输入端为反馈模块205的第二输入端，与NMOS203的漏极（D）连接，电流采样子模块2051的输出端为反馈模块205的第二输出端，与控制电路204的第三输入端（IN-C3）连接。
若第二反馈电阻（Rfb2）的第一端与PMOS的第二端（D2）连接，第二反馈电阻（Rfb2）的第二端与第一反馈电阻（Rfb1）的第一端连接，第一反馈电阻（Rfb1）的第二端与地电位连接，则第二反馈电阻（Rfb2）的第一端为反馈模块205的第一输入端，第一反馈电阻（Rfb1）的第一端为反馈模块205的第一输出端。
反馈模块205在工作过程中，电流采样子模块2051可以采集流过电感201的电流，得到电流反馈信号，以便PWM子模块2044可以根据该电感电流的大小调整PWM波的波形。而第一反馈电阻（Rfb1）和第二反馈电阻（Rfb2）则可以在PMOS202导通、通过电感201为负载模块208供电时，将第一反馈电阻（Rfb1）两端的电压作为电压反馈信号向PWM子模块2044输出。
例如，在NMOS203导通时，供电模块207为电感201充电，流过电感201的电流不断增大，当电感201的电流达到峰值时，PWM子模块2044可以根据电流采样子模块2051反馈的电流反馈信号，控制PWM波翻转，从而使得NMOS203关断。
参见图3，衬底切换模块206还可以包括第三输出端（VH），该第三输出端（VH）与驱动子模块2042连接，从而为驱动子模块2042供电。
衬底切换模块206在工作过程中，衬底切换模块206可以根据第一输入端（IN-B1）和第二输入端（IN-B2）分别输入的电压高低，选取较高的电压作为衬底切换模块206的输出电压。而且，较高的电压与较低的电压之间的差值，大于预设电压阈值。
例如，在升压电路的输出电压（Vout）低于或等于输入电压（Vin）时，以及输出电压（Vout）高于输入电压（Vin），且输出电压（Vout）与输入电压（Vin）之间的差值小于或等于预设电压阈值时，衬底切换模块206可以将第二输入端（IN-B2）输入的电压作为衬底切换模块206的输出电压。而在输出电压（Vout）比输入电压（Vin）高出预设电压阈值时，衬底切换模块206可以将第一输入端（IN-B1）输入的电压作为衬底切换模块206的输出电压。
衬底切换模块206的第一输出端（VBODY）和第三输出端（VH）输出的电压大小一致，而第二输出端（ENPFET）输出的电压会随着第一输入端（IN-B1）输入的电压大小发生变化。例如，在第一输入端（IN-B1）输入的电压高于第二输入端（IN-B2）输入的电压，且第一输入端（IN-B1）输入的电压与第二输入端（IN-B2）输入的电压之间的差值大于预设电压阈值时，第二输出端（ENPFET）输出的电压会出现翻转。
参见图3，供电模块207可以包括：直流电压源、输入电容（Cin）和电容等效电阻（RESR1）。
其中，直流电压源的正极是供电模块207的高电位端，直流电压源的负极与地电位（GND）连接。例如，该直流电压源可以为电子设备的内置电池。
电容等效电阻（RESR1）和输入电容（Cin）串联连接在直流电压源的正极与地电位（GND）之间，输入电容（Cin）用于平滑滤波。
参见图3，负载模块208可以包括：负载、输出电容（Cout）和电容等效电阻（RESR2）。
其中，负载为升压电路所在的电子设备用于实现设备功能的元器件，在本申请实施例中可以将负载等效为电阻（RL）。
电阻（RL）串联连接在PMOS202的第二端（D2）与地电位（GND）之间。若电阻（RL）的第一端与PMOS202的第二端（D2）连接，电阻（RL）的第二端与地电位（GND）连接，则电阻（RL）的第一端为负载模块208的输入端，电阻（RL）的第二端为负载模块208的输出端。
电容等效电阻（RESR2）和输出电容（Cout）串联连接在PMOS202的第二端（D2）与地电位（GND）之间，输出电容（Cout）用于储能并为负载续流。
升压电路在通过上述各个模块进行工作的过程中，可以根据输出电压（Vout）的大小变化，将升压电路的工作过程分为两个阶段：
第一阶段：在输出电压（Vout）小于或等于输入电压（Vin）的阶段、以及在输出电压（Vout）大于输入电压（Vin）、但是输出电压（Vout）与输入电压（Vin）之间的差值小于或等于预设电压阈值。
升压电路上电之后，驱动子模块2042可以根据衬底切换模块206的第二输出端（ENPFET）输出的电压，控制驱动子模块2042的第一输出端持续输出高电平，也即是控制电路控制第一输出端（PDRV）持续输出高电平，以使PMOS202在NMOS203导通时关断。
驱动子模块2042还可以根据振荡器2045输出的时钟信号和反馈模块205反馈的电流反馈信号，先控制驱动子模块2042的第二输出端，也即是控制电路先控制第二输出端（NDRV）输出高电平，使得NMOS导通。相应的，供电模块207、电感201和NMOS203形成回路，供电模块207为电感201充电，电感电流升高。
若电流反馈信号指示流过电感201的电流达到峰值，则控制电路204可以控制第二输出端（NDRV）输出低电平，使得NMOS203关断。相应的，电感201与PMOS202相连接的一端（Lx）电位升高，使得Lx的电位与PMOS202的栅极之间的电位差值大于PMOS202的阈值电压，使得PMOS202导通。供电模块207、电感201、PMOS202和负载模块208形成回路，电感201开始放电，从而为负载模块208中的负载供电。而且，电感201还可以为输出电容（Cout）充电，以便在PMOS202断开时，输出电容（Cout）可以继续为负载供电，减缓输出电压（Vout）的下降速度。
在电感201放电一段时间后，控制电路204再次根据振荡器2045输出的时钟信号和反馈模块205反馈的电压反馈信号，控制第二输出端（NDRV）再次输出高电平，使得NMOS203再次导通，则Lx的电位下降，使得PMOS202关断，电感201停止放电，供电模块207的直流电压源开始对电感201进行充电。
升压电路可以按照上述方式循环不断地提高输出电压（Vout），直至进入第二阶段，也即是输出电压（Vout）高于输入电压（Vin）、且输出电压（Vout）与输入电压（Vin）之间的差值大于预设电压阈值。
进入第二阶段后，衬底切换模块206的第一输入端（IN-B1）输入的电压高于第二输入端（IN-B2）输入的电压，且第一输入端（IN-B1）输入的电压与第二输入端（IN-B2）输入的电压之间的差值大于预设电压阈值，则衬底切换模块206的第一输出端（VBODY）和第三输出端（VH）输出的电压变化为输出电压（Vout）。而且，衬底切换模块206的第二输出端（ENPFET）输出的电压发生翻转，不再对控制电路204的第一输出端（PDRV）输出的电平造成影响，则逻辑子模块2041可以根据振荡器2045输出的时钟信号和PWM子模块2044输出的PWM波，对驱动子模块2042的第一输出端所输出的电平进行调整，从而可以在控制NMOS203导通关断的基础上，进一步控制PMOS202的导通关断，通过调整PMOS202导通的时长，可以避免输出电压（Vout）下降，出现台阶或回勾现象。
例如，参见图4，图4示出了升压电路在第二阶段时各项参数的波形图，该波形图中包括：衬底切换模块206的第二输出端（ENPFET）输出的电压、软启动子模块2047输出的斜坡信号的电压（SS）、输出电压（Vout）、输入电压（Vin）、控制电路204的第一输出端（PDRV）输出的电压、控制电路204的第二输出端（NDRV）输出的电压、以及电感电流（IL）。与图1所示的波形图相比，输出电压（Vout）并未下降导致出现回勾或台阶的现象。
相应的，在调整PMOS202导通的时长的过程中，振荡器2045可以根据内部的降频自恢复电路，调整振荡器2045输出的时钟信号，提高PMOS202的导通时间，使得PMOS202导通的时间提高，从而延长电感201放电的时间，避免输出电压（Vout）下降，出现回勾或台阶现象。
需要说明的是，在实际应用中，在NMOS203导通时，PMOS202关断，则PMOS202的第一端（D1）为PMOS的漏极，PMOS202的第二端（D2）为PMOS的源极；在NMOS203关断时，PMOS202导通，则PMOS202的第一端（D1）为PMOS的源极，PMOS202的第二端（D2）为PMOS的漏极。
参见图5，图5示出了振荡器2045的电路图，振荡器2045包括：降频自恢复电路（FREQ-VAR）、比较器（I0）、电流源偏置（IB1）、第一充电电容（C1）、第二充电电容（C2）、参考PMOS（MP0）、第三镜像PMOS（MP1）、第四镜像PMOS（MP2）、第一反馈NMOS（MN2）、第二反馈NMOS（MN1）和电流镜NMOS（MN0）、多个非门（I1、I3、I5、I6、I7和I8）和多个或非门（I2和I4）。
其中，参考PMOS（MP0）、第三镜像PMOS（MP1）、第四镜像PMOS（MP2）和电流源偏置（IB1）可以组成电流源（如镜像电流源），流过MP0的电流为基准电流，流过MP1的电流为第三镜像电流，流过MP2的电流为第四镜像电流。
而且，比较器（I0）、第一充电电容（C1）、第二充电电容（C2）、第一反馈NMOS（MN2）、第二反馈NMOS（MN1）、电流镜NMOS（MN0）、多个非门（I1、I3、I5、I6、I7和I8）和多个或非门（I2和I4）可以组成充放电振荡模块。
具体地，降频自恢复电路的第一输入端与供电模块207的高电位端连接；降频自恢复电路的第二输入端为振荡器2045的第二输入端，与衬底切换模块206的第二输出端（ENPFET）连接；降频自恢复电路的第三输入端为振荡器2045的第三输入端，与软启动子模块2047的输出端连接；降频自恢复电路的第四输入端与MP0、MP1和MP2的栅极连接。
降频自恢复电路的输出端分别与比较器（I0）的负向输入端和第一充电电容（C1）的第一端连接，其中，第一充电电容（C1）的第二端与地电位（GND）连接。
比较器（I0）的正向输入端为振荡器2045的第一输入端，与基准子模块2043的输出端连接。比较器（I0）的输出端与逻辑门电路的第一输入端连接，逻辑门电路是由多个非门（I1、I3、I5、I6、I7和I8）和多个或非门（I2和I4）组成的。其中，或非门I2和或非门I4可以组成RS锁存器，逻辑门电路中的多个非门（I1、I3、I5、I6、I7和I8）和多个或非门（I2和I4）的连接关系如图5所示，在此不再赘述。
MP1的漏极还与逻辑门电路的第二输入端连接，MP0、MP1、MP2和电流源偏置（IB1）的连接关系如图5所示，在此不再赘述。
MN0的栅极与MP2的漏极连接，MN0的漏极与MP1的漏极连接，MN0的源极与地电位（GND）连接；MN1的栅极与非门I6的输出端连接，MN1的漏极与MP2的漏极连接，MN1的源极与地电位（GND）连接；MN2的栅极与非门I5的输出端连接，MN2的漏极与第一充电电容（C1）的第一端连接，MN2的源极与地电位（GND）连接。第二充电电容（C2）的第一端与MP2的漏极连接，第二充电电容（C2）的第二端与地电位（GND）连接。
振荡器2045在工作过程中，升压电路上电，降频自恢复电路（FREQ-VAR）的第一输出端输出镜像电流对第一充电电容（C1）充电，此时第一充电电容（C1）的第一端的电位较低，比较器2046（I0）根据第一充电电容（C1）的第一端的电位和基准子模块2043输出的基准电压进行比较，向逻辑门电路的第一输入端输出高电平信号，MN2的栅极接收逻辑门电路输出的低电平信号，控制MN2关断。
在降频自恢复电路（FREQ-VAR）为第一充电电容（C1）充电一段时间后，第一充电电容（C1）第一端的电位高于基准电压，则比较器2046（I0）向逻辑门电路的第一输入端输出低电平信号，则MN2的栅极接收逻辑门电路输出的高电平信号，控制MN2导通，则第一充电电容（C1）开始放电。同时，逻辑门电路可以向MN1的栅极输出低电平信号，则MN1关断，电流镜开始为第二充电电容（C2）充电。在第二充电电容（C2）第一端的电位高于MN0的阈值电压时，MN0导通，逻辑门电路的第二输入端的电位由高电平变为低电平，则逻辑门电路可以向MN1的栅极输出高电平信号，第二充电电容（C2）开始放电。
在第二充电电容（C2）充电的过程中，第一充电电容（C1）持续放电，若第一充电电容（C1）第一端的电位低于基准电压，且第二充电电容（C2）开始放电，则比较器2046（I0）向逻辑门电路的第一输入端输出高电平信号，MN2关断，降频自恢复电路再次为第一充电电容（C1）充电，则第一充电电容（C1）和第二充电电容（C2）可以循环上述充放电的过程，实现时钟信号（CLK）的输出。
在升压电路的升压过程进入第二阶段后，衬底切换模块206的第二输出端（ENPFET）输出的电压由高电平变化为低电平，则可以控制降频自恢复电路输出的镜像电流减小，则降频自恢复电路为第一充电电容（C1）充电的时间增加，使得振荡器2045输出的时钟信号翻转的时间也相应增加，结合图4中控制电路204的第一输出端（PDRV）对应的电压波形可知，PMOS202的导通时间提高，电感201的放电时间提高，可以避免升压电路的输出电压（Vout）下降出现回勾或台阶现象。
需要说明的是，在实际应用中，为了简化振荡器2045的电路结构，可以将振荡器2045中的第二充电电容（C2）、MN0、MN1、MP1和MP2去除，振荡器2045可以仅通过第一充电电容（C1）的充放电过程输出时钟信号，该过程与上述通过第一充电电容（C1）和第二充电电容（C2）充放电的过程类似，在此不再赘述。
参见图6，图6示出了降频自恢复电路的电路图，降频自恢复电路包括：第一分压电阻（RD1）、第二分压电阻（RD2）、非门（I9）、多个PMOS管（MP3A、MP3B、MP4和MP5）、分流控制NMOS管（MN3）和反相器（I9）。
其中，MP3A为第一镜像PMOS，MP3B为第二镜像PMOS，MP4为第一分流PMOS，MP5为第二分流PMOS。而且，MP3A和MP3B可以组成镜像模块，流过MP3A的电流为第一镜像电流，流过MP3B的电流为第二镜像电流；MP4、MP5、MN3和反相器（I9）可以组成分流模块；第一分压电阻（RD1）和第二分压电阻（RD2）可以组成分压模块。
具体地，第一分压电阻（RD1）和第二分压电阻（RD2）串联连接在供电模块207的高电位端与地电位（GND）之间。例如，第二分压电阻（RD2）的第一端与供电模块207的高电位端连接，第一分压电阻（RD1）的第二端与地电位（GND）连接，第二分压电阻（RD2）的第二端与第一分压电阻（RD1）的第一端连接。
MP3A的栅极和MP3B的栅极，作为降频自恢复电路的第四输入端，与图5中所示的MP0的栅极连接。MP4的源极和MP5的源极均与MP3A的漏极连接，MP4的漏极和MP3B的漏极均为降频自恢复电路的第一输出端，分别与图5中所示的比较器（I0）的负向输入端和第一充电电容（C1）的第一端连接。MP4的栅极连接在第一分压电阻（RD1）和第二分压电阻（RD2）之间。
MP5的漏极与MN3的漏极连接，MP5的栅极为降频自恢复电路的第三输入端，与软启动子模块2047的输出端连接。MN3的源极与地电位（GND）连接，MN3的栅极与非门（I9）的输出端连接。非门（I9）的输入端，为降频自恢复电路的第二输入端，与衬底切换模块206的第二输出端（ENPFET）连接。
在升压电路的升压过程进入第二阶段后，由于软启动子模块2047输出的电压为斜坡信号，此时MP5的栅极电压与反馈模块205的第一输出端反馈的电压基本相等，而且预先设置的第一分压电阻（RD1）与第二分压电阻（RD2）的比例，与反馈模块205中第一反馈电阻（Rfb1）和第二反馈电阻（Rfb2）的比例一致。另外，此时供电模块207的高电位端的电压，也即是升压电路的输入电压（Vin）与反馈模块205的第一输入端的电压也基本相同，则MP4的栅极电压与MP5的栅极电压基本一致。
由于衬底切换模块206的第二输出端（ENPFET）输出的电压此时由高电平变化为低电平，则MN3导通，则流过MP4的电流与流过MP5的电流的比例，是由MP4的尺寸与MP5的尺寸之间的比例决定的。相应的，MP5的尺寸大于MP4的尺寸，则流过MP5的电流较多，流过MP4的电流较小，则降频自恢复电路（FREQ-VAR）为第一充电电容（C1）充电的时间增加，振荡器2045输出的时钟信号由第一频率降低为第二频率，从而可以提高电感201的放电时间，避免升压电路的输出电压（Vout）下降出现回勾或台阶现象。
由于软启动子模块2047输出的电压为斜坡信号，会随着时间增加而提高输出电压，则MP5的栅极电压逐渐升高，而MP5的源极电压不变，MP5的导通沟道逐渐减小直至夹断，则流过MP5的电流也逐渐减小，直至MP5关断，不再有电流流过。相对应的，流过MP5的电流减小，则流过MP4的电流增加，降频自恢复电路对第一充电电容（C1）充电的时间也逐渐减少，直至恢复至衬底切换模块206的第二输出端（ENPFET）输出的电压翻转之前的状态，也即是振荡器2045输出的时钟信号也逐渐由第二频率恢复为第一频率。
需要说明的是，在调节降频自恢复电路输出的为第一充电电容（C1）进行充电的镜像电流的过程中，还可以对MP3B的器件尺寸与MP3A的器件尺寸进行调整，从而可以提高调整镜像电流的灵活性。但是，在实际应用中，为了简化降频自恢复电路，可以去除MP3B。
另外需要说明的是，振荡器2045在衬底切换模块206的第二输出端（ENPFET）输出的电压翻转之前的振荡器2045频率为第一频率f1，而在衬底切换模块206的第二输出端（ENPFET）输出的电压翻转之后，振荡器2045频率跳变为第二频率f2，之后，振荡器2045频率再逐渐恢复至第一频率f1。
参见图4，在振荡器2045频率不断变换的过程中，PMOS202导通时间延长，使得电感201可以在放电速度变慢的情况下，平滑提升输出电压（Vout）。而且，通过保持NMOS导通时间不变，供电模块207对电感201进行充电的电量也保持不变。因此，如图4所示，电感201的平均电流保持不变。
相应的，在升压电路的升压过程处于第一阶段时，占空比几乎不受输出电压的影 响，此时NMOS203的占空比
Figure 363430DEST_PATH_IMAGE001
表示为：
Figure 811729DEST_PATH_IMAGE002
其中，
Figure 857045DEST_PATH_IMAGE003
为输入电压，
Figure 783413DEST_PATH_IMAGE004
为PMOS202在第一阶段的栅极电压。
在升压电路的升压过程处于第二阶段时，此时占空比
Figure 128944DEST_PATH_IMAGE005
可以表示为：
Figure 216986DEST_PATH_IMAGE006
其中，
Figure 513712DEST_PATH_IMAGE007
为电感电流，
Figure 243771DEST_PATH_IMAGE008
为PMOS202的导通阻抗，
Figure 178229DEST_PATH_IMAGE009
为衬底切换模块206在进 入第二阶段时切换输出电压的迟滞电压，
Figure 702751DEST_PATH_IMAGE003
为输入电压。
与
Figure 988239DEST_PATH_IMAGE001
和
Figure 990830DEST_PATH_IMAGE010
相对应的，振荡器2045的振荡频率由f1降低至f2并缓慢恢复至f1，振荡 频率在升压电路启动过程中的变化，使得NMOS203的导通时长不发生变化，即
Figure 45374DEST_PATH_IMAGE011
。
综上所述，本申请实施例提供的升压电路，控制电路中的脉冲宽度调制子模块和振荡器根据升压电路反馈的第一反馈信号和第二反馈信号，调整输出的脉冲宽度调制波和时钟信号，则控制电路中的逻辑子模块可以根据脉冲宽度调制波和时钟信号，调整PMOS和NMOS的导通时间，使得输出电压在比输入电压高出预设电压阈值的前后，在PMOS导通时电感的放电量与NMOS导通时电感的充电量相同，也即是电感的平均电流保持不变，从而可以平滑提高输出电压。
也即是，输出电压在高于输入电压一定程度之后，Lx的电位与输出电压之间的电压差较小，电感放电变慢，通过提高PMOS的导通时间，电感在提高后的导通时间内的放电量，与输出电压在高于输入电压一定程度之前电感的放电量相同。而且，通过控制NMOS的导通时间不变，可以控制供电模块为电感进行充电的充电量保持不变，从而可以避免升压电路由于电感过冲出现的回勾或台阶现象，可以实现输出电压的平滑输出。
而且，通过在输出电压在高于输入电压一定程度之前，通过将PMOS的栅极电压置于高电位，仅通过NMOS的交替导通关断，使得PMOS仅在Lx的电位与PMOS的栅极电压之间的差值，高于PMOS的阈值电压时导通，可以进一步提升输出电压上升的平滑程度。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读存储介质至少可以包括：能够将计算机程序代码携带到拍照装置/终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器（Read-Only Memory ，ROM）、随机存取存储器（RandomAccess Memory，RAM）、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置/设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种控制电路，其特征在于，所述控制电路用于控制与所述控制电路连接的升压电路，所述升压电路用于使输出电压高于所述升压电路的输入电压；
所述控制电路包括：脉冲宽度调制子模块、振荡器和逻辑子模块；
所述控制电路用于接收所述升压电路反馈的第一反馈信号和第二反馈信号；
所述脉冲宽度调制子模块用于根据所述第一反馈信号，调整所述脉冲宽度调制子模块输出的脉冲宽度调制波，所述振荡器用于根据所述第二反馈信号，调整所述振荡器输出的时钟信号，所述逻辑子模块用于根据所述脉冲宽度调制波和所述时钟信号，控制所述升压电路中N沟道金属-氧化物-半导体场效应晶体管NMOS的通断状态；
在所述输出电压比所述输入电压高出预设电压阈值时，所述逻辑子模块用于根据所述时钟信号，调整所述升压电路中P沟道金属-氧化物-半导体场效应晶体管PMOS的导通时间。
2.根据权利要求1所述的控制电路，其特征在于，在所述第二反馈信号由高电平信号切换为低电平信号时，所述时钟信号由第一频率降低至第二频率；之后所述第二反馈信号持续为所述低电平信号，所述时钟信号在预设时间内由所述第二频率恢复至所述第一频率。
3.根据权利要求1所述的控制电路，其特征在于，所述振荡器包括：降频自恢复电路、电流源和充放电振荡模块；
所述电流源用于为所述降频自恢复电路提供基准电流，所述降频自恢复电路用于根据所述基准电流生成镜像电流，并根据所述升压电路反馈的所述第二反馈信号，调整所述镜像电流的大小，并通过调整后的镜像电流对所述充放电振荡模块进行充电；
所述降频自恢复电路包括：分流模块、分压模块和镜像模块；
所述镜像模块用于根据所述基准电流生成所述镜像电流，所述分流模块用于根据分压模块输出的电压对所述镜像电流进行分流，得到所述调整后的镜像电流，并通过所述调整后的镜像电流对所述充放电振荡模块进行充电。
4.根据权利要求3所述的控制电路，其特征在于，所述控制电路包括：软启动子模块，所述软启动子模块用于输出斜坡信号，所述斜坡信号的电压随时间上升；
所述分流模块包括：第一分流PMOS、第二分流PMOS、分流控制NMOS和反相器，所述分压模块包括：第一分压电阻和第二分压电阻，所述镜像模块包括：第一镜像PMOS；
所述第一镜像PMOS与所述电流源连接，所述第一镜像PMOS用于根据所述电流源提供的所述基准电流生成第一镜像电流；
所述第一分压电阻和所述第二分压电阻串联连接在所述升压电路和地电位之间；
所述第一分流PMOS的栅极连接在所述第一分压电阻和所述第二分压电阻之间，所述第一分流PMOS的漏极与所述充放电振荡模块连接，用于向所述充放电振荡模块输入用于充电的所述第一镜像电流；
所述第二分流PMOS的栅极与所述软启动子模块的输出端连接，所述第二分流PMOS的漏极与所述分流控制NMOS的漏极连接，所述第二分流PMOS的源极和所述第一分流PMOS的源极，均与所述第一镜像PMOS的漏极连接；
所述分流控制NMOS的源极与所述地电位连接，所述分流控制NMOS的栅极与所述反相器的输出端连接，所述反相器的输入端与所述升压电路连接，用于接收所述升压电路反馈的所述第二反馈信号。
5.根据权利要求4所述的控制电路，其特征在于，所述镜像模块还包括：第二镜像PMOS；
所述第二镜像PMOS与所述电流源连接，所述第二镜像PMOS用于根据所述电流源提供的所述基准电流生成第二镜像电流；
所述第二镜像PMOS的漏极与所述充放电振荡模块连接，用于向所述充放电振荡模块输入用于充电的所述第二镜像电流。
6.根据权利要求3所述的控制电路，其特征在于，所述充放电振荡模块包括：第一充电电容、第一反馈NMOS、比较器和逻辑门电路；
所述第一充电电容用于根据所述降频自恢复电路的分流模块输出的镜像电流进行充电，所述第一反馈NMOS与所述逻辑门电路连接，用于根据所述逻辑门电路反馈的信号，控制所述第一充电电容放电；
所述比较器的正向输入端用于输入基准电压，所述比较器的负向输入端连接在所述降频自恢复电路和所述第一充电电容之间；
所述逻辑门电路用于根据所述比较器输出的比较信号输出所述时钟信号。
7.根据权利要求6所述的控制电路，其特征在于，所述电流源为镜像电流源，所述电流源包括：参考PMOS、第三镜像PMOS和第四镜像PMOS，流过所述参考PMOS的电流为所述基准电流，流过所述第三镜像PMOS的电流为第三镜像电流，流过所述第四镜像PMOS的电流为第四镜像电流；
所述充放电振荡模块还包括：第二充电电容、第二反馈NMOS和电流镜NMOS；
所述第二充电电容连接在所述第四镜像PMOS的漏极与地电位之间，用于根据所述第四镜像电流进行充电，所述第二反馈NMOS的源极和漏极分别连接在所述第二充电电容的两端，且所述第二反馈NMOS的源极与所述地电位连接；
所述电流镜NMOS的漏极与所述第三镜像PMOS的漏极连接，所述电流镜NMOS的源极与所述地电位连接，所述电流镜NMOS的栅极与所述第二反馈NMOS的漏极连接；
所述电流镜NMOS的漏极还与所述逻辑门电路连接，用于向所述逻辑门电路输入信号调整所述逻辑门电路输出的所述时钟信号，所述逻辑门电路用于根据所述比较器输出的比较信号和所述电流镜NMOS的漏极输出的信号输出所述时钟信号；
所述第二反馈NMOS的栅极与所述逻辑门电路连接，用于根据所述逻辑门电路输出的信号，控制所述第二充电电容充放电。
8.一种升压电路，其特征在于，所述升压电路包括：电感、PMOS、NMOS、反馈模块、衬底切换模块、供电模块和如权利要求1至7任一所述的控制电路；
在所述NMOS导通时所述供电模块用于为所述电感充电，在所述PMOS导通时所述电感用于通过所述PMOS的第一端进行放电，所述PMOS的第二端的电位为所述升压电路的输出电压；
所述反馈模块用于根据流过所述电感的电流和所述输出电压，向所述控制电路反馈所述第一反馈信号，所述衬底切换模块用于根据所述供电模块提供的输入电压和所述PMOS提供的所述输出电压，控制所述PMOS的衬底电位、以及向所述控制电路反馈所述第二反馈信号。
9.根据权利要求8所述的升压电路，其特征在于，所述第一反馈信号包括：电压反馈信号和电流反馈信号；
所述反馈模块具体用于根据所述输出电压向所述控制电路反馈所述电压反馈信号，并根据所述电感的电流向所述控制电路反馈所述电流反馈信号；
所述反馈模块包括：第一反馈电阻和第二反馈电阻，所述第一反馈电阻与所述第二反馈电阻串联连接在所述PMOS的第二端与地电位之间；
所述电压反馈信号为所述第一反馈电阻与所述第二反馈电阻之间的电位；
所述第一反馈电阻与所述第二反馈电阻之间的比例，与所述控制电路中所述振荡器所包括的第一分压电阻和第二分压电阻之间的比例相同，所述第一反馈电阻和所述第一分压电阻均与所述地电位连接。
10.根据权利要求9所述的升压电路，其特征在于，在所述输出电压低于或等于所述输入电压时、以及在所述输出电压高于所述输入电压、且所述输出电压与所述输入电压之间的差值小于或等于预设电压阈值时，所述控制电路用于根据所述电压反馈信号和所述电流反馈信号，控制所述NMOS导通或关断，并根据所述衬底切换模块输入的所述第二反馈信号，控制所述PMOS的栅极电压处于高电平；
在所述输出电压比所述输入电压高出所述预设电压阈值时，所述控制电路还用于根据所述电流反馈信号、所述电压反馈信号和所述振荡器输出的时钟信号，控制所述PMOS交替导通关断，并控制所述NMOS交替导通关断，且所述PMOS导通时所述NMOS关断、所述PMOS关断时所述NMOS导通。
CN202110410894.1A 2021-04-16 2021-04-16 控制电路及升压电路 Active CN112821762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110410894.1A CN112821762B (zh) 2021-04-16 2021-04-16 控制电路及升压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110410894.1A CN112821762B (zh) 2021-04-16 2021-04-16 控制电路及升压电路

Publications (2)

Publication Number Publication Date
CN112821762A true CN112821762A (zh) 2021-05-18
CN112821762B CN112821762B (zh) 2021-09-03

Family

ID=75862411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110410894.1A Active CN112821762B (zh) 2021-04-16 2021-04-16 控制电路及升压电路

Country Status (1)

Country Link
CN (1) CN112821762B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410989A (zh) * 2021-07-13 2021-09-17 上海艾为电子技术股份有限公司 数字升压电路及其控制方法、电子设备
CN114860017A (zh) * 2022-04-15 2022-08-05 芯海科技（深圳）股份有限公司 一种ldo电路、控制方法、芯片及电子设备
CN115067577A (zh) * 2022-07-12 2022-09-20 无锡市晶源微电子有限公司 气流传感装置及电子烟装置
WO2023034351A1 (en) * 2021-08-31 2023-03-09 Texas Instruments Incorporated Low on-time control for switching power supply

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130335049A1 (en) * 2012-06-13 2013-12-19 Atmel Automotive Gmbh Pulse width modulation based controller
CN104319996A (zh) * 2014-10-30 2015-01-28 武汉大学 一种具有高精度电流检测的同步整流降压转换器芯片
CN106357137A (zh) * 2016-09-30 2017-01-25 四川万康节能环保科技有限公司 一种基于脉冲调整电路的高压静电产生器用直流高压电源
US20180054130A1 (en) * 2016-08-19 2018-02-22 Fairchild Korea Semiconductor Ltd. Short-circuit protection using pulse width modulation (pwm) for resonant converters
CN108776502A (zh) * 2018-06-26 2018-11-09 南京微盟电子有限公司 一种ldo线性稳压器的防倒灌保护电路
CN109889029A (zh) * 2019-03-08 2019-06-14 华北电力大学 一种用于开关电源的软启动电路
CN111190456A (zh) * 2020-01-14 2020-05-22 西安电子科技大学 一种高输入电压双环路稳定的线性稳压器
CN211557147U (zh) * 2020-03-12 2020-09-22 湖北汉瑞景汽车智能系统有限公司 一种程控可调升压电源电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130335049A1 (en) * 2012-06-13 2013-12-19 Atmel Automotive Gmbh Pulse width modulation based controller
CN104319996A (zh) * 2014-10-30 2015-01-28 武汉大学 一种具有高精度电流检测的同步整流降压转换器芯片
US20180054130A1 (en) * 2016-08-19 2018-02-22 Fairchild Korea Semiconductor Ltd. Short-circuit protection using pulse width modulation (pwm) for resonant converters
CN106357137A (zh) * 2016-09-30 2017-01-25 四川万康节能环保科技有限公司 一种基于脉冲调整电路的高压静电产生器用直流高压电源
CN108776502A (zh) * 2018-06-26 2018-11-09 南京微盟电子有限公司 一种ldo线性稳压器的防倒灌保护电路
CN109889029A (zh) * 2019-03-08 2019-06-14 华北电力大学 一种用于开关电源的软启动电路
CN111190456A (zh) * 2020-01-14 2020-05-22 西安电子科技大学 一种高输入电压双环路稳定的线性稳压器
CN211557147U (zh) * 2020-03-12 2020-09-22 湖北汉瑞景汽车智能系统有限公司 一种程控可调升压电源电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOMMASO ROSA 等: "A Novel Start-Up Technique for Time-Based Boost Converters with Seamless PFM/PWM Transition", 《IEEE》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410989A (zh) * 2021-07-13 2021-09-17 上海艾为电子技术股份有限公司 数字升压电路及其控制方法、电子设备
CN113410989B (zh) * 2021-07-13 2022-10-04 上海艾为电子技术股份有限公司 数字升压电路及其控制方法、电子设备
WO2023034351A1 (en) * 2021-08-31 2023-03-09 Texas Instruments Incorporated Low on-time control for switching power supply
CN114860017A (zh) * 2022-04-15 2022-08-05 芯海科技（深圳）股份有限公司 一种ldo电路、控制方法、芯片及电子设备
CN114860017B (zh) * 2022-04-15 2023-09-26 芯海科技（深圳）股份有限公司 一种ldo电路、控制方法、芯片及电子设备
CN115067577A (zh) * 2022-07-12 2022-09-20 无锡市晶源微电子有限公司 气流传感装置及电子烟装置
CN115067577B (zh) * 2022-07-12 2023-10-31 无锡市晶源微电子股份有限公司 气流传感装置及电子烟装置

Also Published As

Publication number Publication date
CN112821762B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN112821762B (zh) 控制电路及升压电路
JP5195182B2 (ja) 電流モード制御型スイッチングレギュレータ
US7907429B2 (en) Circuit and method for a fully integrated switched-capacitor step-down power converter
EP0818875B1 (en) Step-down type DC-DC regulator
EP2979354B1 (en) A voltage modulator
CN100514813C (zh) Dc-dc变换器及其控制单元和方法
US8040121B2 (en) Switching regulator
JP5103084B2 (ja) チャージポンプ回路ならびにその制御回路
US7501802B2 (en) DC-DC converting method and apparatus
US7368900B2 (en) Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same
US8508208B2 (en) Buck-boost regulator with converter bypass function
KR100713797B1 (ko) 승강압형 ｄｃ－ｄｃ 컨버터
JP3556652B2 (ja) Ｄｃ−ｄｃコンバータ
US8018212B1 (en) Buck-boost regulator
US9312772B2 (en) Current limiting scheme for a converter
US7737767B2 (en) Control circuit and control method for charge pump circuit
EP3092708B1 (en) A switched power stage and a method for controlling the latter
JP4791762B2 (ja) スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器
WO2014150930A1 (en) Duty-cycle dependent slope compensation for a current mode switching regulator
JP2000166220A (ja) 電源回路それを用いた表示装置及び電子機器
JP6510288B2 (ja) チャージポンプ回路
US8797010B2 (en) Startup for DC/DC converters
US9531270B2 (en) Power management circuit and method
EP3180845B1 (en) Switched power stage and a method for controlling the latter
CN102386771A (zh) 控制器、电流控制方法以及直流直流转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant