CN112820338B - 三态存储器寻址电路、读取电路、装置及存储器 - Google Patents

三态存储器寻址电路、读取电路、装置及存储器 Download PDF

Info

Publication number
CN112820338B
CN112820338B CN202110103768.1A CN202110103768A CN112820338B CN 112820338 B CN112820338 B CN 112820338B CN 202110103768 A CN202110103768 A CN 202110103768A CN 112820338 B CN112820338 B CN 112820338B
Authority
CN
China
Prior art keywords
coupled
transistor
transistors
mtjs
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110103768.1A
Other languages
English (en)
Other versions
CN112820338A (zh
Inventor
赵巍胜
魏少芊
邓尔雅
康旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN202110103768.1A priority Critical patent/CN112820338B/zh
Publication of CN112820338A publication Critical patent/CN112820338A/zh
Application granted granted Critical
Publication of CN112820338B publication Critical patent/CN112820338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供三态存储器寻址电路、读取电路、装置及存储器，本发明采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。

Description

三态存储器寻址电路、读取电路、装置及存储器
技术领域
本发明涉及半导体领域，更具体的，涉及三态存储器寻址电路、读取电路、装置及存储器。
背景技术
三态随机存储器(TCAM：Ternary Content Addressable Memory)是一种能够存储逻辑‘0’，逻辑‘1’和未知态‘X’三种状态的存储器。广泛应用于路由器地址存储、查找表深度包检测(deep packet inspection)、网络入侵检查/保护系统、物联网、无线传感器网络(wireless sensor networks)、人脸识别(face recognition)、车辆车牌识别(vehiclelicense plate recognition)等需要准确匹配或者模糊匹配的场合。
传统存储器只有储逻辑‘0’和逻辑‘1’两种数据状态，而TCAM中有‘X’态的存在。所以TCAM在匹配到多个正确结果后，还需要利用优先编码器(PE:Priority Encoder) 来确定最优匹配结果。但是PE存在诸多问题，比如在使用PE的TCAM结构中，大量能耗都浪费在内容的重新排列上，因此降低了运行速度、增加了运行功耗。并且随着TCAM容量的不断增加，由PE模块消耗的面积和功耗已经变得不可忽视。针对 PE存在的多种问题，设计者们又提出存储器内优先决策的结构(PDM：Priority- Decision in Memory)。PDM通过三个步骤来确定最优解：①找出匹配的多个数据；②比较这些数据的长度，得出最长长度信息；③找出最长长度对应的数据，并输出地址。但是，除了存储数据外，PDM这种方式还需存储数据的长度信息，造成了额外的面积消耗。
发明内容
本发明提供三态存储器寻址电路、读取电路、装置及存储器，其中三态存储器寻址电路，包括：参考单元、存储单元以及X态判断单元；所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。本发明采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM 中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
本发明第一方面提供一种三态存储器寻址电路，包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
本发明第二方面提供一种三态存储器寻址装置，包括三态存储器寻址电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
本发明第三方面提供一种三态存储器寻址读取电路，包括三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
在优选的实施例中，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
在优选的实施例中，所述晶体管为PMOS晶体管或者NMOS晶体管。
本发明第四方面提供一种三态存储器寻址读取装置，包括：三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
在优选的实施例中，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
在优选的实施例中，所述晶体管为PMOS晶体管或者NMOS晶体管。
本发明第五方面提供一种三态存储器，包括：三态存储器寻址电路、三态存储器寻址读取电路以及外围电路；
所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接；
所述外围电路用于处理和传输匹配结果。
在优选的实施例中，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
本发明的有益效果：
本发明提供三态存储器寻址电路、读取电路、装置及存储器，其中三态存储器寻址电路，包括：参考单元、存储单元以及X态判断单元；所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。本发明采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM 中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施方式中一种现有技术的三态存储器结构示意图之一；
图2为本发明实施方式中一种现有技术三态存储器结构示意图之二；
图3为本发明实施方式中一种现有技术三态存储器结构示意图之三；
图4为本发明实施方式中一种现有技术三态存储器结构示意图之四；
图5为本发明实施方式中三态存储器寻址电路读取电路的结构示意图；
图6为本发明实施方式中一种存储器的电路结构示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。
三态随机存储器(TCAM：Ternary Content Addressable Memory)是一种能够存储逻辑‘0’，逻辑‘1’和未知态‘X’三种状态的存储器。广泛应用于路由器地址存储、查找表深度包检测(deep packet inspection)、网络入侵检查/保护系统、物联网、无线传感器网络(wireless sensor networks)、人脸识别(face recognition)、车辆车牌识别(vehiclelicense plate recognition)等需要准确匹配或者模糊匹配的场合。
传统存储器只有储逻辑‘0’和逻辑‘1’两种数据状态，而TCAM中有‘X’态的存在。所以TCAM在匹配到多个正确结果后，还需要利用优先编码器(PE:Priority Encoder) 来确定最优匹配结果。但是PE存在诸多问题，比如在使用PE的TCAM结构中，大量能耗都浪费在内容的重新排列上，因此降低了运行速度、增加了运行功耗。并且随着TCAM容量的不断增加，由PE模块消耗的面积和功耗已经变得不可忽视。针对 PE存在的多种问题，设计者们又提出存储器内优先决策的结构(PDM：Priority- Decision in Memory)。如图1所示，PDM通过三个步骤来确定最优解：①找出匹配的多个数据；②比较这些数据的长度，得出最长长度信息；③找出最长长度对应的数据，并输出地址。但是，除了存储数据外，PDM这种方式还需存储数据的长度信息，造成了额外的面积消耗。
图2示出了目前已有的技术方案一，如图2所示，方案一中TCAM电路中数据状态存储在两个MTJ中。当寻找逻辑‘1’，且器件中存储的数据为‘1’(即左边MTJ为 AP态，右边MTJ为P态)时，SL为高电平(‘1’)，\SL为低电平(‘0’)，SrL为低电平。通过支路(器件205、M3、M5)的分压，节点X1电压为低，节点X2电压为‘GND’, M1管和M2管均关闭，ML维持高电平，表示数据匹配。寻找逻辑‘1’时，而存储的数据为‘0’(即左边MTJ状态为P，右边MTJ状态为AP)时，通过支路(器件205、 M3、M5)的分压，节点X1电压为高，M1管开启，ML通过M1管放电，表示数据不匹配。
如图3所示，现有技术之二是一种由15个晶体管和4个MTJ组成非易失性 TCAM结构。通过利用4个MTJ不同的状态搭配来代表逻辑‘0’、逻辑‘1’、和‘X’三种状态。通过配置SL和SLB两条线的电压状态来完成读取三种状态的操作。N6 和N7晶体管用在写操作中。
现有技术之三是通过利用PIM的决策方式，如图4，增加数据长度搜索操作来改善TCAM中的功耗和速度问题。将三种数据状态存储在m1-4四个MTJ中。m5和 m6用来存储数据长度信息。通过配置SL、SLB和SM电压，实现PDM操作的三个步骤，如,4所示。
但是上述三种方案具有如下缺点：
方案一缺点：由于读取裕度(sensing margin)较小，需要对M2和M3阈值电压进行精确的控制，可靠性不高。
方案二缺点：完成三种状态的读取工作以后，仍要通过一个PE模块选择最优匹配结果。没有解决由PE模块本身带来的功耗和速度问题。
方案三缺点：由6个MTJ来表示三种数据状态和数据长度，这样的方式占用的面积过大。
基于此，本发明提供一种三态存储器寻址电路，如,5，包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
本发明提供三态存储器寻址电路，采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
可以理解，本发明实施方式中的“耦接”，可以包括第一部件和第二部件直接接触形成的实施方式，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施方式。
本发明的晶体管包括但不限于常规晶体管、隧穿场效应管、FinFET、垂直全环栅晶体管。
本发明所称MTJ为磁性隧道结，所述磁隧道结的形状包括但不限于正方形、长方形、圆形或椭圆形。
本发明中的开关元件和晶体管可以选用NMOS选择晶体管，和/或PMOS选择晶体管，PMOS选择晶体管和NMOS选择晶体管均为金属氧化物半导体管。
在某些实施例中，所述X态判断单元包括：PMOS管和NMOS管构成的反相器。
本发明第二方面实施例提供一种三态存储器寻址装置，包括三态存储器寻址电路，请继续结合图5，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
在某些实施例中，所述X态判断单元包括：PMOS管和NMOS管构成的反相器。
本发明提供三态存储器寻址读取电路，采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
本发明第三方面实施例提供一种三态存储器寻址读取电路，如图5，包括三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
在某些实施例中，所述X态判断单元包括：PMOS管和NMOS管构成的反相器。
在某些实施例中，所述读取电路包括：差分放大电路。
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
在优选的实施例中，所述晶体管为PMOS晶体管或者NMOS晶体管。
结合图4所示，数据读取过程：PRE为预充电信号，当整个系统对ML进行预充电时同时通过P1和P2分别对节点OUTB和OUT进行预充电。如图2所示，当参考单元MTJ状态为AP+P(由上到下)状态时，表示这个存储单元的数据需要与输入数据进行对比，XL电压为低，读取电路正常进行数据的读取。当参考单元电阻为P+AP 状态，表示为X态，如图2所示，即本单元存储数据不需要与输入数据进行对比， XL电压为高。XL通过外围电路控制ML保持高电平。
如表1所示，表1数据查询表
Figure BDA0002916564550000111
如表1所示，本发明提供的电路可以实现上述数据查询，参考单元由图2中M0 和M1串联组成，存储单元由图2中M2和M3串联组成，care：代表数据‘0’或‘1’，don’t care：代表‘X’，ML＝‘1’：代表数据匹配，ML＝‘0’：代表数据不匹配。
本发明提供三态存储器寻址读取电路，采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM中由PE模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
本发明第四方面实施例提供一种三态存储器寻址读取装置，如图5所示，包括：三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
在某些实施例中，所述读取电路包括：差分放大电路。
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
本发明第五方面实施例提供一种三态存储器，如图6所示，包括：三态存储器寻址电路、三态存储器寻址读取电路以及外围电路；
所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接；
所述外围电路用于处理和传输匹配结果。
本发明采用PDM的方式选择数据匹配的最优结果，避免了传统TCAM中由PE 模块带来的大量不必要的能量消耗。同时将X态与参考单元结合，节省了数据长度信息存储单元带来的面积消耗，又能够快速的判断出数据的最优匹配结果。最后由于数据最优匹配结果是通过判断‘X’态的位数，因此，数据存储中‘X’态的位置不受限。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施方式或示例描述的具体特征、结构、材料或者特点包含于本说明书实施方式的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施方式或示例。
此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施方式或示例以及不同实施方式或示例的特征进行结合和组合。以上所述仅为本说明书实施方式的实施方式而已，并不用于限制本说明书实施方式。对于本领域技术人员来说，本说明书实施方式可以有各种更改和变化。凡在本说明书实施方式的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书实施方式的权利要求范围之内。

Claims (10)

1.一种三态存储器寻址电路，其特征在于，包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
2.一种三态存储器寻址装置，其特征在于，包括三态存储器寻址电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端与外部的读取电路耦接。
3.一种三态存储器寻址读取电路，其特征在于，包括三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
4.根据权利要求3所述的三态存储器寻址读取电路，其特征在于，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
5.根据权利要求4所述的三态存储器寻址读取电路，其特征在于，所述晶体管为PMOS晶体管或者NMOS晶体管。
6.一种三态存储器寻址读取装置，其特征在于，包括：三态存储器寻址电路以及读取电路，所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接。
7.根据权利要求6所述的三态存储器寻址读取装置，其特征在于，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
8.根据权利要求7所述的三态存储器寻址读取装置，其特征在于，所述晶体管为PMOS晶体管或者NMOS晶体管。
9.一种三态存储器，其特征在于，包括：三态存储器寻址电路、三态存储器寻址读取电路以及外围电路；
所述三态存储器寻址电路包括：
参考单元、存储单元以及X态判断单元；
所述参考单元包括两个串联的第一MTJ，所述存储单元包括两个串联的第二MTJ，所述两个第一MTJ磁化方向相反；
所述X态判断单元的一端耦接在两个第一MTJ之间的连线上，另一端耦接在两个第二MTJ之间的连线上，用于告知外部处理系统所述寻址电路对应的比特位是否模糊匹配；
其中一个第一MTJ和其中一个第二MTJ远离对应连线的一端各自耦接一开关元件的输入端，所述开关元件的输出端接地设置，两个开关元件的控制端相互耦接；
所述读取电路与其中另一个第一MTJ和其中另一个第二MTJ远离对应连线的一端耦接；
所述外围电路用于处理和传输匹配结果。
10.根据权利要求9所述的三态存储器，其特征在于，所述读取电路包括：
第一晶体管对，所述第一晶体管对中的两个第一晶体管的输入端均耦接一高电平线，输出端均耦接第一节点，其中一个第一晶体管的控制端耦接一预充电压线；
第二晶体管对和第一单晶体管，所述第二晶体管对中的两个第二晶体管的输入端均耦接第一单晶体管的输出端，所述第一单晶体管的输入端耦接第二节点，其中一个第二晶体管的控制端耦接另一预充电压线；
第三晶体管对，所述第三晶体管对中的其中一个第三晶体管的输出端耦接所述第二节点，另一个第三晶体管的输出端耦接第三节点；
第二单晶体管，所述第二单晶体管的输出端耦接所述第一节点，控制端与所述第一单晶体管的控制端耦接；
第四晶体管对，所述第四晶体管对中的其中一个第四晶体管的输出端与所述第二节点耦接，另一个第四晶体管的输出端与所述第三节点耦接，所述其中一个第四晶体管的控制端与所述另一个第三晶体管的控制端均耦接至低电平线；
两个所述第三晶体管的输入端耦接所述存储单元的输出端，两个所述第四晶体管的输入端耦接所述参考单元的输出端；
所述第一节点耦接至其中另一个第一晶体管和其中另一个第二晶体管的控制端。
CN202110103768.1A 2021-01-26 2021-01-26 三态存储器寻址电路、读取电路、装置及存储器 Active CN112820338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110103768.1A CN112820338B (zh) 2021-01-26 2021-01-26 三态存储器寻址电路、读取电路、装置及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110103768.1A CN112820338B (zh) 2021-01-26 2021-01-26 三态存储器寻址电路、读取电路、装置及存储器

Publications (2)

Publication Number Publication Date
CN112820338A CN112820338A (zh) 2021-05-18
CN112820338B true CN112820338B (zh) 2022-08-19

Family

ID=75859334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110103768.1A Active CN112820338B (zh) 2021-01-26 2021-01-26 三态存储器寻址电路、读取电路、装置及存储器

Country Status (1)

Country Link
CN (1) CN112820338B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111823A (zh) * 2019-05-07 2019-08-09 江南大学 一种高容量的mram存储器
CN110875076A (zh) * 2018-08-30 2020-03-10 闪迪技术有限公司 具有自旋轨道转矩设备的内容可寻址存储器
CN111341363A (zh) * 2020-02-19 2020-06-26 中山大学 基于stt-mtj的存算一体系统、芯片及控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790016B2 (en) * 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875076A (zh) * 2018-08-30 2020-03-10 闪迪技术有限公司 具有自旋轨道转矩设备的内容可寻址存储器
CN110111823A (zh) * 2019-05-07 2019-08-09 江南大学 一种高容量的mram存储器
CN111341363A (zh) * 2020-02-19 2020-06-26 中山大学 基于stt-mtj的存算一体系统、芯片及控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Novel MTJ-Based Non-Volatile Ternary Content-Addressable Memory for High-Speed Low-Power and High-Reliable Search Operation";Chengzhi Wang,etc;《IEEE》;20190430;第66卷(第4期);第1454页-1464页 *
"Design of Magnetic Non-Volatile TCAM With Priority-Decision in Memory Technology for High Speed Low Power and High Reliability";Chengzhi Wang,etc;《IEEE》;20200229;第67卷(第2期);第464页-474页 *

Also Published As

Publication number Publication date
CN112820338A (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
US6717844B1 (en) Semiconductor memory device with latch circuit and two magneto-resistance elements
US9847132B1 (en) Ternary content addressable memories
US8027214B2 (en) Asymmetric sense amplifier
US6400594B2 (en) Content addressable memory with potentials of search bit line and/or match line set as intermediate potential between power source potential and ground potential
US6424554B1 (en) Semiconductor memory with multistage local sense amplifier
US5844845A (en) Data read circuit for use in semiconductor storage apparatus of CMOS memory
US7580317B2 (en) Semiconductor memory device
US11238908B2 (en) Memory circuit and method of operating same
US9640258B2 (en) Ternary content addressable memory (TCAM) with magnetic tunnel junction (MTJ) devices
CN113178213B (zh) 存储器器件以及数据处理器件和方法
EP0661709A1 (en) Semiconductor memory having a high speed sense amplifier
KR20090121295A (ko) 집적 회로 퓨즈 어레이
US10930340B2 (en) Semiconductor storage circuit, semiconductor storage apparatus, and data detection method
KR100639049B1 (ko) 메모리 장치 및 방법
CN113764008A (zh) 半导体器件
US20050180224A1 (en) Differential current-mode sensing methods and apparatuses for memories
US7130206B2 (en) Content addressable memory cell including resistive memory elements
US9830959B2 (en) Precharge circuitry for semiconductor memory device
CN112820338B (zh) 三态存储器寻址电路、读取电路、装置及存储器
US6816424B2 (en) Writing to and reading from a RAM or a CAM using current drivers and current sensing logic
US20030206466A1 (en) Associative memory circuit judging whether or not a memory cell content matches search data by performing a differential amplification to a potential of a match line and a reference potential
US6314038B1 (en) Semiconductor memory device for reducing parasitic resistance of the I/O lines
JPS61113191A (ja) 内容アドレス可能メモリセル
KR0140141B1 (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
TWI763266B (zh) 記憶體裝置、資料處理裝置及資料處理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant