CN112817368B - 一种芯片的同步方法及相关装置 - Google Patents
一种芯片的同步方法及相关装置 Download PDFInfo
- Publication number
- CN112817368B CN112817368B CN201911124104.2A CN201911124104A CN112817368B CN 112817368 B CN112817368 B CN 112817368B CN 201911124104 A CN201911124104 A CN 201911124104A CN 112817368 B CN112817368 B CN 112817368B
- Authority
- CN
- China
- Prior art keywords
- chip
- mode
- edge
- signal
- offset time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Laser Beam Printer (AREA)
Abstract
本申请实施例公开了一种芯片的同步方法及相关装置,用于降低芯片设计和布局时的复杂度。本申请实施例方法包括:第一芯片持续向第二芯片发送同步信号;第一芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,进入预设工作模式;第二芯片持续接收同步信号,当接收到的同步信号出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,进入预设工作模式;本申请实施例方法仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片同步进入同一个工作模式,能够有效降低芯片设计和布局时的复杂度。
Description
技术领域
本申请涉及计算机技术领域,尤其涉及一种芯片的同步方法及相关装置。
背景技术
目前,在很多场合下都需要多个芯片来进行同步工作,例如,在激光探测及测距(light detection and ranging LIDAR)信号处理系统中,往往需要多个级联工作的芯片来实现激光探测及测距。
然而,目前的芯片间同步技术较为复杂,需要占用过多的芯片管脚和逻辑资源来实现多个芯片同步进入某一个工作模式,增加了芯片设计和布局的难度。
发明内容
本申请实施例提供了一种芯片的同步方法及相关装置,由主芯片在向从芯片发送的同步信号中加入上升沿或下降沿来触发从芯片进入工作模式,并且主芯片在等待一定时间后再进入工作模式,确保了主芯片和从芯片能够在同一个时间点进入工作模式,本方案中仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片同步进入同一个工作模式,降低了芯片设计和布局时的复杂度。
本申请实施例第一方面提供了一种芯片的同步方法,该方法包括:在需要多芯片同步工作的场景下,第一芯片可以通过芯片管脚间的连接线持续向第二芯片发送同步信号,具体地,该第一芯片可以是主芯片,该第二芯片可以是从芯片,该同步信号为矩形波信号;在第一芯片持续发送同步信号的过程中,该第一芯片可以在同步信号中加入上升沿或下降沿,以使得第二芯片可以根据同步信号中的上升沿或下降沿进入预设工作模式,并且,第一芯片在等待第一偏移时间后,进入预设工作模式,以实现第一芯片和第二芯片同步进入同一个工作模式。
本申请实施例中,由主芯片在向从芯片发送的同步信号中加入上升沿或下降沿来触发从芯片进入工作模式,并且主芯片在等待一定时间后再进入工作模式,确保了主芯片和从芯片能够在同一个时间点进入工作模式,且本方案中仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片同步进入同一个工作模式,降低了芯片设计和布局时的复杂度。
结合上述第一方面,在第一方面第一种可能的实现方式中,第一芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,第一芯片进入预设工作模式,包括:第一芯片在同步信号中加入上升沿,并在等待第一偏移时间后,第一芯片进入第一工作模式;第一芯片在同步信号中加入下降沿,并在等待第一偏移时间后,第一芯片进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式;也就是说,上升沿与第一工作模式具有对应关系,且下降沿与第二工作模式具有对应关系,第一芯片可以根据加入的信号沿的类型决定所进入的工作模式或者通过改变加入的信号沿来实现工作模式的切换。
本申请实施例中,由主芯片在向从芯片发送的同步信号中加入上升沿或下降沿来触发从芯片进入不同的工作模式或者实现工作模式的切换,通过单个同步信号实现了多芯片间同步切换工作模式,降低了芯片设计和布局时的复杂度。
结合上述第一方面第一种可能的实现方式,在第一方面第二种可能的实现方式中,在第一芯片在同步信号中加入上升沿的次数达到预置数值时,第一芯片停止进入第一工作模式,即第一芯片在进入第一工作模式的次数达到预置数值之后,第一芯片不再进入第一工作模式;或者,在第一芯片在同步信号中加入下降沿的次数达到预置数值时,第一芯片停止进入第二工作模式,即第一芯片在进入第二工作模式的次数达到预置数值之后,第一芯片不再进入第二工作模式。
本申请实施例中,在芯片进入某一个工作模式的次数达到预置数值之后,该芯片不再进入该工作模式,从而节省芯片的资源开销,提高了方案的灵活性。
结合上述第一方面,在第一方面第三种可能的实现方式中,在第一芯片和第二芯片为激光探测及测距系统中的芯片的情况下,第一芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,第一芯片进入预设工作模式,包括:第一芯片在同步信号中加入第一信号沿,并在等待第一偏移时间之后,该第一芯片进入激光探测及测距模式;第一芯片在同步信号中加入第二信号沿,并在等待第一偏移时间之后,该第一芯片从激光探测及测距模式切换到标定校准模式,该预设工作模式包括激光探测及测距模式和标定校准模式;其中,该第一信号沿可以为上升沿且第二信号沿为下降沿,或者,该第一信号沿为下降沿且第二信号为上升沿。
本申请实施例中,主芯片根据加入同步信号中信号沿的类型来确定所进入的工作模式,可以实现主芯片和从芯片同时进入激光探测及测距模式,以及从激光探测及测距模式切换到标定校准模式,提高了方案的灵活性。
结合上述第一方面,在第一方面第四种可能的实现方式中,第一芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,第一芯片进入预设工作模式,包括:如果第一芯片在同步信号中加入的第一个信号沿为上升沿,那么第一芯片在往同步信号中加入上升沿之后,该第一芯片在等待第一偏移时间后,进入标定校准模式,并且当第一芯片在同步信号中加入下降沿后,第一芯片在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式;如果第一芯片在同步信号中加入的第一个信号沿为下降沿,那么第一芯片在往同步信号中加入下降沿之后,该第一芯片在等待第一偏移时间后,进入标定校准模式,并且当第一芯片在同步信号中加入下降沿后,第一芯片在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式;其中,预设工作模式包括标定校准模式和激光探测及测距模式。也就是说,第一芯片根据加入到同步信号中的第一个信号沿的类型来确定信号沿与工作模式之间的对应关系;在加入到同步信号中的第一个信号沿为上升沿的情况下,则确定上升沿与标定校准模式之间具有对应关系,以及下降沿与激光探测及测距模式之间具有对应关系;在加入到同步信号中的第一个信号沿为下降沿的情况下,则确定下降沿与标定校准模式之间具有对应关系,以及上升沿与激光探测及测距模式之间具有对应关系。
本申请实施例中,主芯片根据加入同步信号中第一个信号沿的类型来确定信号沿与工作模式之间的对应关系,可以保证在不同情况下,主芯片和从芯片进入的第一个工作模式是预设的工作模式,提高了方案的灵活性。
本申请实施例第二方面提供了一种芯片的同步方法,包括:在需要多芯片同步工作的场景下,第二芯片可以持续接收第一芯片发送的同步信号,具体地,该第一芯片可以是主芯片,该第二芯片可以是从芯片,该同步信号为矩形波信号;当第二芯片接收到的同步信号中出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,第二芯片进入预设工作模式,以实现第一芯片和第二芯片同步进入同一个工作模式。
本申请实施例中,由从芯片根据主芯片发送的同步信号中的上升沿或下降沿来进入工作模式,并且从芯片在等待一定时间后再进入工作模式,确保了主芯片和从芯片能够在同一个时间点进入工作模式,且本方案中仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片同步进入同一个工作模式,降低了芯片设计和布局时的复杂度。
结合上述第二方面,在第二方面第一种可能的实现方式中,当第二芯片接收到的同步信号中出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,第二芯片进入预设工作模式,包括:当第二芯片接收到的同步信号中出现上升沿后,第二芯片在等待第二偏移时间后,进入第一工作模式;当第二芯片接收到的同步信号中出现下降沿后,第二芯片在等待第二偏移时间后,进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式;也就是说,上升沿与第一工作模式具有对应关系,且下降沿与第二工作模式具有对应关系,第二芯片可以根据同步信号中信号沿的类型决定所进入的工作模式或者实现工作模式的切换。
本申请实施例中,从芯片可以根据同步信号中信号沿的类型决定所进入的工作模式或者实现工作模式的切换,通过单个同步信号实现了多芯片间同步切换工作模式,降低了芯片设计和布局时的复杂度。
结合上述第二方面第一种可能的实现方式,在第二方面第二种可能的实现方式中,在第二芯片接收到的同步信号中上升沿的出现次数达到预置数值时,第二芯片停止进入第一工作模式,即第二芯片在进入第一工作模式的次数达到预置数值之后,第二芯片不再进入第一工作模式;或者,在第二芯片接收到的同步信号中下降沿的出现次数达到预置数值时,第二芯片停止进入第二工作模式,即第二芯片在进入第二工作模式的次数达到预置数值之后,第二芯片不再进入第二工作模式。
本申请实施例中,在芯片进入某一个工作模式的次数达到预置数值之后,该芯片不再进入该工作模式,从而节省芯片的资源开销,提高了方案的灵活性。
结合上述第二方面,在第二方面第三种可能的实现方式中,当第二芯片接收到的同步信号中出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,第二芯片进入预设工作模式,具体包括:当第二芯片接收到的同步信号中出现第一信号沿后,该第二芯片在等待第二偏移时间后,进入激光探测及测距模式;并且,当第二芯片接收到的同步信号中出现第二信号沿后,该第二芯片在等待第二偏移时间后,从激光探测及测距模式切换到标定校准模式,该预设工作模式包括激光探测及测距模式和标定校准模式;其中,第一信号沿为上升沿且第二信号沿为下降沿,或者,第一信号沿为下降沿且第二信号沿为上升沿。
本申请实施例中,主芯片根据加入同步信号中信号沿的类型来确定所进入的工作模式,可以实现主芯片和从芯片同时进入激光探测及测距模式,以及从激光探测及测距模式切换到标定校准模式,提高了方案的灵活性。
结合上述第二方面,在第二方面第四种可能的实现方式中,当第二芯片接收到的同步信号中出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,第二芯片进入预设工作模式,包括:如果第二芯片接收到的同步信号中出现的第一个信号沿为上升沿,那么在第二芯片接收到的同步信号中出现上升沿之后,第二芯片在等待第二偏移时间后,进入标定校准模式,并且当第二芯片接收到的同步信号中出现下降沿后,第二芯片在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式;如果第二芯片接收到的同步信号中出现的第一个信号沿为下降沿,那么在第二芯片接收到的同步信号中出现下降沿之后,第二芯片在等待第二偏移时间后,进入标定校准模式,并且当第二芯片接收到的同步信号中出现上升沿后,第二芯片在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式激光探测及测距模式;其中,预设工作模式包括标定校准模式和激光探测及测距模式。也就是说,第二芯片根据接收到的同步信号中的第一个信号沿的类型来确定信号沿与工作模式之间的对应关系;在同步信号中的第一个信号沿为上升沿的情况下,则确定上升沿与标定校准模式之间具有对应关系,以及下降沿与激光探测及测距模式之间具有对应关系;在同步信号中的第一个信号沿为下降沿的情况下,则确定下降沿与标定校准模式之间具有对应关系,以及上升沿与激光探测及测距模式之间具有对应关系。
本申请实施例中,从芯片根据接收到的同步信号中第一个信号沿的类型来确定信号沿与工作模式之间的对应关系,可以保证在不同情况下,主芯片和从芯片进入的第一个工作模式是预设的工作模式,提高了方案的灵活性。
本申请实施例第三方面提供了一种芯片,包括:发送单元,用于持续向第二芯片发送同步信号,同步信号为矩形波信号;处理单元,用于在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,进入预设工作模式。
结合上述第三方面,在第三方面第一种可能的实现方式中,处理单元,还用于在同步信号中加入上升沿,并在等待第一偏移时间后,进入第一工作模式;处理单元,还用于在同步信号中加入下降沿,并在等待第一偏移时间后,进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式。
结合上述第三方面第一种可能的实现方式,在第三方面第二种可能的实现方式中,处理单元,还用于在同步信号中加入上升沿的次数达到预置数值时,停止进入第一工作模式;或者,处理单元,还用于在同步信号中加入下降沿的次数达到预置数值时,停止进入第二工作模式。
结合上述第三方面,在第三方面第三种可能的实现方式中,处理单元还用于在同步信号中加入第一信号沿,并在等待第一偏移时间后,进入激光探测及测距模式;处理单元还用于在同步信号中加入第二信号沿,并在等待第一偏移时间后,从激光探测及测距模式切换到标定校准模式,预设工作模式包括激光探测及测距模式和标定校准模式;其中,第一信号沿为上升沿且第二信号沿为下降沿,或者,第一信号沿为下降沿且第二信号沿为上升沿。
结合上述第三方面,在第三方面第四种可能的实现方式中,若处理单元在同步信号中加入的第一个信号沿为上升沿,处理单元在等待第一偏移时间后,进入标定校准模式,并且当处理单元在同步信号中加入下降沿后,处理单元在等待第一偏移时间后,从标定校准模式切换到激光探测及测距模式;若处理单元在同步信号中加入的第一个信号沿为下降沿,处理单元在等待第一偏移时间后,进入标定校准模式,并且当处理单元在同步信号中加入下降沿后,处理单元在等待第一偏移时间后,从标定校准模式切换到激光探测及测距模式;其中,预设工作模式包括标定校准模式和激光探测及测距模式。
本申请实施例第四方面提供一种芯片,包括:接收单元,用于持续接收第一芯片发送的同步信号,同步信号为矩形波信号;处理单元,用于当接收单元接收到的同步信号中出现上升沿或下降沿后,在等待第二偏移时间后,进入预设工作模式。
结合上述第四方面,在第四方面第一种可能的实现方式中,当接收单元接收到的同步信号中出现上升沿后,处理单元还用于在等待第二偏移时间后,进入第一工作模式;
当接收单元接收到的同步信号中出现下降沿后,处理单元还用于在等待第二偏移时间后,进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式。
结合上述第四方面第一种可能的实现方式,在第四方面第二种可能的实现方式中,在接收单元接收到的同步信号中上升沿的出现次数达到预置数值时,处理单元还用于停止进入第一工作模式;
或者,在接收单元接收到的同步信号中下降沿的出现次数达到预置数值时,处理单元停止进入第二工作模式。
结合上述第四方面,在第四方面第三种可能的实现方式中,当接收单元接收到的同步信号中出现第一信号沿后,处理单元在等待第二偏移时间后,进入激光探测及测距模式;当接收单元接收到的同步信号中出现第二信号沿后,处理单元在等待第二偏移时间后,从激光探测及测距模式切换到标定校准模式,预设工作模式包括激光探测及测距模式和标定校准模式;其中,第一信号沿为上升沿且第二信号沿为下降沿,或者,第一信号沿为下降沿且第二信号沿为上升沿。
结合上述第四方面,在第四方面第四种可能的实现方式中,若接收单元接收到的同步信号中出现的第一个信号沿为上升沿,处理单元在等待第二偏移时间后,进入标定校准模式,并且当接收单元接收到的同步信号中出现下降沿后,处理单元在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式;若接收单元接收到的同步信号中出现的第一个信号沿为下降沿,处理单元在等待第二偏移时间后,进入标定校准模式,并且当接收单元接收到的同步信号中出现上升沿后,处理单元在等待第二偏移时间后,从标定校准模式切换到激光探测及测距模式;其中,预设工作模式包括标定校准模式和激光探测及测距模式。
本申请实施例第五方面提供一种芯片,包括处理器和存储器,处理器与存储器耦合,用于读取并执行存储器中存储的指令,实现如第一方面中的步骤。
本申请实施例第六方面提供一种芯片,包括处理器和存储器,处理器与存储器耦合,用于读取并执行存储器中存储的指令,实现如第二方面中的步骤。
本申请实施例第七方面提供一种芯片系统,其特征在于,包括第三方面中的芯片和第四方面的芯片。
从以上技术方案可以看出,本申请实施例具有以下优点:
本申请实施例提供了一种芯片的同步方法及相关装置,由主芯片在向从芯片发送的同步信号中加入上升沿或下降沿来触发从芯片进入工作模式,并且主芯片在等待一定时间后再进入工作模式,确保了主芯片和从芯片能够在同一个时间点进入工作模式,本方案中仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片同步进入同一个工作模式,降低了芯片设计和布局时的复杂度。
附图说明
图1为本申请实施例提供的芯片的同步方法的一种应用场景示意图;
图2为本申请实施例提供的一种芯片的同步方法的流程示意图;
图3为本申请实施例提供的同步信号的一种时序示意图;
图4为本申请实施例提供的一种工作模式切换的示意图;
图5为本申请实施例提供的一种工作模式切换的另一示意图;
图6为本申请实施例提供的一种工作模式切换的另一示意图;
图7为本申请实施例提供的一种工作模式切换的另一示意图;
图8为本申请实施例提供的一种第二芯片的电路结构示意图;
图9为本申请实施例提供的一种第一芯片的结构示意图;
图10为本申请实施例提供的一种第二芯片的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,下面结合附图,对本申请的实施例进行描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。本领域普通技术人员可知,随着新应用场景的出现,本申请实施例提供的技术方案对于类似的技术问题,同样适用。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。在本申请中出现的对步骤进行的命名或者编号,并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤,已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序,只要能达到相同或者相类似的技术效果即可。本申请中所出现的模块的划分,是一种逻辑上的划分,实际应用中实现时可以有另外的划分方式,例如多个模块可以结合成或集成在另一个系统中,或一些特征可以忽略,或不执行,另外,所显示的或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,模块之间的间接耦合或通信连接可以是电性或其他类似的形式,本申请中均不作限定。并且,作为分离部件说明的模块或子模块可以是也可以不是物理上的分离,可以是也可以不是物理模块,或者可以分布到多个电路模块中,可以根据实际的需要选择其中的部分或全部模块来实现本申请方案的目的。
目前,在很多场合下通常都需要多个芯片来进行同步工作,以保证处理性能;例如,在激光探测及测距(light detection and ranging,LIDAR)信号处理系统中,往往需要多个芯片同步工作来实现激光探测及测距。
在LIDAR信号处理系统中,多个同步工作的芯片必须在时间上有严格的同步关系才能保证测量结果的准确性,而这种同步的精度往往需要达到纳秒甚至皮秒量级。目前的芯片间同步技术较为复杂,一般是采用同源时钟加高精度同步控制触发信号的方式,或者采用复杂的时间同步协议来实现多个芯片间的这种严格时间同步;此外,在主从芯片间需要进行同步的模式切换和关断使能的时候,复杂度还会进一步提升。目前的这些芯片间同步方式需要过多的控制信号,并占用过多的芯片管脚和逻辑资源。
有鉴于此,本申请实施例提供一种更为简单的同步方式,通过根据同步信号中不同的触发信号来触发相应的工作模式,仅仅需要占用一个芯片管脚来发送同步信号,即可实现多个芯片间同步进入某一个工作模式,以达到多个芯片同步工作的目的,简化了多芯片级联系统的设计和实现。
为了便于理解,以下将结合图1对本申请实施例提供的芯片的同步方法的应用场景进行介绍。可以参阅图1,图1为本申请实施例提供的芯片的同步方法的一种应用场景示意图。如图1所示,该应用场景具体可以包括一个主芯片以及一个或多个从芯片(如图1中的主芯片、从芯片1和从芯片2),其中,主芯片与一个或多个从芯片连接。在同步工作时,主芯片生成同步信号,并且向与其连接的一个或多个从芯片持续发送该同步信号,主芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间之后,进入预设工作模式;从芯片持续接收同步信号,在接收到的同步信号中出现上升沿或下降沿之后,等待第二偏移时间进入工作模式,从而实现主从芯片间的同步。
可以参阅图2,图2为本申请实施例提供的一种芯片的同步方法的流程示意图;如图2所示,本申请实施例提供的一种芯片的同步的方法,包括:
201、第一芯片持续向第二芯片发送同步信号,同步信号为矩形波信号;
本实施例中,第一芯片具体可以是多芯片系统中的主芯片,第二芯片具体可以是多芯片系统中的从芯片,其中,第一芯片的管脚和第二芯片的管脚通过连接线连接,实现第一芯片和第二芯片之间的连接。在第一芯片生成同步信号之后,第一芯片可以通过管脚间的连接线持续向第二芯片发送同步信号。
202、第一芯片在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,第一芯片进入预设工作模式;
本实施例中,在需要第一芯片和第二芯片同步工作的情况下,第一芯片可以在持续向第二芯片发送的同步信号中加入上升沿或下降沿,来触发第二芯片与其同步进入预设工作模式。考虑到第一芯片与第二芯片之间存在有传输延迟,即从第一芯片向第二芯片发送同步信号到第二芯片接收到第二芯片是存在有一定延时的,第一芯片可以在往同步信号中加入上升沿或者下降沿之后,等待第一偏移时间,然后再进入预设工作模式,以确保第一芯片和第二芯片能够同步进入预设工作模式。
其中,第一芯片将同步信号发送到第二芯片所需的时间为第一芯片和第二芯片之间的固有延时,固有延时具体是由芯片器件以及连接线本身的固有特性所决定的,因此,在实际应用中,可以通过芯片间的标定来得到固有延时。
203、第二芯片持续接收第一芯片发送的同步信号,同步信号为矩形波信号;
204、当第二芯片接收到的同步信号中出现上升沿或下降沿后,第二芯片在等待第二偏移时间后,第二芯片进入预设工作模式。
本实施例中,在第二芯片接收到同步信号之后,第二芯片可以持续对同步信号进行检测,当第二芯片检测到同步信号中出现上升沿或者下降沿之后,第二芯片可以在等待第二偏移时间之后,进入预设工作模式,从而实现与第一芯片同时进入预设工作模式。
可以理解的是,在本实施例中,第一偏移时间和第二偏移时间为两个不同的时间,并且第一偏移时间为第二偏移时间和固有延时之和,也就是说,第一芯片所等待的时间为第二芯片所等待的时间和固有延时之和。这样一来,便可以确保第一芯片在等待第一偏移时间之后,能够和等待第二偏移时间的第二芯片同步进入预设工作模式。
例如,在第一芯片内部存在有计时器的情况下,如果第一芯片和第二芯片之间的固有延时为2(即第一芯片的计时器从0计到2时,第二芯片才接收到第一芯片所发送的同步信号),则可以设定第一偏移时间为10,第二偏移时间为8。具体地,第一芯片可以在往同步信号中加入上升沿或者下降沿之后开始计时,并且在计时器计到10的时候(即在等待了第一偏移时间之后),进入预设工作模式;而第二芯片则可以在检测到同步信号中的上升沿或者下降沿之后开始计时,并且在计时器计到8的时候(即在等待了第二偏移时间之后),进入预设工作模式。这样一来,第一芯片中的计时器计到10的时间点刚好和第二芯片中的计时器计到8的时间点是同一个时间点,确保了第一芯片和第二芯片能够在同一个时间点进入预设工作模式,即实现了第一芯片和第二芯片之间的同步。
可选地,在一些实施例中,第一偏移时间和第二偏移时间并非是固定不变的,在实际应用中,可以根据芯片间的固有延时来确定或者调整。此外,在另一些实施例中,例如,在第一芯片向多个第二芯片发送同步信号以实现多个芯片同步的情况下,还可以根据第一芯片与各个不同的第二芯片之间的固有延时来确定第一芯片等待的第一偏移时间以及各个第二芯片等待的第二偏移时间。例如,假设第一芯片同时向两个第二芯片发送同步信号,第一芯片与第一个第二芯片之间的固有延时为2,第一芯片与第二个第二芯片之间的固有延时为5,那么,可以设定第一芯片对应的第一偏移时间为10,第一个第二芯片对应的第二偏移时间为8,而第二个第二芯片对应的第二偏移时间则为5。这样一来,第一芯片中的计时器计到10的时间点、第一个第二芯片中的计时器计到8的时间点以及第二个第二芯片中的计时器计到5的时间点刚好是同一个时间点,确保了第一芯片和这两个第二芯片都能够在同一个时间点进入预设工作模式,即实现了第一芯片和第二芯片之间的同步。
可选地,在一些实施例中,第一偏移时间和第二偏移时间具体可以通过芯片内部计时器的计数个数来量化,第一偏移时间和第二偏移时间也可以是一个具体的时间数值(例如N纳秒,其中,N为正数),在实际应用中,可以根据第一芯片和第二芯片本身的配置来确定第一偏移时间和第二偏移时间的量化方式,在此并不做具体的限定。
可选地,在一些实施例中,第一偏移时间具体还可以是第一芯片和第二芯片之间的固有延时,而第二偏移时间则为0;也就是说,第一芯片所等待的时间为第一芯片与第二芯片之间的固有延时,而第二芯片在检测到同步信号中有上升沿或者下降沿之后可以直接进入预设工作模式,而不需要再等待。这样一来,同样可以确保第一芯片在等待第一偏移时间之后,能够和第二芯片同步进入预设工作模式。值得注意的是,第一偏移时间为第一芯片和第二芯片之间的固有延时且第二偏移时间为0,具体可以适用于只有一个第一芯片和一个第二芯片的芯片系统,或者是第一芯片与所有的第二芯片之间的固有延时均相同的芯片系统。
可选地,在一些实施例中,预设工作模式可以包括第一工作模式和第二工作模式。第一芯片具体可以是在同步信号中加入上升沿,并等待第一偏移时间后,进入第一工作模式;第二芯片则可以是在接收到的同步信号中出现上升沿,并等待第二偏移时间后,进入第一工作模式。并且,第一芯片具体还可以在同步信号中加入下降沿,并等待第一偏移时间后,进入第二工作模式;第二芯片则可以是在接收到的同步信号中出现下降沿,并等待第二偏移时间后,进入第二工作模式。也就是说,第一芯片和第二芯片可以根据同步信号中的信号沿是上升沿还是下降沿来决定所进入的工作模式。
此外,当第一芯片已经进入第一工作模式之后,第一芯片可以在同步信号中加入下降沿,并等待第一偏移时间后,从第一工作模式切换到第二工作模式;同样地,当第一芯片已经进入第二工作模式之后,第一芯片可以在同步信号中加入上升沿,并等待第一偏移时间后,从第二工作模式切换到第一工作模式。同理,对于第二芯片来说,当第二芯片已经进入第一工作模式之后,第二芯片可以在同步信号中出现下降沿,并等待第二偏移时间后,从第一工作模式切换到第二工作模式;当第二芯片已经进入第二工作模式之后,第一芯片可以在同步信号中出现上升沿,并等待第二偏移时间后,从第二工作模式切换到第一工作模式。
值得注意的是,在上述的实施例中,第一芯片和第二芯片是根据同步信号中的上升沿来决定进入第一工作模式,以及根据同步信号中的下降沿来决定进入第二工作模式;在另一些实施例中,第一芯片和第二芯片还可以是根据同步信号中的下降沿来决定进入第一工作模式,以及根据同步信号中的上升沿来决定进入第二工作模式。
可选地,在一些实施例中,在本申请实施例提供的芯片的同步方法应用于LIDAR信号处理系统的场景下,预设工作模式包括激光探测及测距模式和标定校准模式,例如第一工作模式具体可以是LIDAR信号处理系统中的激光探测及测距模式,第一工作模式具体可以是LIDAR信号处理系统中的标定校准模式;当然,也可以是第一工作模式为LIDAR信号处理系统中的标定校准模式,而第二工作模式为LIDAR信号处理系统中的激光探测及测距模式,在此并不做具体限定。其中,激光探测及测距模式为LIDAR信号处理系统中的正常工作模式,该模式主要用于实现激光探测及测距;而标定校准模式则为LIDAR信号处理系统中用于消除第一芯片和第二芯片的测量误差的模式,标定校准模式通常包括标定以及校准过程,标定表示的是获取校正参数,校准表示的是根据获取到的校正参数对系统进行校准。由于LIDAR信号处理系统是一个集光、机、电、算、控为一体的复杂测量系统,在测量的过程中不可避免地存在着测量误差,且这种测量误差会随着工作环境和时间的变化发生漂移,因此,在LIDAR信号处理系统的工作过程中,往往需要周期性地进行标定和校准。有鉴于此,在本实施例中,第一芯片和第二芯片可以根据同步信号中的上升沿或下降沿选择性地进入激光探测及测距模式或者标定校准模式中,从而实现多芯片同步进入到某一工作模式中,保证芯片间的同步。
可选地,在一些实施例中,上升沿可以用于触发激光探测及测距模式且下降沿用于触发标定校准模式,或者,下降沿可以用于触发激光探测及测距模式且上升沿用于触发标定校准模式。在实际应用中,第一芯片和第二芯片可以根据同步信号中信号沿的类型来实现进入激光探测及测距模式、从激光探测及测距模式切换到标定校准模式或者是从标定校准模式切换到激光探测及测距模式。例如,在需要进行激光探测及测距时,在第一芯片在同步信号中加入上升沿,并在等待第一偏移时间之后,第一芯片进入激光探测及测距模式;同样地,第二芯片则在接收到的同步信号中出现上升沿后,在等待第二偏移时间之后,与第一芯片同步进入激光探测及测距模式;在需要进行芯片间的标定校准时,第一芯片在同步信号中加入下降沿,并在等待第一偏移时间之后,第一芯片从激光探测及测距模式切换到标定校准模式;第二芯片则在接收到的同步信号中出现下降沿后,在等待第二偏移时间之后,与第一芯片同步从激光探测及测距模式切换到标定校准模式。
可选地,在一些实施例中,第一工作模式以及第二工作模式的持续时间可以根据预先设定好的配置来决定。例如,在配置了芯片进入第一工作模式M秒之后,进入第二工作模式N秒的情况下,第一芯片在同步信号中加入上升沿,并且等待了第一偏移时间进入第一工作模式之后,第一芯片可以通过计时器开始进行计时,在计时器计到M1秒时,第一芯片在同步信号中加入下降沿,并且在等待第一偏移时间后从第一工作模式切换到第二工作模式,其中,M1为M与第一偏移时间之差;同理,在第一芯片进入第二工作模式之后,第一芯片可以通过计时器开始进行计时,在计时器计到N1秒时,第一芯片在同步信号中加入上升沿,并且在等待第一偏移时间后从第二工作模式切换到第一工作模式,其中,N1为N与第一偏移时间之差。也就是说,通过预先对第一工作模式以及第二工作模式的持续时间进行配置,可以实现第一芯片和第二芯片循环地在第一工作模式和第二工作模式之间切换。
可选地,在一些实施例中,对于第二芯片来说,同步信号中出现的上升沿或下降沿可以同时作为某一工作模式的触发信号以及使能信号,也就是说,在第二芯片检测到同步信号中的上升沿或者下降沿之后,触发相应的工作模式,并且保持处于该工作模式中,直至第二芯片检测到下一个信号沿。例如,在第二芯片检测到同步信号中的上升沿之后,第二芯片触发第一工作模式,并且一直保持处于第一工作模式的状态,直至第二芯片检测到同步信号中的下降沿之后,第二芯片关断第一工作模式,并且触发第二工作模式以及保持处于第二工作模式的状态,直至第二芯片检测到同步信号中的下一个上升沿,以此类推,即可通过不同的信号沿来实现不同的工作模式的触发、使能以及关断。
可选地,在一些实施例中,对于第二芯片来说,在第二芯片对持续接收到的同步信号进行延时处理的情况下,同步信号中出现的上升沿或下降沿可以作为某一工作模式的触发信号,而同步信号中紧接着上升沿或下降沿的电平状态可以作为对应的工作模式的使能信号。例如,在上升沿作为第一工作模式的触发信号时,高电平状态可以作为第一工作模式的使能信号,低电平状态可以作为第一工作模式的关断信号,即通过上升沿来控制第一工作模式的触发,并且通过高电平状态来控制第一工作模式的使能,通过低电平状态来控制第一工作模式的关断。也就是说,在第二芯片接收到同步信号之后,当同步信号中出现上升沿时,第二芯片进入第一工作模式,并且通过紧接着上升沿的高电平状态控制第一工作模式的使能,上升沿的出现时刻即为第一工作模式的起始时刻,高电平状态的持续时间即为第一工作模式的持续时间;当同步信号中出现下降沿时,第二芯片进入第二工作模式,并且通过紧接着下降沿的低电平状态控制第二工作模式的使能,以及控制第一工作模式的关断,从而实现多个工作模式的触发、使能以及关断。
本实施例中,通过采用单个同步信号实现两种工作模式的同步和使能,能够有效减少第一芯片和第二芯片为了实现同步而占用的管脚,使得第一芯片和第二芯片间的连接更为简单;并且本实施例中根据同步信号的电平状态实现两种工作模式的自动切换,无需通过软件配置或其他方式配置来实现工作模式的切换,简化了芯片间的耦合关系。
此外,在本实施例中,分别以同步信号中的信号沿和电平状态来作为工作模式的起始时刻和使能,使得这种芯片间的同步方式具有较强的抗毛刺干扰能力,保证系统工作的稳定性。需要说明的是,毛刺是数字逻辑逻辑电路中经常会碰到的一种噪声干扰信号,是正常信号中由于干扰而产生的一个短时脉冲信号,这个短时脉冲信号有上升沿或者下降沿,也有电平状态,容易触发芯片出现误操作,因此通常需要将其滤除掉。由于本实施例中采用的是信号沿和电平状态相结合的方式来进行同步,而这个用于使能各个工作模式的电平状态通常是很长的,因此可以通过检查电平状态的持续时间是否满足要求,来将一些远小于正常电平持续时间的毛刺信号给滤除掉,因此,能够使得芯片间的同步具有较强的抗毛刺干扰能力。
具体地,可以参阅图3,图3为本申请实施例提供的同步信号的一种时序示意图。如图3所示,第一个信号曲线表示的是第一芯片所生成的同步信号;第二个信号曲线表示的是第二芯片在接收到的同步信号中检测到的上升沿;第三个信号曲线表示的是第一工作模式的起始信号;第四个信号曲线表示的是第一工作模式的使能;第五个信号曲线表示的是第二芯片在接收到的同步信号中检测到的下降沿;第六个信号曲线表示的是第二工作模式的起始信号;第七个信号曲线表示的是第二工作模式的使能;其中,S1表示的是第一芯片和第二芯片之间的固有延时,由第一个信号曲线和第二个信号曲线可以看出,第二芯片在接收到的同步信号中检测到的上升沿与第一芯片在同步信号中加入的上升沿之间相差时间间隔S1,该时间间隔S1即为两个芯片之间的固有延时;S2表示的是第一偏移时间;s3表示的是第二偏移时间;显然,由图3可以看出,S2=S1+S3,通过在第一芯片中设置第一偏移时间,在第二芯片中设置第二偏移时间,可以保证第一芯片和第二芯片同步进入相同的工作模式中。此外,由图3可以看出,高电平状态和低电平状态分别为第一工作模式以及第二工作模式的使能。通过信号沿和电平状态的配合,可以实现不同工作模式的触发、使能以及关断,从而使得多芯片能够同步进入某一个工作模式或者是同步进行工作模式的切换。
可以参阅图4,图4为本申请实施例提供的一种工作模式切换的示意图。如图4所示,在LIDAR信号处理系统中,同步信号中的上升沿用于触发芯片的激光探测及测距模式,同步信号中的高电平状态作为激光探测及测距模式的使能,同步信号中的下降沿用于触发芯片的标定校准模式,同步信号中的低电平状态作为标定校准模式的使能。由图4可以看出,在同步信号中,上升沿表示激光探测及测距模式起始时刻,下降沿表示标定校准模式的起始时刻,并且,同步信号的高电平状态和低电平状态分别作为激光探测及测距模式和标定校准模式的使能,即在高电平的持续时间内,第一芯片以及第二芯片均进入激光探测及测距模式,在低电平的持续时间内,第一芯片以及第二芯片则进入标定校准模式。这样一来,通过触发信号和电平状态的配合,可以实现激光探测及测距模式的触发和使能,并且在激光探测及测距模式关断的期间(即两次探测测距之间的时间间隙)实现多芯片同步进行标定和校准。
可选地,在一些实施例中,在LIDAR信号处理系统中,还可以周期性地进行多芯片间的标定和校准,而不需要在每个激光探测及测距模式关断的期间都进行多芯片间的标定和校准。例如,在以下降沿作为触发第二芯片进入标定校准模式的信号沿时,在第二芯片关断标定校准模式之后,第二芯片持续检测同步信号中下降沿的出现次数,在下降沿的出现次数达到第一阈值的时候,第二芯片再触发标定校准模式。同样地,在以上升沿作为触发第二芯片进入标定校准模式的信号沿时,在第二芯片关断标定校准模式之后,第二芯片持续检测同步信号中上升沿的出现次数,在上升沿的出现次数达到第一阈值的时候,第二芯片再触发标定校准模式。其中,第一阈值可以根据实际应用来确定或者调整,例如可以是1或2等整数,在此不对第一阈值的具体数值进行限定。
具体地,可以参阅图5,图5为本申请实施例提供的一种工作模式切换的另一示意图。如图5所示,第一芯片和第二芯片在关断标定校准模式之后,在检测到后续第二个下降沿的时候才进入标定校准模式。也就是说,在高电平的持续时间内,第一芯片以及第二芯片均进入激光探测及测距模式;而在低电平的持续时间内,第一芯片以及第二芯片则是周期性地进入标定校准模式。这样一来,第一芯片和第二芯片不需要在每次执行完激光探测及测距之后,都进行芯片间的标定和校准,而是周期性地进行标定和校准,在测量误差变化较小的情况下,既能够控制芯片间的测量误差,又能够节省芯片的资源开销。
在一些可选的实施例中,在LIDAR信号处理系统中,在第一芯片和第二芯片上电或复位之后,只执行一次或者N次的标定和校准(其中,N为大于1的正整数);也就是说,第一芯片和第二芯片在上电或复位之后,在标定校准模式的触发次数达到第二阈值时,便不再触发标定校准模式,直至下一次重新上电或复位之后,再触发标定校准模式,即不再周期性地触发标定校准模式。其中,第二阈值可以为大于或等于1的正整数,第二阈值的具体数值可以根据实际应用中的情况来确定或调整,在此不做限定。其中,芯片上电指的是芯片通电启动;而芯片复位指的是将芯片恢复至初始的默认状态并且重新开始工作,芯片之前的工作状态都会被清除掉。通常,在芯片上电之后,芯片都会默认处于复位状态,只有在上电并且复位状态撤离之后,芯片才会开始启动工作,即芯片触发相应的工作模式;因此,在本实施例中,芯片可以在每次复位状态撤离之后,触发一次或N次标定校准模式之后就不再触发标定校准模式,直至下一次复位状态撤离。具体地,可以参阅图6,图6为本申请实施例提供的一种工作模式切换的另一示意图。如图6所示,在上电并开始工作,第一芯片和第二芯片均只触发了一次标定校准模式,便不再触发标定校准模式。
在一些可选的实施例中,在LIDAR信号处理系统中,在第一芯片和第二芯片上电或者复位之后,可以根据同步信号中的第一个信号沿的类型来确定到底是通过上升沿触发标定校准模式还是通过下降沿触发标定校准模式,即在同步信号中的第一个信号沿为上升沿时,确定上升沿用于触发芯片进入标定校准模式,在同步信号中的第一个触发信号为下降沿时,确定下降沿用于触发芯片进入标定校准模式。也就是说,无论同步信号中的第一个信号沿是上升沿还是下降沿,第一芯片和第二芯片都先进入标定校准模式,然后,在第一芯片在同步信号中加入第二个信号沿之后,第一芯片从标定校准模式切换到激光探测及测距模式,同样地,在第二芯片接收到的同步信号中出现第二个信号沿之后,第二芯片从标定校准模式切换到激光探测及测距模式中,以使得在进行激光探测及测距之前,先进行一次第一芯片和第二芯片间的标定和校准,从而保证芯片上电或复位之后所进行的第一次激光探测及测距能够获得误差较小的结果。
具体地,可以参阅图7,图7为本申请实施例提供的一种工作模式切换的另一示意图。如图7所示,在同步信号1的初始电平状态为低电平状态时(即初始状态为0),同步信号1的第一个沿为上升沿,此时,用于触发第一芯片和第二芯片进入标定校准模式的触发信号为上升沿,用于触发第一芯片和第二芯片进入激光探测及测距模式的信号沿则为下降沿;在同步信号2的初始电平状态为高电平状态时(即初始状态为1),同步信号2的第一个沿为下降沿,此时,用于触发第一芯片和第二芯片进入标定校准模式的信号沿为下降沿,用于触发第一芯片和第二芯片进入激光探测及测距模式的信号沿则为上升沿。
当然,在一些实施例中,还可以根据同步信号中的第一个信号沿确定触发激光探测及测距模式的信号,即在同步信号中的第一个信号沿为上升沿时,确定上升沿用于触发激光探测及测距模式,在同步信号中的第一个信号沿为下降沿时,确定下降沿用于触发激光探测及测距模式。也就是说,无论同步信号中的第一个信号沿是上升沿还是下降沿,第二芯片都先进入激光探测及测距模式,然后再进入标定校准模式。在实际应用中,具体可以根据实际需要来确定第一个信号沿是用于触发进入激光探测及测距模式还是用于触发标定校准模式;例如,在时效性要求较高的场景下,可以确定第一个信号沿用于触发进入激光探测及测距模式,以便于快速获得测量结果;在精确度要求较高的场景下,可以确定第一个信号沿用于触发进入标定校准模式,以便于获得误差较小的测量结果。
为了便于理解,以下将结合具体的电路结构图对本实施例中芯片的同步方法的实现过程进行详细的描述。可以参阅图8,图8为本申请实施例提供的一种第二芯片的电路结构示意图。如图8所示,第二芯片中包括有可编程延时单元、上升沿检测电路、下降沿检测电路、第一工作模式逻辑电路、第二工作模式逻辑电路以及数据选择器(multiplexer,MUX);其中,可编程延时单元的输入端用于接收同步信号,其输出端则分别与上升沿检测电路的输入端和下降沿检测电路的输入端连接,可编程延时单元用于对第一芯片发送的同步信号进行延时后,将延时后的同步信号发送至上升沿检测电路和下降沿检测电路;上升沿检测电路的输出端与第一工作模式电路连接,用于检测延时后的同步信号中的上升沿,并且在检测到上升沿之后向第一工作模式电路发送信号,以触发第一工作模式电路进行工作;下降沿检测电路的输出端与第二工作模式电路,用于检测延时后的同步信号中的下降沿,并且在检测到下降沿之后向第二工作模式电路发送信号,以触发第二工作模式电路进行工作;此外,可编程延时单元的输出端还与第一工作模式电路连接,可编程延时单元所输出的延时后的同步信号作为第一工作模式逻辑电路的使能信号;可编程延时单元的输出端还通过反相器与第二工作模式电路连接,可编程延时单元所输出的延时后的同步信号经过反相器取反之后作为第二工作模式逻辑电路的使能信号;第一工作模式逻辑电路的输出端和第二工作模式逻辑电路的输出端分别与MUX的输入端连接,并且可编程延时单元的输出端还与MUX连接,MUX用于根据延时后的同步信号选择输出第一工作模式逻辑电路的输出或者是第二工作模式逻辑电路的输出。
具体地,在同步信号进入可编程延时单元之后,可编程延时单元根据预置时长对同步信号进行延时,得到延时后的同步信号;然后,上升沿检测电路对延时后的同步信号进行上升沿检测,在检测到上升沿之后,向第一工作模式逻辑电路发送触发信号,以触发第一工作模式电路进行工作;并且,延时后的同步信号还作为第一工作模式逻辑电路的使能,只有在延时后的同步信号处于高电平状态下,第一工作模式逻辑电路才处于工作状态,否则关断第一工作模式电路;同样地,下降沿检测电路对延时后的同步信号进行下降沿检测,在检测到下降沿之后,向第二工作模式逻辑电路发送触发信号,以触发第二工作模式电路进行工作;并且,延时后的同步信号经过反相器取反之后还作为第二工作模式逻辑电路的使能,只有在经过取反之后的同步信号处于高电平状态下,第二工作模式逻辑电路才处于工作状态,否则关断第二工作模式电路;也就是说,通过上述的电路结构可以实现通过同步信号中的上升沿或下降沿来触发相应的工作模式,并且以同步信号中的电平状态来使能相应的工作模式。此外,延时后的同步信号还作为MUX选择输出的参考信号,在延时后的同步信号处于高电平状态时,MUX选择输出第一工作模式逻辑电路的输出结果;在延时后的同步信号处于低电平状态时,MUX选择输出第二工作模式逻辑电路的输出结果。
需要说明的是,在一些实施例中,在第二芯片中还可以不设置可编程延时单元,或者设置可编程延时单元的延时时间为0,即第二芯片不对同步信号进行延时。例如,在第一芯片对同步信号进行延时后再发送给第二芯片的情况下,第二芯片可以不再对同步信号进行延时,而直接接收同步信号并且对同步信号进行检测。
可以参阅图9,图9为本申请实施例提供的一种第一芯片的结构示意图。如图9所示,本申请实施例提供的一种第一芯片90,包括:发送单元901,用于持续向第二芯片发送同步信号,同步信号为矩形波信号;处理单元902,用于在同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,进入预设工作模式。
可选地,处理单元902,还用于在同步信号中加入上升沿,并在等待第一偏移时间后,进入第一工作模式;处理单元,还用于在同步信号中加入下降沿,并在等待第一偏移时间后,进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式。
可选地,处理单元902,还用于在同步信号中加入上升沿的次数达到预置数值时,停止进入第一工作模式;或者,处理单元902,还用于在同步信号中加入下降沿的次数达到预置数值时,停止进入第二工作模式。
可选地,若处理单元902在同步信号中加入的第一个信号沿为上升沿,处理单元902还用于在等待第一偏移时间后,进入第一工作模式,并且当处理单元902在同步信号中加入下降沿后,处理单元902在等待第二偏移时间后,进入第二工作模式;若处理单元902在同步信号中加入的第一个信号沿为下降沿,处理单元902还用于在等待第一偏移时间后,进入第一工作模式,并且当处理单元902在同步信号中加入下降沿后,处理单元902在等待第二偏移时间后,进入第二工作模式;其中,预设工作模式包括第一工作模式和第二工作模式。
可以参阅图10,图10为本申请实施例提供的一种第二芯片的结构示意图。如图10所示,本申请实施例提供的一种第二芯片100,包括:接收单元1001,用于持续接收第一芯片发送的同步信号,同步信号为矩形波信号;处理单元1002,用于当接收单元1001接收到的同步信号中出现上升沿或下降沿后,在等待第二偏移时间后,进入预设工作模式。
可选地,当接收单元1001接收到的同步信号中出现上升沿后,处理单元1002还用于在等待第二偏移时间后,进入第一工作模式;
当接收单元1001接收到的同步信号中出现下降沿后,处理单元1002还用于在等待第二偏移时间后,进入第二工作模式,其中,预设工作模式包括第一工作模式和第二工作模式。
可选地,在接收单元1001接收到的同步信号中上升沿的出现次数达到预置数值时,处理单元1002还用于停止进入第一工作模式;
或者,在接收单元1001接收到的同步信号中下降沿的出现次数达到预置数值时,处理单元1002停止进入第二工作模式。
可选地,若接收单元1001接收到的同步信号中出现的第一个信号沿为上升沿,处理单元1002还用于在等待第二偏移时间后,进入第一工作模式,并且当接收单元1001接收到的同步信号中出现下降沿后,处理单元1002还用于在等待第二偏移时间后,进入第二工作模式;若接收单元1001接收到的同步信号中出现的第一个信号沿为下降沿,处理单元1002在等待第二偏移时间后,进入第一工作模式,并且当接收单元1001接收到的同步信号中出现上升沿后,处理单元1002还用于在等待第二偏移时间后,进入第二工作模式;其中,预设工作模式包括第一工作模式和第二工作模式。
本申请实施例还提供一种芯片系统,该芯片系统包括图2对应的实施例中的第一芯片和第二芯片,该第一芯片与该第二芯片连接,用于执行图2对应的实施例中的芯片的同步方法。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (21)
1.一种芯片的同步方法,其特征在于,包括:
第一芯片持续向第二芯片发送同步信号,所述同步信号为矩形波信号;
所述第一芯片在所述同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,所述第一芯片进入预设工作模式;
其中,当所述第一芯片在所述同步信号中加入上升沿时,所述第一芯片在等待所述第一偏移时间后进入第一工作模式,当所述第一芯片在所述同步信号中加入下降沿时,所述第一芯片在等待所述第一偏移时间后进入第二工作模式,所述预设工作模式包括所述第一工作模式和所述第二工作模式。
2.根据权利要求1所述的芯片的同步方法,其特征在于,所述第一芯片在所述同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,所述第一芯片进入预设工作模式,包括:
所述第一芯片在所述同步信号中加入第一信号沿,并在等待所述第一偏移时间后,所述第一芯片进入激光探测及测距模式;
所述第一芯片在所述同步信号中加入第二信号沿,并在等待所述第一偏移时间后,所述第一芯片从所述激光探测及测距模式切换到标定校准模式,所述预设工作模式包括所述激光探测及测距模式和所述标定校准模式;
其中,所述第一信号沿为上升沿且所述第二信号沿为下降沿,或者,所述第一信号沿为下降沿且所述第二信号沿为上升沿。
3.根据权利要求1所述的芯片的同步方法,其特征在于,所述第一芯片在所述同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,所述第一芯片进入预设工作模式,包括:
若所述第一芯片在所述同步信号中加入的第一个信号沿为上升沿,所述第一芯片在等待所述第一偏移时间后,进入标定校准模式,并且当所述第一芯片在所述同步信号中加入下降沿后,所述第一芯片在等待所述第一偏移时间后,从所述标定校准模式切换到激光探测及测距模式;
若所述第一芯片在所述同步信号中加入的第一个信号沿为下降沿,所述第一芯片在等待所述第一偏移时间后,进入所述标定校准模式,并且当所述第一芯片在所述同步信号中加入下降沿后,所述第一芯片在等待所述第一偏移时间后,从所述标定校准模式切换到所述激光探测及测距模式;
其中,所述预设工作模式包括所述标定校准模式和所述激光探测及测距模式。
4.根据权利要求1所述的芯片的同步方法,其特征在于,在所述第一芯片在所述同步信号中加入上升沿的次数达到预置数值时,所述第一芯片停止进入所述第一工作模式;
或者,在所述第一芯片在所述同步信号中加入下降沿的次数达到所述预置数值时,所述第一芯片停止进入所述第二工作模式。
5.根据权利要求1至4任意一项所述的芯片的同步方法,其特征在于,所述第一芯片为主芯片,所述第二芯片为从芯片。
6.一种芯片的同步方法,其特征在于,包括:
第二芯片持续接收第一芯片发送的同步信号,所述同步信号为矩形波信号;
当所述第二芯片接收到的同步信号中出现上升沿或下降沿后,所述第二芯片在等待第二偏移时间后,所述第二芯片进入预设工作模式;
其中,当所述第二芯片接收到的同步信号中出现上升沿时,所述第二芯片在等待所述第二偏移时间后进入第一工作模式,当所述第二芯片接收到的同步信号中出现下降沿时,所述第二芯片在等待所述第二偏移时间后进入第二工作模式,所述预设工作模式包括所述第一工作模式和所述第二工作模式。
7.根据权利要求6所述的芯片的同步方法,其特征在于,所述当所述第二芯片接收到的同步信号中出现上升沿或下降沿后,所述第二芯片在等待第二偏移时间后,所述第二芯片进入预设工作模式,包括:
当所述第二芯片接收到的同步信号中出现第一信号沿后,所述第二芯片在等待所述第二偏移时间后,进入激光探测及测距模式;
当所述第二芯片接收到的同步信号中出现第二信号沿后,所述第二芯片在等待所述第二偏移时间后,从所述激光探测及测距模式切换到标定校准模式,所述预设工作模式包括所述激光探测及测距模式和所述标定校准模式;
其中,所述第一信号沿为上升沿且所述第二信号沿为下降沿,或者,所述第一信号沿为下降沿且所述第二信号沿为上升沿。
8.根据权利要求6所述的芯片的同步方法,其特征在于,所述当所述第二芯片接收到的同步信号中出现上升沿或下降沿后,所述第二芯片在等待第二偏移时间后,所述第二芯片进入预设工作模式,包括:
若所述第二芯片接收到的同步信号中出现的第一个信号沿为上升沿,所述第二芯片在等待所述第二偏移时间后,进入标定校准模式,并且当所述第二芯片接收到的同步信号中出现下降沿后,所述第二芯片在等待所述第二偏移时间后,从所述标定校准模式切换到激光探测及测距模式;
若所述第二芯片接收到的同步信号中出现的第一个信号沿为下降沿,所述第二芯片在等待所述第二偏移时间后,进入所述标定校准模式,并且当所述第二芯片接收到的同步信号中出现上升沿后,所述第二芯片在等待所述第二偏移时间后,从所述标定校准模式切换到所述激光探测及测距模式;
其中,所述预设工作模式包括所述标定校准模式和所述激光探测及测距模式。
9.根据权利要求6所述的芯片的同步方法,其特征在于,在所述第二芯片接收到的同步信号中上升沿的出现次数达到预置数值时,所述第二芯片停止进入所述第一工作模式;
或者,在所述第二芯片接收到的同步信号中下降沿的出现次数达到预置数值时,所述第二芯片停止进入所述第二工作模式。
10.根据权利要求6至9任意一项所述的芯片的同步方法,其特征在于,所述第一芯片为主芯片,所述第二芯片为从芯片。
11.一种芯片,其特征在于,包括:
发送单元,用于持续向第二芯片发送同步信号,所述同步信号为矩形波信号;
处理单元,用于在所述同步信号中加入上升沿或下降沿,并在等待第一偏移时间后,进入预设工作模式;
所述处理单元,还用于在所述同步信号中加入上升沿,并在等待所述第一偏移时间后,进入第一工作模式;所述处理单元,还用于在所述同步信号中加入下降沿,并在等待所述第一偏移时间后,进入第二工作模式,其中,所述预设工作模式包括所述第一工作模式和所述第二工作模式。
12.根据权利要求11所述的芯片,其特征在于,所述处理单元还用于在所述同步信号中加入第一信号沿,并在等待所述第一偏移时间后,进入激光探测及测距模式;
所述处理单元还用于在所述同步信号中加入第二信号沿,并在等待所述第一偏移时间后,从所述激光探测及测距模式切换到标定校准模式,所述预设工作模式包括所述激光探测及测距模式和所述标定校准模式;
其中,所述第一信号沿为上升沿且所述第二信号沿为下降沿,或者,所述第一信号沿为下降沿且所述第二信号沿为上升沿。
13.根据权利要求11所述的芯片,其特征在于,若所述处理单元在同步信号中加入的第一个信号沿为上升沿,所述处理单元在等待所述第一偏移时间后,进入标定校准模式,并且当所述处理单元在同步信号中加入下降沿后,所述处理单元在等待所述第一偏移时间后,从所述标定校准模式切换到激光探测及测距模式;
若所述处理单元在同步信号中加入的第一个信号沿为下降沿,所述处理单元在等待所述第一偏移时间后,进入所述标定校准模式,并且当所述处理单元在同步信号中加入下降沿后,所述处理单元在等待所述第一偏移时间后,从所述标定校准模式切换到所述激光探测及测距模式;
其中,所述预设工作模式包括所述标定校准模式和所述激光探测及测距模式。
14.根据权利要求11所述的芯片,其特征在于,所述处理单元,还用于在所述同步信号中加入上升沿的次数达到预置数值时,停止进入所述第一工作模式;
或者,所述处理单元,还用于在所述同步信号中加入下降沿的次数达到所述预置数值时,停止进入所述第二工作模式。
15.一种芯片,其特征在于,包括:
接收单元,用于持续接收第一芯片发送的同步信号,所述同步信号为矩形波信号;
处理单元,用于当所述接收单元接收到的同步信号中出现上升沿或下降沿后,在等待第二偏移时间后,进入预设工作模式;
当所述接收单元接收到的同步信号中出现上升沿后,所述处理单元还用于在等待第二偏移时间后,进入第一工作模式;
或者,当所述接收单元接收到的同步信号中出现下降沿后,所述处理单元还用于在等待所述第二偏移时间后,进入第二工作模式,其中,所述预设工作模式包括所述第一工作模式和所述第二工作模式。
16.根据权利要求15所述的芯片,其特征在于,当所述接收单元接收到的同步信号中出现第一信号沿后,所述处理单元在等待所述第二偏移时间后,进入激光探测及测距模式;
当所述接收单元接收到的同步信号中出现第二信号沿后,所述处理单元在等待所述第二偏移时间后,从所述激光探测及测距模式切换到标定校准模式,所述预设工作模式包括所述激光探测及测距模式和所述标定校准模式;
其中,所述第一信号沿为上升沿且所述第二信号沿为下降沿,或者,所述第一信号沿为下降沿且所述第二信号沿为上升沿。
17.根据权利要求15所述的芯片,其特征在于,若所述接收单元接收到的同步信号中出现的第一个信号沿为上升沿,所述处理单元在等待所述第二偏移时间后,进入标定校准模式,并且当所述接收单元接收到的同步信号中出现下降沿后,所述处理单元在等待所述第二偏移时间后,从所述标定校准模式切换到激光探测及测距模式;
若所述接收单元接收到的同步信号中出现的第一个信号沿为下降沿,所述处理单元在等待所述第二偏移时间后,进入所述标定校准模式,并且当所述接收单元接收到的同步信号中出现上升沿后,所述处理单元在等待所述第二偏移时间后,从所述标定校准模式切换到所述激光探测及测距模式;
其中,所述预设工作模式包括所述标定校准模式和所述激光探测及测距模式。
18.根据权利要求15所述的芯片,其特征在于,在所述接收单元接收到的同步信号中上升沿的出现次数达到预置数值时,所述处理单元还用于停止进入所述第一工作模式;
或者,在所述接收单元接收到的同步信号中下降沿的出现次数达到预置数值时,所述处理单元停止进入所述第二工作模式。
19.一种芯片,包括处理器和存储器,其特征在于,所述处理器与存储器耦合,用于读取并执行所述存储器中存储的指令,实现如权利要求1-5中任一项的步骤。
20.一种芯片,包括处理器和存储器,其特征在于,所述处理器与存储器耦合,用于读取并执行所述存储器中存储的指令,实现如权利要求6-10中任一项的步骤。
21.一种芯片系统,其特征在于,包括权利要求11-14中任一项的芯片和权利要求15-18任一项的芯片。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911124104.2A CN112817368B (zh) | 2019-11-15 | 2019-11-15 | 一种芯片的同步方法及相关装置 |
PCT/CN2020/100392 WO2021093346A1 (zh) | 2019-11-15 | 2020-07-06 | 一种芯片的同步方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911124104.2A CN112817368B (zh) | 2019-11-15 | 2019-11-15 | 一种芯片的同步方法及相关装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112817368A CN112817368A (zh) | 2021-05-18 |
CN112817368B true CN112817368B (zh) | 2023-03-03 |
Family
ID=75852121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911124104.2A Active CN112817368B (zh) | 2019-11-15 | 2019-11-15 | 一种芯片的同步方法及相关装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112817368B (zh) |
WO (1) | WO2021093346A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11822377B2 (en) | 2022-01-11 | 2023-11-21 | Waymo Llc | Timebase synchronization using pulsed signal injection |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103516506A (zh) * | 2012-06-27 | 2014-01-15 | 美国博通公司 | 多芯片同步系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7231538B2 (en) * | 2003-11-06 | 2007-06-12 | Mentor Graphics (Holdings) Ltd. | Synchronized communication between integrated circuit chips |
US7382844B2 (en) * | 2005-02-11 | 2008-06-03 | International Business Machines Corporation | Methods to self-synchronize clocks on multiple chips in a system |
CN101738600B (zh) * | 2008-11-14 | 2012-05-30 | 武汉大学 | 高频地波雷达组网的时钟同步控制装置 |
US10095263B1 (en) * | 2015-12-15 | 2018-10-09 | Marvell International Ltd. | Apparatus and method for calibrating signal synchronization |
CN106774634A (zh) * | 2016-12-08 | 2017-05-31 | 郑州云海信息技术有限公司 | 一种时钟偏斜校正方法、装置和系统 |
KR102450296B1 (ko) * | 2017-12-26 | 2022-10-04 | 삼성전자주식회사 | 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법 |
CN110389924A (zh) * | 2018-04-19 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种串行总线装置及设置方法 |
-
2019
- 2019-11-15 CN CN201911124104.2A patent/CN112817368B/zh active Active
-
2020
- 2020-07-06 WO PCT/CN2020/100392 patent/WO2021093346A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103516506A (zh) * | 2012-06-27 | 2014-01-15 | 美国博通公司 | 多芯片同步系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112817368A (zh) | 2021-05-18 |
WO2021093346A1 (zh) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7193692B2 (ja) | Icチップに対するタイミング | |
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
US6266780B1 (en) | Glitchless clock switch | |
US20210281339A1 (en) | Communication system and slave device | |
CN112817368B (zh) | 一种芯片的同步方法及相关装置 | |
JP2007155587A (ja) | 通信装置 | |
KR20080101495A (ko) | 클럭 스위칭 회로 | |
US8401136B2 (en) | Semiconductor integrated circuit and communication system | |
US10721055B2 (en) | Communication device | |
CN109729235B (zh) | 一种视频处理器中的时钟备份电路及视频处理器 | |
CN110768778A (zh) | 一种单线通信电路、通信方法及通信系统 | |
CN113204514B (zh) | 一种提高芯片的spi接口频率的方法 | |
CN111446960B (zh) | 一种时钟输出电路 | |
CN114371876A (zh) | 一种寄存器的配置电路以及一种集成电路芯片 | |
CN110995336B (zh) | 一种olp传输链路的切换方法、装置、存储介质及olp | |
US8890594B1 (en) | System for functional reset across multiple clock domains | |
EP3812874B1 (en) | Glitch-free clock multiplexer | |
CN111913038A (zh) | 一种多路时钟信号频率检测装置和方法 | |
US9503077B2 (en) | Balancing currents of power semiconductors | |
US11294421B2 (en) | Precision timing between systems | |
US20240015419A1 (en) | Synchronization of optically switched networks | |
US20220038084A1 (en) | Digital Timer Delay Line with Sub-Sample Accuracy | |
US7091764B2 (en) | Duty distortion detector | |
CN116137531A (zh) | 采样电路、采样电路的使用方法、存储介质、电子装置 | |
Peuhkuri et al. | Clock synchronisation in industry-standard computer hardware |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |