CN112799986A - 通用序列总线切换电路与相关的电子装置 - Google Patents
通用序列总线切换电路与相关的电子装置 Download PDFInfo
- Publication number
- CN112799986A CN112799986A CN201911106190.4A CN201911106190A CN112799986A CN 112799986 A CN112799986 A CN 112799986A CN 201911106190 A CN201911106190 A CN 201911106190A CN 112799986 A CN112799986 A CN 112799986A
- Authority
- CN
- China
- Prior art keywords
- multiplexer
- switch
- voltage
- coupled
- data signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 238000004891 communication Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 12
- 101150006264 ctb-1 gene Proteins 0.000 description 11
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Abstract
一种通用序列总线切换电路及相关的电子装置。通用序列总线切换电路包含第一多工器、第二多工器与电压调制电路。第一多工器用于依据多个第一控制信号将多个第一数据信号分配至多个传输路径。第二多工器通过多个传输路径耦接于第一多工器,用于依据多个第二控制信号将第二数据信号分配至多个传输路径。电压调制电路耦接于第一与第二多工器,用于将第一多工器接收到的多个第一数据信号的最大电压设置为低于或等于多个第二控制信号的最大电压,或者将第一多工器接收到的多个第一数据信号的最小电压设置为高于或等于多个第二控制信号的最小电压。多个第一数据信号与第二数据信号的通信协定不同。
Description
技术领域
本公开文件涉及一种具有通用序列总线传输接口的电子装置,特别涉及一种适用于影像连接端口替代模式的电子装置与切换电路。
背景技术
C型通用序列总线(USB Type-C)具备多工、体积小与正反面可插拔等特性,因而陆续被许多类型的电子装置所采用。目前,DisplayPort接口通过影像连接端口替代模式(DPAlt-Mode)标准成功地与USB Type-C整合,使得USB Type-C具备传输数据、影音与电力的多种功能,且有望取代目前纷乱的各种传输接口。然而,在影像连接端口替代模式中,电子装置的USB主控端可能会因为多工器开关漏电问题而误判外部装置的连接状态。
发明内容
本公开文件提供一种通用序列总线切换电路,其包含第一多工器、第二多工器与电压调制电路。第一多工器用于依据多个第一控制信号将第一多工器接收到的多个第一数据信号分配至多个传输路径。第二多工器通过多个传输路径耦接于第一多工器,用于依据多个第二控制信号将第二多工器接收到的第二数据信号分配至多个传输路径。电压调制电路耦接于第一多工器与第二多工器,用于将第一多工器接收到的多个第一数据信号的最大电压与最小电压设置为对应于共模电压。第一多工器接收到的多个第一数据信号的最大电压低于或等于多个第二控制信号的最大电压,或者第一多工器接收到的多个第一数据信号的最小电压高于或等于多个第二控制信号的最小电压。多个第一数据信号与第二数据信号为依据不同通信协定所产生。
本公开文件提供一种电子装置,其包含通用序列总线主控端、DisplayPort信号源、通用序列总线切换电路与隔离电路。通用序列总线切换电路包含第一多工器、第二多工器与电压调制电路。第一多工器用于依据多个第一控制信号将来自DisplayPort信号源的多个第一数据信号分配至多个传输路径。第二多工器通过多个传输路径耦接于第一多工器,用于依据多个第二控制信号将来自通用序列总线主控端的第二数据信号分配至多个传输路径。电压调制电路耦接于第一多工器与第二多工器,用于将第一多工器接收到的多个第一数据信号的最大电压与最小电压设置为对应于共模电压。第一多工器接收到的多个第一数据信号的最大电压低于或等于多个第二控制信号的最大电压,或者第一多工器接收到的多个第一数据信号的最小电压高于或等于多个第二控制信号的最小电压。隔离电路耦接于DisplayPort信号源,且通过电压调制电路耦接于第一多工器。
本公开文件提供另一种电子装置,其包含序列总线主控端、DisplayPort信号源、通用序列总线切换电路、隔离电路与电压调制电路。通用序列总线切换电路耦接于电压调制电路,且包含第一多工器和第二多工器。第一多工器用于依据多个第一控制信号将来自DisplayPort信号源的多个第一数据信号分配至多个传输路径。第二多工器通过多个传输路径耦接于第一多工器,用于依据多个第二控制信号将来自通用序列总线主控端的第二数据信号分配至多个传输路径。电压调制电路用于将第一多工器接收到的多个第一数据信号的最大电压与最小电压设置为对应于共模电压。第一多工器接收到的多个第一数据信号的最大电压低于或等于多个第二控制信号的最大电压,或者第一多工器接收到的多个第一数据信号的最小电压高于或等于多个第二控制信号的最小电压。隔离电路耦接于DisplayPort信号源,且通过电压调制电路耦接于第一多工器。
上述的通用序列总线切换电路与电子装置能于影像连接端口替代模式(DP Alt-Mode)中正确判断通用序列总线装置端的连接关系。
附图说明
图1为根据本公开文件一实施例的电子装置简化后的功能方框图。
图2为依据本公开文件另一实施例的电子装置简化后的功能方框图。
图3为依据本公开文件一实施例的图1的电子装置的等效电路操作示意图。
图4为依据本公开文件另一实施例的图1的电子装置的等效电路操作示意图。
图5为依据本公开文件又一实施例的电子装置简化后的功能方框图。
图6为依据本公开文件又一实施例的电子装置简化后的功能方框图。
符号说明
100、500、600...电子装置
101...耦合电容
103...USB连接器
110、110A...切换电路
120...DisplayPort信号源
130...USB主控端
140...隔离电路
TX1、TX2...信号引脚
RX1、RX2...信号引脚
111...第一多工器
112...第二多工器
113、114...传输路径
115...电压调制电路
116...第三多工器
117...第四多工器
Vcom...共模电压
Cta-1~Cta-4...第一控制信号
Ctb-1~Ctb-2...第二控制信号
S1~S6...开关
ML0~ML4...主要连接通道
SSTX...超高速差分对
SSRX...超高速差分对
Ra~Rf...电阻
Ca~Cf...电容
Da-1~Da-2...第一数据信号
Db...第二数据信号
Dc-1~Dc-2...第三数据信号
Dd...第四数据信号
N1~N5...节点
具体实施方式
以下将配合相关附图来说明本公开文件的实施例。在附图中,相同的标号表示相同或类似的元件或方法流程。
图1为根据本公开文件一实施例的电子装置100简化后的功能方框图。电子装置100包含通用序列总线(Universal Serial Bus,简称USB)切换电路110、DisplayPort信号源120、USB主控端130与隔离电路140。电子装置100通过耦合电容101耦接于USB连接器103。USB连接器103包含信号引脚TX1、TX2、RX1与RX2,且用于连接一外部装置(未示出于图1),其中电子装置100可以通过USB连接器103与外部装置进行数据通信。
在一些实施例中,电子装置100、耦合电容101与USB连接器103设置在笔记本电脑、台式电脑或是移动装置中的基板(例如,印刷电路板)上。耦合电容101可以用各种合适种类的电容器来实现,例如积层陶瓷电容器(Multi-layer Ceramic Capacitor,简称MLCC)。前述的外部装置可以是显示器、携行电脑坞(Docking Station)或服务器钥(Dongle)等等。
在某一实施例中,USB连接器103是C型USB连接器的插座(receptacle)。
在另一实施例中,DisplayPort信号源120和USB主控端130可以分别表示对应的中继器(Re-driver)。
USB切换电路110包含耦接于DisplayPort信号源120的第一多工器111,以及耦接于USB主控端130的第二多工器112。第一多工器111与第二多工器112用于将来自DisplayPort信号源120与USB主控端130的信号分配至信号引脚TX1和TX2,以实现影像连接端口替代模式(DP Alt-Mode)及USB传输模式。
此外,电子装置100还可以包含将来自信号引脚RX1和RX2的信号分配至DisplayPort信号源120与USB主控端130的另一USB切换电路。为简洁起见,该另一切换电路将于后续的段落中配合图2另行说明。
第一多工器111包含第一开关S1、第二开关S2、第三开关S3与第四开关S4。第一开关S1的第一端与第二开关S2的第一端耦接于第一节点N1。第三开关S3的第一端与第四开关S4的第一端耦接于第二节点N2。第一开关S1的第二端与第三开关S3的第二端耦接于第三节点N3。第二开关S2的第二端与第四开关S4的第二端耦接于第四节点N4。第一开关S1、第二开关S2、第三开关S3与第四开关S4分别依据第一控制信号Cta-1~Cta-4切换开关状态。
第一节点N1与第二节点N2分别用于接收来自DisplayPort信号源120的第一数据信号Da-1与Da-2。第三节点N3与第四节点N4分别耦接于USB切换电路110中的传输路径113与114,且传输路径113与114分别用于耦接信号引脚TX1和TX2。
第二多工器112包含第五开关S5与第六开关S6。第五开关S5的第一端与第六开关S6的第一端耦接于第五节点N5。第五开关S5的第二端与第六开关S6的第二端分别耦接于传输路径113与114。第五开关S5与第六开关S6分别依据第二控制信号Ctb-1和Ctb-2切换开关状态。第五节点N5用于接收来自USB主控端130的第二数据信号Db。
实作上,图1的第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5与第六开关S6可以用各种合适种类的N型晶体管来实现,例如场效晶体管或双极性晶体管。
在本实施例中,DisplayPort信号源120利用主要连接通道(Main Link Lane)ML1和ML2分别发送第一数据信号Da-1和Da-2。USB主控端130利用超高速差分对(Super SpeedDifferential Pair)SSTX发送第二数据信号Db。其中,DisplayPort信号源120的主要连接通道符合Display Port规范,USB主控端130的超高速差分对符合USB3.x规范。
换言之,第一数据信号Da-1和Da-2以及第二数据信号Db可以实作为差分信号。在一些实施例中,USB切换电路110可以包含两个第一多工器111以分别处理第一数据信号Da-1和Da-2的正负相位,且可以包含两个第二多工器112以分别处理第二数据信号Db的正负相位。为简洁起见,本公开文件中仅以第一数据信号Da-1和Da-2以及第二数据信号Db的一种相位(例如,正相位)进行说明。
USB切换电路110还包含耦接于第一节点N1、第二节点N2与第五节点N5的电压调制电路115。电压调制电路115用于将共模电压Vcom提供给输入至第一节点N1的第一数据信号Da-1,以及提供给输入至第二节点N2的第一数据信号Da-2。因此,第一数据信号Da-1和Da-2会以共模电压Vcom为基准来切换电压准位,使得第一多工器111接收到的第一数据信号Da-1和Da-2的最大电压与最小电压会对应于共模电压Vcom。
另外,电压调制电路115也会将共模电压Vcom提供给输入至第五节点N5的第二数据信号Db,使得第二多工器112接收到的第二数据信号Db的最大电压与最小电压会对应于共模电压Vcom。
在一些实施例中,共模电压Vcom为0.3~1.4伏特,第一多工器111接收到的第一数据信号Da-1、Da-2与第二多工器112接收到的第二数据信号Db的电压为0~1.7伏特,亦即第一数据信号Da-1、Da-2及第二数据信号Db的振幅为±0.3伏特,且加载在共模电压Vcom,但本公开文件不以此为限。共模电压Vcom可以依据第一多工器111与第二多工器112的实际设计对应地调整,例如依据晶体管的临界电压(threshold voltage)或耐压程度进行调整。
详细而言,电压调制电路115包含电阻Ra~Rc。电阻Ra的第一端耦接于第一节点N1;电阻Rb的第一端耦接于第二节点N2;电阻Rc的第一端耦接于第五节点N5。电阻Ra~Rc的第二端皆用于接收共模电压Vcom。实作上,电阻Ra~Rc可以用金属线电阻、多晶硅电阻或晶体管电阻来实现。本公开文件中的电阻符号可以是经戴维宁定理(Thevenin's Theorem)简化后的等效电路,例如电压调制电路115可以实作为耦接于主机板上额外的高电压源与接地端之间的分压电路,以得到电压准位介于该高电压源与该接地端之间的共模电压Vcom。
隔离电路140包含电容Ca~Cf,其中电容Ca~Cd耦接于DisplayPort信号源120与电压调制电路115之间,而电容Ce、Cf则耦接于USB主控端130与电压调制电路115之间。隔离电路140用于隔离第一数据信号Da-1和Da-2与第二数据信号Db中的直流成分。因此,第一数据信号Da-1和Da-2在通过隔离电路140之后振幅不变,但最大电压值和最小电压值可以不同。详细而言,电容Ca的第一端耦接于主要连接通道ML1,电容Ca的第二端通过电压调制电路115耦接于第一节点N1。电容Cb的第一端耦接于主要连接通道ML2,电容Cb的第二端通过电压调制电路115耦接于第二节点N2。电容Ce的第一端耦接于超高速差分对SSTX,电容Ce的第二端通过电压调制电路115耦接于第五节点N5。
图2为依据本公开文件另一实施例的电子装置100简化后的功能方框图。在本实施例中,电子装置100还包含USB切换电路110A,且USB切换电路110A包含第三多工器116与第四多工器117。第三多工器116耦接于DisplayPort信号源120的主要连接通道ML0和ML3,且耦接于信号引脚RX1和RX2。第三多工器116用于将来自信号引脚RX1和RX2的信号分配至主要连接通道ML0和ML3。第四多工器117耦接于USB主控端130的超高速差分对SSRX与信号引脚RX1和RX2之间。第四多工器117用于将来自信号引脚RX1和RX2的信号分配至超高速差分对SSRX。
在本实施例中,电压调制电路115还包含电阻Rd~Rf。电阻Rd耦接于主要连接通道ML0与第三多工器116。电阻Re耦接于主要连接通道ML3与第三多工器116。电阻Rf耦接于超高速差分对SSRX与第四多工器117。电阻Rd和Re用于将第三多工器116输出的第三数据信号Dc-1和Dc-2设置为具有对应于共模电压Vcom的最大电压与最小电压。电阻Rf用于将第四多工器117输出的第四数据信号Dd设置为具有对应于共模电压Vcom的最大电压与最小电压。
另外,隔离电路140的电容Cc耦接于主要连接通道ML0与第三多工器116之间;电容Cd耦接于主要连接通道ML3与第三多工器116之间;电容Cf耦接于超高速差分对SSRX与第四多工器117之间。
图3为依据本公开文件一实施例的电子装置100的等效电路操作示意图。在本实施例中,电子装置100操作于影像连接端口替代模式中的四通道模式(DP Alt-Mode for4lanes),且USB连接器103与外部装置(图未示出)为正插。因此,第二开关S2与第三开关S3导通,而第一开关S1、第四开关S4、第五开关S5与第六开关S6关断。前述的正插例如是USB连接器103中的第一设置通道(Configuration Channel,简称CC1,图未示出)耦接于外部装置的下拉电阻(图未示出)。
在本实施例中,由于隔离电路140隔绝了来自DisplayPort信号源120的直流成分,第一多工器111接收到的第一数据信号Da-1和Da-2的最大电压与最小电压会对应于电压调制电路115提供的共模电压Vcom。第一数据信号Da-1和Da-2的最小电压值会高于或等于第二控制信号Ctb-1和Ctb-2的最小电压值。。
由于第一多工器111接收到的第一数据信号Da-1和Da-2的最小电压值高于或等于第二控制信号Ctb-1和Ctb-2的最小电压值(即第五开关S5和第六开关S6关断情况下的电压值,例如0伏特),使第五开关S5和第六开关S6的控制端与第二端的电压差(例如,栅极-源极电压差)将不高于0伏特。因此,第五开关S5和第六开关S6处于关断状态时不会因为传输路径113和114上的第一数据信号Da-1和Da-2误导通而产生漏电。
例如,在一实施例中,第一数据信号Da-1和Da-2为0~1.7伏特,而第二控制信号Ctb-1和Ctb-2于0和1.7伏特之间切换。当电子装置100操作于影像连接端口替代模式中的四通道模式时,即使第二控制信号Ctb-1和Ctb-2只能提供0伏特的最小电压,第五开关S5和第六开关S6的控制端与第二端的电压差也不会高于0伏特。因此,第五开关S5和第六开关S6不会误导通。
如此一来,当USB主控端130发出接收端检测信号(Rx Detection Signal)Rxd时,接收端检测信号Rxd不会经由第二开关S2与第三开关S3而到达DisplayPort信号源。USB主控端130能正确地检测到高阻抗,并判断没有等待连线的外部USB装置端,进而不会在影像连接端口替代模式中的四通道模式下,错误地尝试与外部USB装置端进行连线。实作上,USB主控端130会利用超高速差分对SSTX发送接收端检测信号Rxd。
图4为依据本公开文件另一实施例的电子装置100的等效电路操作示意图。在本实施例中,电子装置100操作于影像连接端口替代模式中的四通道模式,且USB连接器103与外部装置(图未示出)为反插。因此,第一开关S1与第四开关S4会导通,而第二开关S2、第三开关S3、第五开关S5与第六开关S6会关断。前述的反插例如是USB连接器103中的第二设置通道(Configuration Channel,简称CC2,图未示出)耦接于外部装置的下拉电阻(图未示出)。
相似于图3,由于第一多工器111接收到的第一数据信号Da-1和Da-2的最小电压值高于或等于第二控制信号Ctb-1和Ctb-2的最小电压值,第五开关S5和第六开关S6不会因为传输路径113和114上的第一数据信号Da-1和Da-2误导通而产生漏电。如此一来,接收端检测信号Rxd不会经由第一开关S1与第四开关S4而到达DisplayPort信号源120,所以USB主控端130能正确地检测到高阻抗,并判断没有等待连线的外部USB装置端。
由上述可知,当DisplayPort信号源120和USB主控端130提供过高的共模偏置电压时,USB切换电路110因为隔离电容的存在,而不会因耐压不足而受到损坏。另一方面,当DisplayPort信号源120提供过低的共模偏置电压时,USB切换电路110不会导通错误的开关,进而防止USB主控端130误操作。因此,电子装置100具有可靠度高的优点。
图5为依据本公开文件一实施例的电子装置500简化后的功能方框图。电子装置500的电压调制电路115设置于USB切换电路110之外。例如,在一实施例中,第一多工器111与第二多工器112是设置于USB切换电路110的封装壳体(未示出于图5)之内,而电压调制电路115则位于该封装壳体之外。
电压调制电路115可以与DisplayPort信号源120、USB主控端130与隔离电路140设置于同一基板(例如,印刷电路板)。因此,电阻Ra~Rf可以用较多种材料与方法来实现,而不必受限于芯片的工艺规范,使得电子装置500具有设计弹性高的优点。前述电子装置100的其余连接方式、元件、实施方式以及优点,皆适用于电子装置500,为简洁起见,在此不重复赘述。
图6为依据本公开文件一实施例的电子装置600简化后的功能方框图。在本实施例中,USB切换电路110的多个开关以P型晶体管来实现,例如场效晶体管或双极性晶体管。
在本实施例中,隔离电路140隔绝了来自DisplayPort信号源120的直流成分,且电压调制电路115会提供0.6~0.9伏特的共模电压Vcom至USB切换电路110。第一数据信号Da-1和Da-2的振幅约为±0.3伏特,因此第一多工器111接收到的第一数据信号Da-1和Da-2可以是0.3~1.2伏特。其中,共模电压Vcom的范围可依USB切换电路110的晶体管元件特性进行设计。
为避免第五开关S5和第六开关S6于影像连接端口替代模式的四通道模式中误导通,第一多工器111接收到的第一数据信号Da-1和Da-2的最大电压会低于或等于第二控制信号Ctb-1和Ctb-2的最大电压(即第五开关S5和第六开关S6关断情况下的电压值,例如1.2伏特)。另外,第一数据信号Da-1和Da-2的最小电压可以高于第二控制信号Ctb-1和Ctb-2的最小电压(即第五开关S5和第六开关S6导通情况下的电压值,例如0伏特)。
例如,在一实施例中,第一数据信号Da-1和Da-2是0.3~1.2伏特,而第二控制信号Ctb-1和Ctb-2会于1.2和0伏特之间切换。当电子装置100操作于影像连接端口替代模式中的四通道模式时,即使第二控制信号Ctb-1和Ctb-2只能提供1.2伏特的最大电压,第五开关S5和第六开关S6的控制端与第二端的电压差(例如,栅极-源极电压差)也不会低于0伏特。因此,第五开关S5和第六开关S6不会误导通。
如此一来,即使DisplayPort信号源120输出较高的电压,第五开关S5和第六开关S6也不会在影像连接端口替代模式中错误地导通而产生漏电流。因此,USB主控端130能正确地判断没有等待连线的外部USB装置端。
在某一实施例中,电子装置600的电压调制电路115是设置于USB切换电路110的封装壳体之外。
前述电子装置100的其余连接方式、元件、实施方式以及优点,皆适用于电子装置600,为简洁起见,在此不重复赘述。
在一些实施例中,USB主控端130提供的电压范围适中而不会损坏USB切换电路110。此时,电子装置100、500与600的电阻Rc和Rf以及电容Ce和Cf可以省略,以缩小整体电路面积。
在说明书及权利要求中使用了某些词汇来指称特定的元件。然而,所属技术领域中技术人员应可理解,同样的元件可能会用不同的名词来称呼。说明书及权利要求并不以名称的差异作为区分元件的方式,而是以元件在功能上的差异来作为区分的基准。在说明书及权利要求所提及的“包含”为开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”在此包含任何直接及间接的连接手段。因此,若文中描述第一元件耦接于第二元件,则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件,或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。
另外,除非说明书中特别指明,否则任何单数的用语都同时包含复数的涵义。
以上仅为本公开文件的优选实施例,凡依本公开文件权利要求所做的均等变化与修饰,皆应属本公开文件的涵盖范围。
Claims (10)
1.一种通用序列总线切换电路,包含:
一第一多工器,用于依据多个第一控制信号将该第一多工器接收到的多个第一数据信号分配至多个传输路径;
一第二多工器,通过所述多个传输路径耦接于该第一多工器,用于依据多个第二控制信号将该第二多工器接收到的一第二数据信号分配至所述多个传输路径;以及
一电压调制电路,耦接于该第一多工器与该第二多工器,用于将该第一多工器接收到的所述多个第一数据信号的一最大电压与一最小电压设置为对应于一共模电压,其中该第一多工器接收到的所述多个第一数据信号的该最大电压低于或等于所述多个第二控制信号的一最大电压,或者该第一多工器接收到的所述多个第一数据信号的该最小电压高于或等于所述多个第二控制信号的一最小电压;
其中所述多个第一数据信号与该第二数据信号为依据不同通信协定所产生。
2.如权利要求1所述的通用序列总线切换电路,其中该第一多工器包含:
一第一开关;
一第二开关,其中该第一开关与该第二开关通过一第一节点耦接于该电压调制电路;
一第三开关;以及
一第四开关,其中该第三开关与该第四开关通过一第二节点耦接于该电压调制电路,该第一开关与该第三开关通过一第三节点耦接于第一传输路径,该第二开关与该第四开关通过一第四节点耦接于第二传输路径;
其中该第一开关、该第二开关、该第三开关与该第四开关各自依据所述多个第一控制信号中对应的一者切换开关状态。
3.如权利要求2所述的通用序列总线切换电路,其中该第二多工器包含:
一第五开关,其中该第五开关耦接于一第五节点与该第一传输路径之间;以及
一第六开关,其中该第六开关耦接于该第五节点与该第二传输路径之间;
其中该第五开关与该第六开关各自依据所述多个第二控制信号中对应的一者切换开关状态。
4.如权利要求3所述的通用序列总线切换电路,其中该电压调制电路包含:
一第一电阻,其中该第一电阻的一第一端耦接于该第一节点;以及
一第二电阻,其中该第二电阻的一第一端耦接于该第二节点;
其中该第一电阻的一第二端与该第二电阻的一第二端用于接收该共模电压。
5.如权利要求4所述的通用序列总线切换电路,其中该电压调制电路还包含:
一第三电阻,其中该第三电阻的一第一端耦接于该第五节点,该第三电阻的一第二端用于接收该共模电压。
6.如权利要求3所述的通用序列总线切换电路,其中若该第一开关、该第二开关、该第三开关、该第四开关、该第五开关与该第六开关是N型晶体管,则该第一多工器接收到的所述多个第一数据信号的该最小电压高于或等于所述多个第二控制信号的该最小电压;
若该第一开关、该第二开关、该第三开关、该第四开关、该第五开关与该第六开关是P型晶体管,则该第一多工器接收到的所述多个第一数据信号的该最大电压低于或等于所述多个第二控制信号的该最大电压。
7.一种电子装置,包含:
一通用序列总线主控端;
一DisplayPort信号源;
一通用序列总线切换电路,包含:
一第一多工器,用于依据多个第一控制信号将来自DisplayPort信号源的多个第一数据信号分配至多个传输路径;
一第二多工器,通过所述多个传输路径耦接于该第一多工器,用于依据多个第二控制信号将来自该通用序列总线主控端的一第二数据信号分配至所述多个传输路径;及
一电压调制电路,耦接于该第一多工器与该第二多工器,用于将该第一多工器接收到的所述多个第一数据信号的一最大电压与一最小电压设置为对应于一共模电压,其中该第一多工器接收到的所述多个第一数据信号的该最大电压低于或等于所述多个第二控制信号的一最大电压,或者该第一多工器接收到的所述多个第一数据信号的该最小电压高于或等于所述多个第二控制信号的一最小电压;以及
一隔离电路,耦接于该DisplayPort信号源,且通过该电压调制电路耦接于该第一多工器。
8.如权利要求7所述的电子装置,其中该隔离电路耦接于该通用序列总线主控端,且通过该电压调制电路耦接于该第二多工器。
9.如权利要求8所述的电子装置,其中该隔离电路包含:
一第一电容,该第一电容的一第一端耦接于该DisplayPort信号源,该第一电容的一第二端通过该电压调制电路耦接于该第一多工器的一第一节点;
一第二电容,该第二电容的一第一端耦接于该DisplayPort信号源,该第二电容的一第二端通过该电压调制电路耦接于该第一多工器的一第二节点,其中该第一节点不同于该第二节点;以及
一第三电容,该第三电容的一第一端耦接于该通用序列总线主控端,该第三电容的一第二端通过该电压调制电路耦接于该第二多工器。
10.一种电子装置,包含:
一通用序列总线主控端;
一DisplayPort信号源;
一电压调制电路;
一通用序列总线切换电路,耦接于该电压调制电路,且包含:
一第一多工器,用于依据多个第一控制信号将来自DisplayPort信号源的多个第一数据信号分配至多个传输路径;及
一第二多工器,通过所述多个传输路径耦接于该第一多工器,用于依据多个第二控制信号将来自该通用序列总线主控端的一第二数据信号分配至所述多个传输路径,其中该电压调制电路用于将该第一多工器接收到的所述多个第一数据信号的一最大电压与一最小电压设置为对应于一共模电压,其中该第一多工器接收到的所述多个第一数据信号的该最大电压低于或等于所述多个第二控制信号的一最大电压,或者该第一多工器接收到的所述多个第一数据信号的该最小电压高于或等于所述多个第二控制信号的一最小电压;以及
一隔离电路,耦接于该DisplayPort信号源,且通过该电压调制电路耦接于该第一多工器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911106190.4A CN112799986B (zh) | 2019-11-13 | 2019-11-13 | 通用序列总线切换电路与相关的电子装置 |
TW109102626A TWI739292B (zh) | 2019-11-13 | 2020-01-22 | 通用序列匯流排切換電路與相關的電子裝置 |
US17/081,518 US11288219B2 (en) | 2019-11-13 | 2020-10-27 | USB switching circuit and electronic apparatus having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911106190.4A CN112799986B (zh) | 2019-11-13 | 2019-11-13 | 通用序列总线切换电路与相关的电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112799986A true CN112799986A (zh) | 2021-05-14 |
CN112799986B CN112799986B (zh) | 2024-03-26 |
Family
ID=75803233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911106190.4A Active CN112799986B (zh) | 2019-11-13 | 2019-11-13 | 通用序列总线切换电路与相关的电子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11288219B2 (zh) |
CN (1) | CN112799986B (zh) |
TW (1) | TWI739292B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776397B (zh) * | 2021-02-22 | 2022-09-01 | 創惟科技股份有限公司 | 多影像輸出系統及其usb集線器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9817193D0 (en) * | 1998-08-07 | 1998-10-07 | Mitel Semiconductor Ltd | Circuits for providing B1-directional data communication |
US20090248930A1 (en) * | 2008-03-31 | 2009-10-01 | Silicon Laboratories Inc. | Usb transceiver circuitry including 5 volt tolerance protection |
CN202602535U (zh) * | 2012-03-20 | 2012-12-12 | 立锜科技股份有限公司 | 具有多电源输入端的切换式稳压电路及相关的电源转换器 |
CN104850421A (zh) * | 2014-02-17 | 2015-08-19 | 广达电脑股份有限公司 | 计算机系统及其通用序列总线装置的检测方法 |
US20160147704A1 (en) * | 2012-09-21 | 2016-05-26 | Nxp B.V. | Displayport over USB Mechanical Interface |
CN105656471A (zh) * | 2014-12-02 | 2016-06-08 | 联发科技股份有限公司 | 使用usb-c型接口的系统及多功能控制电路 |
US20160259753A1 (en) * | 2015-03-06 | 2016-09-08 | Via Technologies, Inc. | Usb chipset |
WO2019199725A1 (en) * | 2018-04-11 | 2019-10-17 | Cypress Semiconductor Corporation | Usb type-c sideband signal interface circuit |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4791311A (en) * | 1987-09-28 | 1988-12-13 | Sprague Electric Company | Two-terminal multiplexable sensor |
US6351809B1 (en) * | 1999-05-14 | 2002-02-26 | Xilinx, Inc. | Method of disguising a USB port connection |
US6570946B1 (en) * | 1999-11-03 | 2003-05-27 | Ericsson, Inc. | One-hot decoded phase shift prescaler |
US7454586B2 (en) * | 2005-03-30 | 2008-11-18 | Intel Corporation | Memory device commands |
US7346728B1 (en) * | 2005-04-18 | 2008-03-18 | Intel Corporation | Method and apparatus for a hub capable of being self-powered for use in a USB-compliant system |
US8345778B2 (en) * | 2007-10-29 | 2013-01-01 | Lightwaves Systems, Inc. | High bandwidth data transport system |
US8179161B1 (en) * | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
US8799537B1 (en) * | 2009-09-25 | 2014-08-05 | Analogix Semiconductor, Inc. | Transfer of uncompressed multimedia contents and data communications |
KR101720890B1 (ko) * | 2012-11-30 | 2017-03-28 | 인텔 코포레이션 | 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템 |
US10152442B2 (en) * | 2015-02-27 | 2018-12-11 | Google Llc | Multi-function ports on a computing device |
CA3045439A1 (en) * | 2016-05-09 | 2017-11-16 | Charles Howard CELLA | Methods and systems for the industrial internet of things |
US10228742B2 (en) * | 2017-05-18 | 2019-03-12 | Cypress Semiconductor Corporation | USB power control analog subsystem architecture |
US10320180B1 (en) * | 2018-04-24 | 2019-06-11 | Cypress Semiconductor Corporation | Current control and protection for universal serial bus type-C (USB-C) connector systems |
US10381787B1 (en) * | 2018-05-21 | 2019-08-13 | Cypress Semiconductor Corporation | Voltage protection for universal serial bus type-C (USB-C) connector systems |
US11404094B2 (en) * | 2018-09-27 | 2022-08-02 | Intel Corporation | Transmitter circuitry with N-type pull-up transistor and low output voltage swing |
-
2019
- 2019-11-13 CN CN201911106190.4A patent/CN112799986B/zh active Active
-
2020
- 2020-01-22 TW TW109102626A patent/TWI739292B/zh active
- 2020-10-27 US US17/081,518 patent/US11288219B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9817193D0 (en) * | 1998-08-07 | 1998-10-07 | Mitel Semiconductor Ltd | Circuits for providing B1-directional data communication |
US20090248930A1 (en) * | 2008-03-31 | 2009-10-01 | Silicon Laboratories Inc. | Usb transceiver circuitry including 5 volt tolerance protection |
CN202602535U (zh) * | 2012-03-20 | 2012-12-12 | 立锜科技股份有限公司 | 具有多电源输入端的切换式稳压电路及相关的电源转换器 |
US20160147704A1 (en) * | 2012-09-21 | 2016-05-26 | Nxp B.V. | Displayport over USB Mechanical Interface |
CN104850421A (zh) * | 2014-02-17 | 2015-08-19 | 广达电脑股份有限公司 | 计算机系统及其通用序列总线装置的检测方法 |
CN105656471A (zh) * | 2014-12-02 | 2016-06-08 | 联发科技股份有限公司 | 使用usb-c型接口的系统及多功能控制电路 |
US20160259753A1 (en) * | 2015-03-06 | 2016-09-08 | Via Technologies, Inc. | Usb chipset |
WO2019199725A1 (en) * | 2018-04-11 | 2019-10-17 | Cypress Semiconductor Corporation | Usb type-c sideband signal interface circuit |
Non-Patent Citations (1)
Title |
---|
林宏晔: "USB3.0主控端系统设计的挑战", 电子设计技术, no. 05, 15 May 2011 (2011-05-15) * |
Also Published As
Publication number | Publication date |
---|---|
CN112799986B (zh) | 2024-03-26 |
US20210141753A1 (en) | 2021-05-13 |
US11288219B2 (en) | 2022-03-29 |
TW202119405A (zh) | 2021-05-16 |
TWI739292B (zh) | 2021-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10719476B2 (en) | Apparatus and methods for providing a reconfigurable bidirectional front-end interface | |
US10033552B2 (en) | Driving data of multiple protocols through a single set of pins | |
US9934176B2 (en) | Transceiver multiplexing over USB type-C interconnects | |
US8060663B2 (en) | Physical layer interface for computing devices | |
US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
US7840194B2 (en) | Transmitting circuit, receiving circuit, interface switching module and interface switching method for SATA and SAS interfaces | |
US10990560B2 (en) | USB type-C sideband signal interface circuit | |
CN105656471A (zh) | 使用usb-c型接口的系统及多功能控制电路 | |
US9990321B2 (en) | Selectively connecting a port of an electrical device to components in the electrical device | |
CN112799986B (zh) | 通用序列总线切换电路与相关的电子装置 | |
CN109478174B (zh) | 用于可逆接口的开关 | |
CN110554990A (zh) | 兼容pcie与sata线路的主板电路 | |
US20070299929A1 (en) | Client device interface for portable communication devices | |
CN109565124B (zh) | Pcie接口、连接器及终端设备 | |
CN110402547B (zh) | 传输线路复用装置以及电子设备 | |
US20190286596A1 (en) | Electronic device and control system | |
US9960811B1 (en) | DC bias signals isolatable from transmission protocols | |
CN105700981A (zh) | 测试用u盘 | |
US11909388B2 (en) | Terminal resistance circuit, chip and chip communication device | |
US20190305993A1 (en) | Ethernet communication circuit capable of avoiding physical layer circuit from crash caused by surge event | |
CN115774688A (zh) | 通用接口卡 | |
CN111404538A (zh) | 连接电路及其连接方法 | |
US20150089113A1 (en) | Expansion card having two switchable connectors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |