CN112799104A - 测试指令的管理方法、测试设备和测试系统 - Google Patents

Abstract

本发明实施例公开了一种测试指令的管理方法、测试设备和测试系统，测试设备包括通过PCI总线连接的上位机和下位机，下位机具有第一存储链表和第二存储链表，该方法包括：上位机生成具有指令发送时刻的第一时序测试指令，并将第一时序测试指令发送给下位机；下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入空链表，将非空链表中存储的第二时序测试指令在对应指令发送时刻向被测设备转发，在转发之后，删除非空链表中存储的测试指令；通过设置两个循环使用的存储链表，从而将新生成的测试指令和历史生成的待发送测试指令分开存储，方便了测试指令的管理，简化了程序逻辑，提高了程序可靠性。

Description

测试指令的管理方法、测试设备和测试系统

技术领域

本发明涉及测试技术，尤其涉及一种测试指令的管理方法、测试设备和测试系统。

背景技术

卫星上的设备，主要包括各种卫星有效载荷和卫星星务两大部分，其中，卫星星务相当于主设备，卫星有效载荷相当于从设备，卫星星务可以对各个卫星有效载荷进行管理和调度。

目前的卫星有效载荷，通常需要涵盖大量不同的应用，且需要在恶劣的太空环境中运行，并要保证在数十年的运行期间提供可靠的服务，因而，在卫星升空之前，需要对其有效载荷的功能及性能指标等进行全面严格的测试。

在测试时，有些测试指令是需要在指定周期的发送时刻向卫星有效载荷发送的，也就是说，在同一个指令周期内，即有当前周期新生成的测试指令，又有历史周期生成的待发送的测试指令，指令较多，容易造成混乱，因而，如何管理这些测试指令，是一个亟待解决的问题。

发明内容

本发明实施例提供一种测试指令的管理方法、测试设备和测试系统，能够方便测试指令的管理，简化程序逻辑，提高程序可靠性。

第一方面，本发明实施例提供一种测试指令的管理方法，该测试指令的管理方法应用于测试设备，所述测试设备包括上位机和下位机，所述上位机通过外设部件互连标准PCI总线与所述下位机连接，所述下位机具有第一存储链表和第二存储链表，所述测试指令的管理方法包括：

所述上位机生成第一时序测试指令，并将所述第一时序测试指令发送给所述下位机，所述第一时序测试指令中包括指令发送时刻；

所述下位机根据存储状态在所述第一存储链表和所述第二存储链表中查找空链表和非空链表，将所述第一时序测试指令存入所述空链表，将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除所述非空链表中存储的所述第二时序测试指令。

可选地，所述第一时序测试指令包括多条，所述下位机将所述第一时序测试指令存入所述空链表，包括：

所述下位机按照每条第一时序测试指令中包括的指令发送时刻的先后顺序，对所有第一时序测试指令排序，按照排序将所有第一时序测试指令存入所述空链表。

可选地，在所述上位机生成第一时序测试指令之前，还包括：

所述上位机在接收到所述下位机发送的第二脉冲开始指令时，生成所述第二时序测试指令，其中，所述下位机在接收到信号发生器产生的第二脉冲信号并检测到所述第二脉冲信号的起始沿时，向所述上位机发送所述第二脉冲开始指令。

可选地，所述上位机生成第一时序测试指令，包括：

所述上位机在接收到所述下位机发送的第一脉冲开始指令时，生成所述第一时序测试指令，其中，所述下位机在接收到所述信号发生器产生的第一脉冲信号并检测到所述第一脉冲信号的起始沿时，向所述上位机发送所述第一脉冲开始指令，所述第一脉冲信号比所述第二脉冲信号晚一个脉冲周期产生。

可选地，所述下位机将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机在接收到所述信号发生器产生的所述第一脉冲信号时，通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

可选地，所述下位机包括至少两个板卡，所述至少两个板卡的接口类型不同，所述下位机通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机查找与所述被测设备接口类型相同的板卡，通过所述中断触发查找到的板卡的处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

可选地，所述至少两个板卡包括1553B接口板卡、控制器局域网络CAN接口板卡、低电压差分信号LVDS接口板卡、422接口板卡中的至少两个。

第二方面，本发明实施例提供一种测试设备，所述测试设备包括上位机和下位机，所述上位机通过外设部件互连标准PCI总线与所述下位机连接，所述下位机具有第一存储链表和第二存储链表，所述测试指令的管理方法包括：

所述上位机生成第一时序测试指令，并将所述第一时序测试指令发送给所述下位机，所述第一时序测试指令中包括指令发送时刻；

所述下位机根据存储状态在所述第一存储链表和所述第二存储链表中查找空链表和非空链表，将所述第一时序测试指令存入所述空链表，将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除所述非空链表中存储的所述第二时序测试指令。

第三方面，本发明实施例提供一种测试系统，包括上述测试设备，被测设备和信号发生器；

所述被测设备，用于接收所述下位机转发的所述第二时序测试指令，并通过所述下位机向所述上位机发送时序反馈指令；

所述信号发生器，用于产生脉冲信号，所述脉冲信号用于将所述上位机、所述下位机与所述被测设备进行时序同步。

可选地，所述被测设备为卫星有效载荷。

本发明实施例中，测试设备包括上位机和下位机，下位机具有第一存储链表和第二存储链表，在上位机生成第一时序测试指令，并将第一时序测试指令发送给下位机时，下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入查找到的空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令；非空链表在其内的第二时序测试指令转发给被测设备之后，会变为空链表，而空链表内存储第一时序测试指令之后，会变为非空链表，通过两个循环使用的存储链表，将新生成的时序测试指令和历史生成的待发送的时序测试指令分开存储，方便了测试指令的管理，简化了程序逻辑，提高了程序可靠性。

附图说明

图1是本发明实施例提供的测试指令的管理方法的一个流程示意图。

图2是本发明实施例提供的测试设备的一个结构示意图。

图3是本发明实施例提供的测试指令的一个结构示意图。

图4是本发明实施例提供的存储链表的一个结构示意图。

图5是本发明实施例提供的测试时序的一个效果示意图。

图6是本发明实施例提供的测试指令的管理方法的另一流程示意图。

图7是本发明实施例提供的测试设备的另一结构示意图。

图8是本发明实施例提供的测试系统的一个结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的测试方法的一个流程示意图，该测试方法可用于图2所示的测试设备，该测试设备包括上位机和下位机，上位机通过外设部件互连标准(Peripheral Component Interconnect，PCI)总线与下位机连接，下位机具有第一存储链表和第二存储链表，如图1所示，该测试方法具体可以包括如下步骤：

步骤101，上位机生成第一时序测试指令，并将第一时序测试指令发送给下位机，第一时序测试指令中包括指令发送时刻。

具体地，在测试过程中，上位机、下位机和被测设备可利用信号发生器产生的脉冲信号进行时序同步。即信号发生器产生的脉冲信号可以同时发送给下位机和被测设备，下位机接收到脉冲信号并在检测到脉冲信号的起始沿时，立即向上位机发送脉冲开始指令，上位机在接收到该脉冲开始指令时，即生成时序测试指令，开始测试过程。

比如，当需要对被测设备进行测试时，上位机可以根据测试人员的操作将该被测设备的配置文件载入，在下位机接收到信号发生器生成的第一脉冲信号并在检测到第一脉冲信号的起始沿时，下位机向上位机发送第一脉冲开始指令，上位机接收到第一脉冲开始指令时，根据载入的配置文件生成第一时序测试指令。在一个具体的实施例中，配置文件中可以包括被测设备的型号标识、接口类型标识和被测设备所采用的通信协议标识，被测设备的接口类型标识包括但不限于1553B接口、控制器局域网络(Controller Area Network，CAN)接口、低电压差分信号(Low-Voltage Differential Signaling，LVDS)接口和422接口。具体在本实施例中，默认被测设备只有一个，下位机的接口类型与被测设备的接口类型相同。

在一个具体的实施例中，所生成的时序测试指令的结构可如图3所示，包括帧头、帧计数、帧类型、发送时刻、指令内容、校验及帧尾等，其中，帧类型用于指示指令的类型，即时序测试指令，发送时刻即时序测试指令所指定的发送时刻。本实施例中，为了保证时序的准确性，时序测试指令通常由上位机在第一脉冲周期生成，由下位机在第二脉冲周期的该指令发送时刻转发给被测设备，其中，第一脉冲周期早于第二脉冲周期一个脉冲周期，脉冲周期指的是两个相邻的脉冲信号之间的时间间隔，脉冲周期可根据实际测试需要自定义。比如，在第一脉冲周期生成的一个时序测试指令的发送时刻为第30毫秒，即表示该时序测试指令需要在第二脉冲周期的第30毫秒向被测设备转发。

步骤102，下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令。

由于当前脉冲周期生成的时序测试指令需要在下一脉冲周期的指定时刻(指令发送时刻)发送给被测设备，因而，下位机在接收到上位机发送的第一时序测试指令时，可以先存储第一时序测试指令。

本发明实施例中，下位机具有第一存储链表和第二存储链表，在存储第一时序测试指令时，下位机可以根据存储状态在第一存储链表和第二存储链表查找空链表，将第一时序测试指令存入该空链表。第一时序测试指令可以包括多条，每条第一时序测试指令均包括对应的指令发送时刻，每条第一时序测试指令对应的指令发送时刻可以不同，可以将多条第一时序测试指令均存入空链表。在将多条第一时序测试指令存入空链表时，下位机可以按照每条第一时序测试指令中包括的指令发送时刻的先后顺序，对所有第一时序测试指令排序，按照排序将所有第一时序测试指令存入空链表。在一个具体的实施例中，存储链表的结构可如图4所示，每条时序测试指令以指令节点的形式在存储链表中存储，每个指令节点存储一条时序测试指令，同时每个指令节点中可以标识当前节点的前向节点和后向节点，以方便后续转发时查找各个时序测试指令。

在接收到第一脉冲信号时，将第一时序测试指令存入空链表的同时，还有上一个脉冲周期产生的时序测试指令(即第二时序测试指令)需要向被测设备转发。因而，在下位机接收到第一脉冲信号，还需要根据存储状态在第一存储链表和第二存储链表查找非空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令。

其中，第二时序测试指令可以是上位机在接收到下位机发送的第二脉冲开始指令时生成的，下位机在接收到信号发生器产生的第二脉冲信号并检测到第二脉冲信号的起始沿时，向上位机发送第二脉冲开始指令，第二脉冲信号比第一脉冲信号早一个脉冲周期产生，也就是说，信号发生器先产生第二脉冲信号，再产生第一脉冲信号。

假如第二脉冲信号是整个测试过程开始后，信号发生器产生的第一个脉冲信号，则在第二时序测试指令生成时，第一存储链表和第二存储链表均为空链表，则下位机可选取第一存储链表和第二存储链表中任意一个存储链表存储第二时序测试指令，则在第一个脉冲周期(第二脉冲信号产生后，第一脉冲信号产生前)内，将没有时序测试指令需要向被测设备转发，而在第二个脉冲周期(第二脉冲信号产生后)内，需要将第二时序测试指令在指定的指令发送时刻向被测设备转发。

在一些测试场景下，被测设备对测试设备的指令时序的精度要求非常高，为了适配这种测试场景，本发明实施例中，在向被测设备转发时序测试指令时，可通过中断触发。即下位机在接收到信号发生器产生的第一脉冲信号时，可以产生一个中断，并利用该中断触发处理器在第一脉冲信号产生后的脉冲周期内，按照该指令发送时刻向被测设备转发第二时序测试指令。

被测设备接收到第二时序测试指令之后，可以执行第二时序测试指令，并在执行之后，通过下位机向上位机发送时序反馈指令。

上述技术方案，在测试设备的下位机设置第一存储链表和第二存储链表，在上位机生成第一时序测试指令，并将第一时序测试指令发送给下位机时，下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入查找到的空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令；非空链表在其内的第二时序测试指令转发给被测设备之后，会变为空链表，而空链表内存储第一时序测试指令之后，会变为非空链表，通过两个循环使用的存储链表，将新生成的时序测试指令和历史生成的待发送的时序测试指令分开存储，方便了测试指令的管理，简化了程序逻辑，提高了程序可靠性。

在一些实施例中，上位机还可以生成通用测试指令，并将通用测试指令发送给下位机，下位机实时向被测设备转发该通用测试指令，以及将被测设备的通用反馈指令转发给上位机。其中，通用测试指令的结构也可如图3所示，在帧类型中可以指示指令类型为通用测试指令，发送时刻字段中可以为空，也可以不为空，当发送时刻字段不为空时，如果帧类型指示指令类型为通用测试指令，则可以直接忽略发送时刻字段中的内容。

即本发明实施例中，可以生成两种类型的测试指令：时序测试指令和通用测试指令，时序测试指令与中断配合，由下位机在指定的发送时刻向被测设备转发，用于满足对指令时序的有高精度要求的测试项目；通用测试指令由下位机实时转发给被测设备，即下位机在接收到上位机发送的通用测试指令时，遂即转发给被测设备，通用测试指令用于满足对时序精度没有要求的普通测试项目。

在一个具体的实施例中，比如图5所示，在测试开始后的第一个脉冲周期，上位机生成了三个时序测试指令一，则在上位机将这三个时序测试指令一发送给下位机之后，下位机会在两个存储链表中寻找空链表，这时两个存储链表均为空闲状态，则下位机可以将这三个时序测试指令一存入任意一个空链表(比如第一存储链表)；此后，当下位机接收到第二个脉冲信号时，下位机会向上位机发送时序开始指令，上位机生成了四个时序测试指令二，此时第二存储链表为空链表，第一存储链表为非空链表，则下位机可以将四个时序测试指令二存入第二存储链表，并将第一存储链表中存储的三个时序测试指令一按照对应的指令发送时刻向被测设备转发，转发之后，清空第一存储链表，第一存储链表变为空链表；假如在第二个脉冲周期内，上位机还生成了通用测试指令，则在上位机将通用测试指令发送给下位机之后，下位机可以立刻向被测设备转发该通用测试指令；在信号发生器产生第三个脉冲信号时，下位机将上位机生成的两个时序测试指令三存入状态为空的第一存储链表，并将状态不为空的第二存储链表中存储的四个时序测试指令二按照对应的指令发送时刻向被测设备转发，转发之后，清空第二存储链表；两个时序测试指令三会在第四个脉冲周期由下位机在对应的指令发送时刻向被测设备转发。

通过上面描述可以看出，被测设备接收到时序测试指令比上位机生成该时序测试指令滞后一个脉冲周期，但这并不影响测试过程，只是在第一个脉冲周期内，被测设备没有接收到时序测试指令而已。

具体实现中，由于被测设备可能有多个，且多个被测设备可能有不同类型的接口，为了能使用一个测试设备实现对不同接口类型的被测设备进行测试，扩展测试设备的使用场景，本发明实施例中，还设计了另外一种测试设备，该测试设备仍采用上下位机的方式，但下位机由多个接口类型不同的板卡构成，使用这种测试设备对被测设备进行测试的方法可如图6所示。

图6为本发明实施例提供的测试方法的另一流程示意图，该测试方法可用于图7所示的测试设备，该测试设备包括上位机和下位机，上位机通过PCI总线与下位机连接，下位机具有第一存储链表和第二存储链表，下位机包括至少两个板卡，至少两个板卡的接口类型不同，至少两个板卡可以包括1553B接口板卡、CAN接口板卡、LVDS接口板卡、422接口板卡中的至少两个，每个板卡对应一个第一存储链表和一个第二存储链表。

每种板卡对外的端子均可以包括脉冲端子和对应类型的数据端子，其中，脉冲端子可以用于接收信号发生器产生的脉冲信号，该脉冲信号可以用于在测试时，将上位机、下位机与对应类型的被测设备进行时序同步，对应类型的数据端子用于与对应类型的被测设备连接。每种板卡的电路均可由处理器，外围电路、随机存取存储器(Random AccessMemory，RAM)、FLASH存储器、接口电路、地址单元、现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)组成，其中，处理器可以是微控制单元(MicrocontrollerUnit，MCU)，脉冲信号可以接入到MCU的外部中断引脚，地址单元可以用来存储对应板卡的板卡地址，FPGA用于实现MCU与PCI总线之间通信。

在一个具体的实施例中，上位机可以是具有至少两个卡槽的工业控制计算机，上位机上可安装windows系统，上位机软件可运行在windows系统上。至少两个卡槽可为不同接口类型的卡槽，至少两个板卡可以以可插拔的方式分别插在工业控制计算机的对应类型的卡槽内，至少两个板卡可预先全部插在工业控制计算机的对应类型的卡槽内，也可以根据实际测试需要实时插入工业控制计算机的对应类型的卡槽内，比如，可以根据实际需要测试的被测设备的接口类型，选取对应类型接口的板卡，将选取的板卡实时插在工业控制计算机的对应类型的卡槽内。

如图6所示，该测试方法具体可以包括如下步骤：

步骤201，下位机接收信号发生器产生的第二脉冲信号，并在检测到第二脉冲信号的起始沿时，向上位机发送第二脉冲开始指令。

具体地，在测试过程中，上位机、下位机和被测设备可利用信号发生器产生的脉冲信号进行时序同步。即信号发生器产生的脉冲信号可以同时发送给下位机和被测设备，下位机接收到脉冲信号并在检测到脉冲信号的起始沿时，立即向上位机发送脉冲开始指令，上位机在接收到该脉冲开始指令时，即生成时序测试指令，开始测试过程。

比如，当需要对被测设备进行测试时，上位机可以根据测试人员的操作将该被测设备的配置文件载入，在下位机接收到信号发生器生成的脉冲信号并在检测到脉冲信号的起始沿时，下位机向上位机发送脉冲开始指令，上位机接收到脉冲开始指令时，根据载入的配置文件生成时序测试指令。在一个具体的实施例中，配置文件中可以包括被测设备的型号标识、接口类型标识和被测设备所采用的通信协议标识，被测设备的接口类型标识包括但不限于1553B接口、控制器局域网络(Controller Area Network，CAN)接口、低电压差分信号(Low-Voltage Differential Signaling，LVDS)接口和422接口。

具体在本实施例中，以信号发生器产生的第一个脉冲信号为第二脉冲信号，以信号发生器产生的第二个脉冲信号为第一脉冲信号为例进行说明，即信号发生器先产生第二脉冲信号，再产生第一脉冲信号，第一脉冲信号比第二脉冲信号晚一个脉冲周期产生。则在测试开始时，下位机和被测设备同时接收到信号发生器产生的第二脉冲信号，下位机在检测到第二脉冲信号的起始沿时，立即向上位机发送第二脉冲开始指令。

步骤202，上位机在接收到下位机发送的第二脉冲开始指令时，生成第二时序测试指令，并将第二时序测试指令发送给下位机，第二时序测试指令中包括指令发送时刻。

在一个具体的实施例中，所生成的时序测试指令的结构可如图3所示，包括帧头、帧计数、帧类型、发送时刻、指令内容、校验及帧尾等，其中，帧类型用于指示指令的类型，即时序测试指令，发送时刻即时序测试指令所指定的发送时刻。本实施例中，为了保证时序的准确性，时序测试指令通常由上位机在第一脉冲周期生成，由下位机在第二脉冲周期的该指令发送时刻转发给被测设备，其中，第一脉冲周期早于第二脉冲周期一个脉冲周期，脉冲周期指的是两个相邻的脉冲信号之间的时间间隔，脉冲周期可根据实际测试需要自定义。比如，在第一脉冲周期生成的一个时序测试指令的发送时刻为第30毫秒，即表示该时序测试指令需要在第二脉冲周期的第30毫秒向被测设备转发。

由于下位机包括多种接口类型的板卡，而不同接口类型的板卡用于与不同接口类型的被测设备通信，即不同接口的被测设备的时序测试指令，需要用不同接口类型的板卡转发，因而，上位机中可以预先存储下位机包括的各个板卡的板卡地址，上位机在生成时序测试指令时，还可以通过板卡地址识别与被测设备的接口类型相同的板卡，并将识别出的板卡的板卡地址封装在该时序测试指令内，具体地，可以将板卡地址封装在该时序测试指令的帧头。例如，需要对CAN接口的被测设备进行测试，则上位机在根据该被测设备的配置文件生成时序测试指令时，还需要根据板卡地址识别出CAN接口板卡，并将识别出的CAN接口板卡的板卡地址封装在该时序测试指令的帧头。

步骤203，下位机在第一存储链表和第二存储链表中查找空链表，将第二时序测试指令存入空链表。

由于当前脉冲周期生成的时序测试指令需要在下一脉冲周期的指定时刻(指令发送时刻)发送给被测设备，因而，下位机在接收到上位机发送的第二时序测试指令时，可以先存储该时序测试指令。

由于第二脉冲信号是整个测试过程开始后，信号发生器产生的第一个脉冲信号，则在第二时序测试指令生成时，第一存储链表和第二存储链表均为空链表，则下位机可选取第一存储链表和第二存储链表中任意一个存储链表存储第二时序测试指令，则在第一个脉冲周期(第二脉冲信号产生后，第一脉冲信号产生前)内，将没有时序测试指令需要向被测设备转发，而在第二个脉冲周期(第二脉冲信号产生后)内，需要将第二时序测试指令在指定的指令发送时刻向被测设备转发。

在一个具体的实施例中，上位机生成的第二时序测试指令可以包括多条，每条第二时序测试指令均包括对应的指令发送时刻，每条第二时序测试指令对应的指令发送时刻可以不同。在将多条第二时序测试指令存入空链表时，下位机可以按照每条第二时序测试指令中包括的指令发送时刻的先后顺序，对所有第二时序测试指令排序，按照排序将所有第二时序测试指令存入空链表。

步骤204，下位机接收信号发生器产生的第一脉冲信号。

步骤205，下位机在检测到第一脉冲信号的起始沿时，向上位机发送第一脉冲开始指令，上位机在接收到下位机发送的第一脉冲开始指令时，生成第一时序测试指令，并将第一时序测试指令发送给下位机，第一时序测试指令中包括指令发送时刻。

步骤206，下位机在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入空链表，通过中断触发与被测设备接口类型相同的板卡的处理器，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令。

第一时序测试指令也可以包括多条，每条第一时序测试指令均包括对应的指令发送时刻，每条第一时序测试指令对应的指令发送时刻可以不同。在将多条第一时序测试指令存入空链表时，下位机可以按照每条第一时序测试指令中包括的指令发送时刻的先后顺序，对所有第一时序测试指令排序，按照排序将所有第一时序测试指令存入空链表。

比如，下位机在接收到第一脉冲信号时，可以解析非空链表中存储的第二时序测试指令的帧头，获取其中封装的板卡地址，然后查找该板卡地址所指示的板卡；与此同时，产生一个中断，利用中断触发查找到的板卡的处理器，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

进一步地，为了保证能够准时地将第二时序测试指令转发给被测设备，下位机在产生中断之后，还可以利用中断触发处理器开启一个定时器，该定时器的定时时长可以按照指令发送时刻进行设置，比如，当指令发送时刻为10毫秒的整数倍时，可以将定时器的定时时长设置为10毫秒，当指令发送时刻为5毫秒的整数倍时，可以将定时器的定时时长设置为5毫秒，此处不做具体限定。开启定时器之后，可以根据定时器的定时时长周期性地查找需要在第一脉冲信号产生之后的该指令发送时刻转发的第二时序测试指令，按照该指令发送时刻向被测设备转发查找到的第二时序测试指令，并在发送之后，删除非空链表中存储的该第二时序测试指令，通常来说，所有的第二时序测试指令会在第二个脉冲周期内全部转发给被测设备。

示例地，比如脉冲周期为1秒，指定的某个第二时序测试指令的发送时刻是第100毫秒，则当下位机接收到信号发生器产生的第一脉冲信号时，产生中断，并利用中断触发处理器开启一个10毫秒的定时器，然后根据定时器的定时每10毫秒查找一次是否由需要在当前时刻发送的第二时序测试指令，当第10次查找时，查找到了需要在当前时刻发送的第二时序测试指令，则立即将该第二时序测试指令发送给被测设备。

通过上面描述可以看出，被测设备接收到第二时序测试指令比上位机生成第二时序测试指令滞后一个脉冲周期，但这并不影响测试过程，只是在第一个脉冲周期内，被测设备没有接收到时序测试指令而已。

针对第一时序测试指令，下位机可以在第三个脉冲周期的指定时刻向被测设备转发第一时序测试指令。

被测设备在接收到时序测试指令之后，可以执行该时序测试指令，并在执行之后通过下位机向上位机发送时序反馈指令，上位机在接收到该时序反馈指令之后，可以根据该时序反馈指令生成被测设备的测试报告。比如，可以生成被测设备的功能测试报告、状态测试报告等。

在一个具体的实施例中，上位机上可以设有可视化用户界面，该可视化用户界面用于展示被测设备的测试报告，比如可以通过图、文等方式展示该测试报告；此外，该可视化用户界面还可以为用户提供配置文件的配置入口，比如在可视化用户界面提供文件上传控件，以使得用户通过该文件上传控件将配置文件上传至上位机。

上述技术方案，测试设备包括上位机和下位机，下位机具有第一存储链表和第二存储链表，在上位机生成第一时序测试指令，并将第一时序测试指令发送给下位机时，下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入查找到的空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令；非空链表在其内的第二时序测试指令转发给被测设备之后，会变为空链表，而空链表内存储第一时序测试指令之后，会变为非空链表，通过两个循环使用的存储链表，将新生成的时序测试指令和历史生成的待发送的时序测试指令分开存储，方便了测试指令的管理，简化了程序逻辑，提高了程序可靠性。

进一步地，通过生成具有指令发送时刻的时序测试指令，并利用中断触发处理器向被测设备发送该时序测试指令，保证了时序测试指令能够在指定的时间被下位机优先处理，从而保证了时序测试指令能够在规定的时间发送到被测设备，满足了被测设备对指令时序的高精度要求。

进一步地，采用上下位机的方式，且下位机配置不同接口类型的板卡，可适配不同类型的被测设备，扩展了测试设备的使用场景，上位机统一根据配置文件生成测试指令，因而，在测试不同类型的被测设备时，只需要在上位机中载入不同的配置文件即可，整个测试过程通用可配置，无需更换测试设备，且无需为每种类型的被测设备单独编写测试代码即可实现对不同类型的被测设备进行测试，大大缩短了测试周期，提高了测试效率，降低了测试成本。

本发明实施例还提供了一种测试设备，所述测试设备包括上位机和下位机，所述上位机通过外设部件互连标准PCI总线与所述下位机连接，所述下位机具有第一存储链表和第二存储链表；

所述上位机，用于生成第一时序测试指令，并将所述第一时序测试指令发送给所述下位机，所述第一时序测试指令中包括指令发送时刻；

所述下位机，用于根据存储状态在所述第一存储链表和所述第二存储链表中查找空链表和非空链表，将所述第一时序测试指令存入所述空链表，将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除所述非空链表中存储的所述第二时序测试指令。

一实施例中，所述第一时序测试指令包括多条，所述下位机将所述第一时序测试指令存入所述空链表，包括：

所述下位机按照每条第一时序测试指令中包括的指令发送时刻的先后顺序，对所有第一时序测试指令排序，按照排序将所有第一时序测试指令存入所述空链表。

一实施例中，在所述上位机生成第一时序测试指令之前，还包括：

所述上位机在接收到所述下位机发送的第二脉冲开始指令时，生成所述第二时序测试指令，其中，所述下位机在接收到信号发生器产生的第二脉冲信号并检测到所述第二脉冲信号的起始沿时，向所述上位机发送所述第二脉冲开始指令。

一实施例中，所述上位机生成第一时序测试指令，包括：

所述上位机在接收到所述下位机发送的第一脉冲开始指令时，生成所述第一时序测试指令，其中，所述下位机在接收到所述信号发生器产生的第一脉冲信号并检测到所述第一脉冲信号的起始沿时，向所述上位机发送所述第一脉冲开始指令，所述第一脉冲信号比所述第二脉冲信号晚一个脉冲周期产生。

一实施例中，所述下位机将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机在接收到所述信号发生器产生的所述第一脉冲信号时，通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

一实施例中，所述下位机包括至少两个板卡，所述至少两个板卡的接口类型不同，所述下位机通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机查找与所述被测设备接口类型相同的板卡，通过所述中断触发查找到的板卡的处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

一实施例中，所述至少两个板卡包括1553B接口板卡、控制器局域网络CAN接口板卡、低电压差分信号LVDS接口板卡、422接口板卡中的至少两个。

本发明实施例的测试设备，包括上位机和下位机，下位机具有第一存储链表和第二存储链表，在上位机生成第一时序测试指令，并将第一时序测试指令发送给下位机时，下位机根据存储状态在第一存储链表和第二存储链表中查找空链表和非空链表，将第一时序测试指令存入查找到的空链表，将非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除非空链表中存储的第二时序测试指令；非空链表在其内的第二时序测试指令转发给被测设备之后，会变为空链表，而空链表内存储第一时序测试指令之后，会变为非空链表，通过两个循环使用的存储链表，将新生成的时序测试指令和历史生成的待发送的时序测试指令分开存储，方便了测试指令的管理，简化了程序逻辑，提高了程序可靠性。

进一步地，通过生成具有指令发送时刻的时序测试指令，并利用中断触发处理器向被测设备发送该时序测试指令，保证了时序测试指令能够在指定的时间被下位机优先处理，从而保证了时序测试指令能够在规定的时间发送到被测设备，满足了被测设备对指令时序的高精度要求。

进一步地，本发明实施例的测试设备采用上下位机的方式，且下位机配置不同接口类型的板卡，可适配不同类型的被测设备，扩展了测试设备的使用场景，上位机统一根据配置文件生成测试指令，因而，在测试不同类型的被测设备时，只需要在上位机中载入不同的配置文件即可，整个测试过程通用可配置，无需更换测试设备，且无需为每种类型的被测设备单独编写测试代码即可实现对不同类型的被测设备进行测试，大大缩短了测试周期，提高了测试效率，降低了测试成本。

本发明实施例还提供了一种测试系统，如图7所示，该测试系统包括测试设备、被测设备和信号发生器，该测试设备可以是上述实施例所描述的测试设备，该测试设备可以用于对该被测设备进行测试，信号发生器用于产生脉冲信号，脉冲信号用于将测试设备和被测设备进行时序同步。

在一个具体的应用场景中，该被测设备可以是卫星有效载荷，该被测设备可以有一个或多个，即该测试设备可以模拟卫星星务对一个或多个卫星有效载荷进行测试。

下面以被测设备有多个为例，说明利用本发明实施例公开的测试设备对该多个被测设备进行测试的过程。比如以被测设备有四个为例，即测试系统包括一个测试设备、四个被测设备和信号发生器，测试设备包括上位机和下位机，上位机和下位机通过PCI总线连接，下位机具有第一存储链表和第二存储链表，下位机包括四个接口类型不同的板卡：板卡1、板卡2、板卡3和板卡4，其中，板卡1可以为1553B接口板卡、板卡2可以为CAN接口板卡、板卡3可以为LVDS接口板卡、板卡4可以为422接口板卡，这四个板卡分别插入上位机对应类型的四个卡槽内，每个板卡对应一个第一存储链表和一个第二存储链表；假如这四个被测设备的接口类型也不同，其中，被测设备1的接口类型为1553B接口、被测设备2的接口类型为CAN接口、被测设备3的接口类型为LVDS接口、被测设备4的接口类型为422接口，则可以利用该测试设备对这四个被测设备进行测试。

在具体测试时，可以根据接口类型将这四个被测设备和下位机的四个板卡一一对应连接，比如被测设备1连接板卡1，被测设备2连接板卡2、被测设备3连接板卡3、被测设备4连接板卡4，接下来可以利用这一个测试设备对这四个被测设备逐一进行测试，也可以利用这一个测试设备同时对这四个被测设备进行测试，此处不做具体限定。

以对被测设备1进行测试为例，具体地，测试人员可以预先将被测设备1的配置文件载入上位机，被测设备1的配置文件中可以包括被测设备1的型号标识、接口类型标识(比如1553B)和被测设备1所采用的通信协议标识。在开始测试时，信号发生器生成第一个脉冲信号A1，脉冲信号A1同时发送给下位机和被测设备1，下位机在接收到脉冲信号A1并在检测到脉冲信号A1的起始沿时，立即向上位机发送脉冲开始指令，上位机接收到脉冲开始指令之后，根据被测设备1的配置文件可以生成时序测试指令A1，同时在生成时序测试指令A1时，根据板卡标识寻找与被测设备1接口类型相同的板卡，即板卡1，将板卡1的板卡地址封装在时序测试指令A1中，然后将时序测试指令A1下发给下位机；下位机在接收到时序测试指令A1时，可以先在空闲的第一存储链表中存储时序测试指令A1,此后可以等待第二个脉冲信号A2的到来；当接收到信号发生器产生的脉冲信号A2并在检测到脉冲信号A2的起始沿时，立即向上位机发送脉冲开始指令，上位机生成时序测试指令A2，时序测试指令A2中同样包括指令发送时刻和板卡1的板卡地址，上位机将时序测试指令A2发送给下位机，下位机将时序测试指令A2存入空闲的第二存储链表；在接收到信号发生器产生的脉冲信号A2时，在存储时序测试指令A2的同时，下位机还会产生一个中断，利用中断触发板卡1的处理器开启一个定时器，根据定时器的定时时长周期性地查找需要在脉冲信号A2产生之后的该指令发送时刻转发的时序测试指令A1，按照该指令发送时刻向被测设备1转发查找到的时序测试指令A1；时序测试指令A2则由下位机在接收到第三个脉冲信号A3时，利用中断触发板卡1的处理器在指定的发送时刻向被测设备1转发。被测设备1执行下位机发送的各个时序测试指令，执行之后，通过下位机向上位机发送时序反馈指令，上位机可以根据被测设备1的时序反馈指令生成被测设备1的测试报告，上位机可以在其可视化用户界面展示该测试报告，测试人员通过查看该测试报告即可获知被测设备1的测试情况。

针对被测设备2、被测设备3和被测设备4，测试过程与被测设备1类似，此处不再赘述，以此实现利用一个测试设备对四个接口类型不同的被测设备进行测试，整个测试过程，通用可配置。

需要说明的是，以上仅以下位机包括上述四种接口类型不同的板卡为例进行说明，实际应用中，并不构成对板卡数量和接口类型设置的限定。比如，当下位机包括多个板卡时，这多个板卡的接口可以部分类型相同，比如板卡1和板卡2可以均为1553B接口板卡，板卡3和板卡4可以均为CAN接口板卡，此处不做具体限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种测试指令的管理方法，应用于测试设备，其特征在于，所述测试设备包括上位机和下位机，所述上位机通过外设部件互连标准PCI总线与所述下位机连接，所述下位机具有第一存储链表和第二存储链表，所述测试指令的管理方法包括：

所述上位机生成第一时序测试指令，并将所述第一时序测试指令发送给所述下位机，所述第一时序测试指令中包括指令发送时刻；

所述下位机根据存储状态在所述第一存储链表和所述第二存储链表中查找空链表和非空链表，将所述第一时序测试指令存入所述空链表，将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除所述非空链表中存储的所述第二时序测试指令。

2.根据权利要求1所述的测试指令的管理方法，其特征在于，所述第一时序测试指令包括多条，所述下位机将所述第一时序测试指令存入所述空链表，包括：

所述下位机按照每条第一时序测试指令中包括的指令发送时刻的先后顺序，对所有第一时序测试指令排序，按照排序将所有第一时序测试指令存入所述空链表。

3.根据权利要求1所述的测试指令的管理方法，其特征在于，在所述上位机生成第一时序测试指令之前，还包括：

所述上位机在接收到所述下位机发送的第二脉冲开始指令时，生成所述第二时序测试指令，其中，所述下位机在接收到信号发生器产生的第二脉冲信号并检测到所述第二脉冲信号的起始沿时，向所述上位机发送所述第二脉冲开始指令。

4.根据权利要求3所述的测试指令的管理方法，其特征在于，所述上位机生成第一时序测试指令，包括：

所述上位机在接收到所述下位机发送的第一脉冲开始指令时，生成所述第一时序测试指令，其中，所述下位机在接收到所述信号发生器产生的第一脉冲信号并检测到所述第一脉冲信号的起始沿时，向所述上位机发送所述第一脉冲开始指令，所述第一脉冲信号比所述第二脉冲信号晚一个脉冲周期产生。

5.根据权利要求4所述的测试指令的管理方法，其特征在于，所述下位机将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机在接收到所述信号发生器产生的所述第一脉冲信号时，通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

6.根据权利要求5所述的测试指令的管理方法，其特征在于，所述下位机包括至少两个板卡，所述至少两个板卡的接口类型不同，所述下位机通过中断触发处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，包括：

所述下位机查找与所述被测设备接口类型相同的板卡，通过所述中断触发查找到的板卡的处理器将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发。

7.根据权利要求6所述的测试指令的管理方法，其特征在于，所述至少两个板卡包括1553B接口板卡、控制器局域网络CAN接口板卡、低电压差分信号LVDS接口板卡、422接口板卡中的至少两个。

8.一种测试设备，其特征在于，所述测试设备包括上位机和下位机，所述上位机通过外设部件互连标准PCI总线与所述下位机连接，所述下位机具有第一存储链表和第二存储链表，所述测试指令的管理方法包括：

所述上位机生成第一时序测试指令，并将所述第一时序测试指令发送给所述下位机，所述第一时序测试指令中包括指令发送时刻；

所述下位机根据存储状态在所述第一存储链表和所述第二存储链表中查找空链表和非空链表，将所述第一时序测试指令存入所述空链表，将所述非空链表中存储的第二时序测试指令在对应的指令发送时刻向被测设备转发，并在转发之后，删除所述非空链表中存储的所述第二时序测试指令。

9.一种测试系统，其特征在于，包括权利要求8所述的测试设备、被测设备和信号发生器；

所述被测设备，用于接收所述下位机转发的所述第二时序测试指令，并通过所述下位机向所述上位机发送时序反馈指令；

所述信号发生器，用于产生脉冲信号，所述脉冲信号用于将所述上位机、所述下位机与所述被测设备进行时序同步。

10.根据权利要求9所述的测试系统，其特征在于，所述被测设备为卫星有效载荷。

Images