CN112798942A - 一种芯片批量测试方法和系统 - Google Patents

Abstract

本发明涉及一种芯片批量测试方法和系统，方法包括上位机向转接板发送芯片测试请求数据包，第一控制模块解析芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测芯片执行测试请求数据进行芯片测试；第二控制模块采集待测芯片的测试结果，并通过通道转接模块将测试结果上传至第一控制模块；第一控制模块采集多个通道转接模块上传的测试结果，并将测试结果发送至上位机。本发明能够实现芯片的批量测试，有效提升芯片测试的效率。

Description

一种芯片批量测试方法和系统

技术领域

本发明涉及芯片测试技术领域，具体涉及一种芯片批量测试方法和系统。

背景技术

随着科技的快速发展，越来越多的电路与电气元件趋向集成化、芯片化。伴随着芯片的大批量生产，在芯片正式销售、应用之前，需要对芯片的特性、功能等进行详细的测试，保证芯片功能、特性和应用的准确性，现有的芯片检测项主要是围绕芯片外部材质是否受损以及芯片的通电性能进行检测，例如对芯片的引脚导通情况等进行检测等，如专利文献CN106269545A公开的一种集成电路芯片编带不良品自动剔除装置能够实现对生产工艺造成的不良芯片或受损芯片进行批量剔除，另如CN110045268A公开的一种芯片检测系统在对芯片引脚进行电平检测的同时可以对芯片的控制逻辑进行检测，但上述芯片检测系统，只适用于内部电路简单的集成芯片不能用于功能复杂芯片检测，也不能适用于批量芯片检测。

随着芯片的功能日渐复杂，实现大批量的芯片功能性检测显得尤为重要。

发明内容

本发明为解决芯片批量检测时检测效率低的问题提供了一种芯片批量测试方法和系统，设置有第一控制模块、第二控制模块和通道转接模块，待上位机传输测试命令后，由第一控制单元解析获得通道地址使通道转接模块配合第二控制模块将多个待测芯片的通信分开，多个所述待测芯片与上位机间的通信相互独立、互不干扰，使得同一批次间的待测芯片可以执行不同的测试指令，有效防止检测数据出现串线问题，从而满足芯片大批量的智能检测需要。

为了实现上述目的，本发明的技术方案是：

一方面，本发明提供一种芯片批量测试方法，所述方法包括：

步骤1：上位机向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

步骤2：所述转接板通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；

步骤3:所述待测母板通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；

步骤4:所述待测芯片执行测试请求数据进行芯片测试；

步骤5:待测芯片通过第二控制模块将测试结果返回至转接板；

步骤6：转接板通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机。

进一步地，所述方法还包括启动阶段：

所述上位机向所述转接板发送启动测试请求数据包；

所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板；

所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

进一步地，所述方法还包括状态查询阶段：

所述上位机向所述转接板发送母板状态查询请求数据包；

所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板；

所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板；

转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

进一步地，所述芯片测试包括芯片检测阶段、芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段；

所述芯片检测阶段包括：

所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

所述芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段均包括：

第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果；

第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

进一步地，所述芯片代码区测试阶段具体包括：

将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试阶段具体包括待测芯片执行全0全1测试、待测芯片执行正反棋盘格测试和待测芯片执行正反对角线测试；

所述待测芯片执行全0全1测试包括：

分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试包括：

将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试包括：

分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；

所述第二控制模块从所述错误地址读取具体错误数据，并返回转接板；

所述芯片全盘读测试阶段具体包括：

待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值；

当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致；

若两次所述摘要值一致，则表明全盘读测试通过；

若两次所述摘要值不一致，则表明芯片的eflash异常；

所述芯片算法测试阶段具体包括：

待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

另一方面，本发明实施例提供一种芯片批量测试系统，包括上位机、转接板和多个待测母板，所述转接板设置有第一控制模块和多个通道转接模块，每个所述待测母板均设置有第二控制模块和多个待测芯片，所述上位机通过第一控制模块及多个通道转接模块经第二控制模块依次连接多个待测芯片；

所述上位机用于向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

所述转接板用于通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板，转接板还用于通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机；

所述待测母板用于通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测母板还用于通过第二控制模块将待测芯片的测试结果返回至所述转接板。

进一步地，所述系统还包括启动模块，所述启动模块用于通过上位机向所述转接板发送启动测试请求数据包，使所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板，令所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

进一步地，所述系统还包括状态查询模块，所述状态查询模块用于通过上位机向所述转接板发送母板状态查询请求数据包，通过所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，使所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板，令所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板，并使转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

进一步地，所述系统还包括芯片检测模块、芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块；

所述芯片检测模块用于通过所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

所述芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块使第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果，并通过第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

进一步地，所述芯片代码区测试模块用于将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试模块包括待测芯片执行全0全1测试模块、待测芯片执行正反棋盘格测试模块和待测芯片执行正反对角线测试模块；

所述待测芯片执行全0全1测试模块用于分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试模块用于将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试模块用于分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；所述芯片全盘读测试模块用于对待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值，当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致，若两次所述摘要值一致，则表明全盘读测试通过，若两次所述摘要值不一致，则表明芯片的eflash异常；

所述芯片算法测试模式用于使待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

通过上述技术方案，本发明的有益效果为：

本发明系统部分设置有转接板与上位机通信，上位机发送芯片测试请求数据包通过第一控制模块解析并分发至各对应通道转接模块，由通道转接模块建立通信将芯片请求数据包同时下发至多个待测母板，所述第二控制模块对测试请求数据包进行解析得到芯片测试数据，并将芯片测试数据分别输传至下设的多个待检芯片，从而将多个待检芯片分别独立与上位机进行通信，满足大批量芯片进行同时检测的需要；

另外本发明在芯片批量测试方法中，通过第一控制模块将上位机发送的芯片测试请求数据包、启动测试请求数据包、状态和母板状态查询请求数据包进行解析得到通道地址，通过通道转接模块分别传输至多个第二控制模块和每个所述第二控制模块下设的待测芯片，通过待测芯片及第二控制模块上传及采集信息，从而确认各通道的状态信息，确保大批量芯片进行同时检测的准确性；

上位机统筹各路状态对待测芯片分别进行芯片检测、芯片代码区测试、芯片擦写测试、芯片全盘读测试和芯片算法测试，从而满足智能芯片的功能及性能检测需要。

附图说明

图1是本发明一种芯片批量测试方法和系统的方法流程图；

图2是本发明一种芯片批量测试方法和系统的系统结构图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步说明：

在本发明中，待测母板状态可分为空闲状态、芯片检测状态、启动芯片代码区测试状态、芯片代码区测试状态、启动芯片擦写测试状态、芯片擦写测试状态、启动芯片全盘读测试状态、芯片全盘读测试状态、启动芯片算法测试状态和芯片算法测试状态，以上每一种状态均设置有状态码与其对应，以便于读取待测母板状态信息；

针对本发明实施例提供的一种芯片批量测试方法，其测试过程中的检测成功、检测异常、检测错误均设置有对应的返回码值；

通过上位机查询所述状态码能够了解对应通道的待测母板测试类型，通过所述返回码值能够得到待测母板检测结果。

为确保本发明实施例提供的一种芯片批量测试方法的时效性，在芯片批量测试的过程中，上位机发送请求设置有超时计数时间，以免收到的返回码值存在时差，对应的第二控制模块将测试请求数据发送至待测芯片时，设置有超时计数时间，为增加待测芯片的检测准确性则设置有循环检测流程，并对应设置检测轮数，从而确保循环检测流程的准确性；

在待测芯片测试过程中，如果待测芯片返回码值为检测错误，则跳出循环，该芯片测试判断失败；

在待测芯片测试过程中，如果待测芯片返回码值为检测异常，则将对应的待测芯片进行失能，所述待测芯片停止检测。

实施例1

一种芯片批量测试方法，所述方法包括：

步骤1：上位机向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

步骤2：所述转接板通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；

步骤3:所述待测母板通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；

步骤4:所述待测芯片执行测试请求数据进行芯片测试；

步骤5:待测芯片通过第二控制模块将测试结果返回至转接板；

步骤6：转接板通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机。

本发明实施例提供的一种芯片批量测试方法，通过第一控制模块对芯片测试请求数据包进行解析，得到通道地址，并通过通道转接模块对待测母板进行通道分配，从而使大批量待测芯片间通道互相独立，便于大批量待测芯片分别检测。

实施例2

在上述实施例1的基础上，本发明实施例与上述实施例的不同之处在于，本实施例在待测芯片检测之前，分别对待测母板进行启动检测和待测母板状态查询，具体的：

所述上位机向所述转接板发送启动测试请求数据包；

所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板；

所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

作为一种可实施方式，所述上位机向所述转接板发送母板状态查询请求数据包；

所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板；

所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板；

转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

本发明实施例提供的一种芯片批量测试方法，在对待测芯片进行批量检测之前首先对待测母板的状态进行确认，从而避免待测芯片测试请求发送重复，也便于确定待测母板空闲状态，从而有利于把握待测芯片批量检测的时限。

实施例3

在上述实施例1的基础上，为对待测芯片分别进行多项检测，本发明实施例与上述实施例的不同之处在于，所述芯片测试包括芯片检测阶段、芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段；

作为一种可实施方式，所述芯片检测阶段包括：

所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

作为一种可实施方式，所述芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段均包括：

第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果；

第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

在实际的应用中，芯片测试前，需要通过指令使芯片进入下载模式，下载测试COS程序，然后重新上电；如果芯片测试通过，则使用芯片COS下载工具进行COS的下载，然后再使用芯片COS初始化工具进行初始化；如果芯片测试失败，则对该芯片进行拆取和替换。而且芯片测试需要有一定的测试环境，对于温度、电压、频率都有一定的测试要求。

作为一种可实施方式，所述芯片代码区测试阶段具体包括：

将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试阶段具体包括待测芯片执行全0全1测试、待测芯片执行正反棋盘格测试和待测芯片执行正反对角线测试；

所述待测芯片执行全0全1测试包括：

分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试包括：

将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试包括：

分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；

所述第二控制模块从所述错误地址读取具体错误数据，并返回转接板；

需要说明的是，芯片代码区测试的目的是检测芯片上电的存储器读失效故障；芯片擦写测试包括全0全1测试，目的是检测芯片最基本的读写功能；正反棋盘格测试，目的是检测存储单元本身的各类故障；正反对角线测试，目的是检测输入地址、数据缓冲器和地址译码器的故障。

作为一种可实施方式，所述芯片全盘读测试阶段包括：

待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值；

当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致；

若两次所述摘要值一致，则表明全盘读测试通过；

若两次所述摘要值不一致，则表明芯片的eflash异常；

作为一种可实施方式，所述芯片算法测试阶段包括：

待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

实施例4

对应上述的一种芯片批量测试方法，如图2所示，本发明实施例提供了一种芯片批量测试系统，所述系统包括：上位机、转接板和多个待测母板，所述转接板设置有第一控制模块和多个通道转接模块，每个所述待测母板均设置有第二控制模块和多个待测芯片，所述上位机通过第一控制模块及多个通道转接模块经第二控制模块依次连接多个待测芯片；

所述上位机用于向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

所述转接板用于通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板，转接板还用于通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机；

所述待测母板用于通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测母板还用于通过第二控制模块将待测芯片的测试结果返回至所述转接板。

作为一种可实施方式，所述系统还包括启动模块，所述启动模块用于通过上位机向所述转接板发送启动测试请求数据包，使所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板，令所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

作为一种可实施方式，所述系统还包括状态查询模块，所述状态查询模块用于通过上位机向所述转接板发送母板状态查询请求数据包，通过所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，使所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板，令所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板，并使转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

作为一种可实施方式，所述系统还包括芯片检测模块、芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块；

所述芯片检测模块用于通过所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

所述芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块使第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果，并通过第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

作为一种可实施方式，所述芯片代码区测试模块用于将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试模块包括待测芯片执行全0全1测试模块、待测芯片执行正反棋盘格测试模块和待测芯片执行正反对角线测试模块；

所述待测芯片执行全0全1测试模块用于分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试模块用于将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试模块用于分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；

所述芯片全盘读测试模块用于对待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值，当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致，若两次所述摘要值一致，则表明全盘读测试通过，若两次所述摘要值不一致，则表明芯片的eflash异常；

所述芯片算法测试模式用于使待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

以上所述之实施例，只是本发明的较佳实施例而已，并非限制本发明的实施范围，故凡依本发明专利范围所述的构造、特征及原理所做的等效变化或修饰，均应包括于本发明申请专利范围内。

Claims (10)

1.一种芯片批量测试方法，其特征在于，所述方法包括：

步骤1：上位机向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

步骤2：所述转接板通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；

步骤3:所述待测母板通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；

步骤4:所述待测芯片执行测试请求数据进行芯片测试；

步骤5:待测芯片通过第二控制模块将测试结果返回至转接板；

步骤6：转接板通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机。

2.根据权利要求1所述的芯片批量测试方法，其特征在于，所述方法还包括启动阶段：

所述上位机向所述转接板发送启动测试请求数据包；

所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板；

所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

3.根据权利要求1所述的芯片批量测试方法，其特征在于，所述方法还包括状态查询阶段：

所述上位机向所述转接板发送母板状态查询请求数据包；

所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板；

所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板；

转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

4.根据权利要求1所述的芯片批量测试方法，其特征在于，所述芯片测试包括芯片检测阶段、芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段；

所述芯片检测阶段包括：

所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

所述芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段均包括：

第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果；

第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

5.根据权利要求4所述的芯片批量测试方法，其特征在于，所述芯片代码区测试阶段具体包括：

将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试阶段具体包括待测芯片执行全0全1测试、待测芯片执行正反棋盘格测试和待测芯片执行正反对角线测试；

所述待测芯片执行全0全1测试包括：

分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试包括：

将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试包括：

分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；

所述第二控制模块从所述错误地址读取具体错误数据，并返回转接板；

所述芯片全盘读测试阶段具体包括：

待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值；

当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致；

若两次所述摘要值一致，则表明全盘读测试通过；

若两次所述摘要值不一致，则表明芯片的eflash异常；

所述芯片算法测试阶段具体包括：

待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

6.一种芯片批量测试系统，其特征在于，包括上位机、转接板和多个待测母板，所述转接板设置有第一控制模块和多个通道转接模块，每个所述待测母板均设置有第二控制模块和多个待测芯片，所述上位机通过第一控制模块及多个通道转接模块经第二控制模块依次连接多个待测芯片；

所述上位机用于向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；

所述转接板用于通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板，转接板还用于通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机；

所述待测母板用于通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测母板还用于通过第二控制模块将待测芯片的测试结果返回至所述转接板。

7.根据权利要求6所述的一种芯片批量测试系统，其特征在于，所述系统还包括启动模块，所述启动模块用于通过上位机向所述转接板发送启动测试请求数据包，使所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板，令所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。

8.根据权利要求6所述的一种芯片批量测试系统，其特征在于，所述系统还包括状态查询模块，所述状态查询模块用于通过上位机向所述转接板发送母板状态查询请求数据包，通过所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，使所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板，令所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板，并使转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。

9.根据权利要求6所述的一种芯片批量测试系统，其特征在于，所述系统还包括芯片检测模块、芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块；

所述芯片检测模块用于通过所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；

所述芯片代码区测试模块、芯片擦写测试模块、芯片全盘读测试模块和芯片算法测试模块使第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果，并通过第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。

10.根据权利要求9所述的一种芯片批量测试系统，其特征在于，所述芯片代码区测试模块用于将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；

待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；

若摘要值一致，表明代码段测试通过；

若摘要值不一致，则表明代码段有异常扇区；

所述芯片擦写测试模块包括待测芯片执行全0全1测试模块、待测芯片执行正反棋盘格测试模块和待测芯片执行正反对角线测试模块；

所述待测芯片执行全0全1测试模块用于分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反棋盘格测试模块用于将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；

所述待测芯片执行正反对角线测试模块用于分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；

所述芯片全盘读测试模块用于对待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值，当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致，若两次所述摘要值一致，则表明全盘读测试通过，若两次所述摘要值不一致，则表明芯片的eflash异常；

所述芯片算法测试模式用于使待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。

Images