CN112787666A - 频率调整装置及频率调整方法 - Google Patents

频率调整装置及频率调整方法 Download PDF

Info

Publication number
CN112787666A
CN112787666A CN202011247781.6A CN202011247781A CN112787666A CN 112787666 A CN112787666 A CN 112787666A CN 202011247781 A CN202011247781 A CN 202011247781A CN 112787666 A CN112787666 A CN 112787666A
Authority
CN
China
Prior art keywords
clock signal
frequency
voltage value
supply
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011247781.6A
Other languages
English (en)
Other versions
CN112787666B (zh
Inventor
许誌雄
周格至
谢瀚颉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN112787666A publication Critical patent/CN112787666A/zh
Application granted granted Critical
Publication of CN112787666B publication Critical patent/CN112787666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及频率调整装置及频率调整方法。频率调整装置用于依据供应的电源运作于运作频率的处理芯片，频率调整装置包含时钟供应电路、分频电路以及控制电路。时钟供应电路输出时钟信号中之一作为供应时钟信号。分频电路依据参数对供应时钟信号进行分频，以产生输出时钟信号。控制电路在电压值通过电压值区段的增加期间，判断选取时钟信号与参数的数值的组合，以逐渐增加输出信号的频率，其中当电压值经判断大于第二临界值时，并且当电压值区段对应至更高的电压值时，选取时钟信号具有更高的频率。

Description

频率调整装置及频率调整方法
技术领域
本发明涉及频率调整技术。特别是，本发明涉及频率调整装置以及频率调整方法。
背景技术
片上系统(system-on-a-chip；SoC)的处理器可能执行重载的程序而使瞬时的压降发生。处理器的时序因而不充裕并且可能导致处理器的失误。在一些技术中，当压降经检测到时，时钟频率会迅速地降低，以减少电路的电能消耗，使电压值可以恢复。然而，频率的恢复应该匹配电压值的恢复。否则，不是电压值不能负荷增加的频率就是处理器的运作效率受到影响。
因此，我们需要的是频率调整装置以及频率调整方法以解决上述问题。
发明内容
本发明的一实施方案是提供适用于依据电源运作在一运作频率的处理芯片的一种装置。频率调整装置包含时钟供应电路、分频电路以及控制电路。时钟供应电路用以选取及输出多个时钟信号中之一作为供应时钟信号。分频电路用以依据参数对供应时钟信号进行分频，以产生输出时钟信号。控制电路用以判断来自多个时钟信号的一选取时钟信号与一参数的数值的组合，用于进行下列运作。当电源的电压值低于第一临界值时，降低输出时钟信号的频率；在电压值通过多个电压值区段的增加期间，逐渐增加输出时钟信号的频率，其中当电压值经判断为大于第二临界值时，并且当电压值区段对应至较高的电压值时，选取时钟信号具有较高的频率；并且当电压值恢复至运作电压值时，控制输出时钟信号具备运作频率。
本发明其它的实施方案是提供适用于频率调整装置的频率调整方法，频率调整方法用于依据电源运作于运作频率处理芯片。频率调整方法包含概述如下的步骤。藉由时钟供应电路选取以及输出多个时钟信号中之一作为供应时钟信号。藉由分频电路依据参数对供应时钟信号进行分频，以产生输出时钟信号。藉由控制电路判断来自多个时钟信号的一选取时钟信号与一参数的数值的组合，用来进行下列运作。当电源的电压值低于第一临界值时，降低输出信号的频率；在电压值通过多个电压值区段的增加期间，逐渐增加输出时钟信号的频率，其中当将电压值经判断为大于第二临界值时，并且当电压值区段对应至较高的电压值时，选取时钟信号具有较高频率；并且当电压值恢复至运作电压值时，控制输出时钟信号具有运作频率。
在本发明的这些或其它技术、实施方案以及优点配合以下的描述及所附权利要求会更容易理解。
由示例可以理解前述的概括说明以及以下的详细说明，并且旨在提供请求保护的发明的更进一步说明。
附图说明
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1为在本发明的一实施例中的频率调整装置的方框图。
图2为在本发明的一实施例中的电压值关联于时间变化的波形图。
图3为在本发明的一实施例中的频率调整方法的流程图。
图4为在本发明的一实施例中的频率调整方法的流程图。
具体实施方式
本发明及示例的实施例将会与附图一同详细说明。尽可能地，用于图示及说明的相同的参考标号指的是相同或相似部分。
请参考图1。图1为在本发明的一实施例中的频率调整装置1的方框图。在一实施例中，频率调整装置配置在处理芯片(未示出)中。处理芯片依据电源PW运作于运作频率。频率调整装置1包含时钟供应电路100、分频电路110、检测电路120以及控制电路130。
时钟供应电路100用以选取以及输出多个时钟信号中之一作为供应时钟信号CLKS。
在一实施例中，时钟供应电路100包含第一时钟源140A、第二时钟源140B以及时钟切换电路150。
第一时钟源140A用以产生具有运作频率的第一时钟信号CLK1。第二时钟源140B用以产生具有频率低于运作频率的第二时钟信号CLK2。在一实施例中，第一时钟信号CLK1的频率可为1.5GHz。第二时钟信号CLK2的频率可为1GHz。
时钟切换电路150用以选取第一时钟信号CLK1以及第二时钟信号CLK2中之一作为供应时钟信号CLKS。在一实施例中，时钟切换电路150可依据例如但不限于选取信号SS，进行选取。
分频电路110电性耦接至时钟供应电路100并且用以依据参数GP对供应时钟信号CLKS进行分频，以产生输出时钟信号CLKO。在一实施例中，分频电路110藉由依据参数GP闸控供应时钟信号CLKS的方式进行分频，以产生输出时钟信号CLKO，其中参数GP为闸控参数。
在实际应用例中，分频电路110为闸控电路，用于闸控时钟信号的目标部分。参数GP为拥有多个位的数字句柄。举例而言，参数GP可以藉由8位的数字句柄实现，这样可以逐位地进行调整以控制在一时间周期中的供应时钟信号CLKS的上升沿数量接近一定的时钟频率。
在数值示例中，当参数GP为(01010101)时，可将输出时钟信号CLKO的有效频率控制为50％的供应时钟信号CLKS的频率。当参数GP为(01110111)时，可将输出时钟信号CLKO的有效频率控制为75％的供应时钟信号CLKS的频率。当参数GP为(11111111)时，可将输出时钟信号CLKO的频率控制为100％的供应时钟信号CLKS。藉由使用如此方法，分频电路110可进行近似频率增加以及频率降低的作用，以产生频率调整后的输出时钟信号CLKO。
检测电路120用以检测电源PW的电压值VT。控制电路130电性耦接至时钟供应电路100、分频电路110以及检测电路120，并且控制电路130用以接收检测电压值VT以相应地控制时钟供应电路100以及分频电路110的运作。
更具体的说，根据电压值VT，控制电路130产生选取信号SS，以控制时钟供应电路100选取第一时钟信号CLK1以及第二时钟信号CLK2中之一作为供应时钟信号CLKS，并且控制电路130产生参数GP以控制分频电路110的闸控运作，以便对供应时钟信号CLKS进行分频以产生输出时钟信号CLKO。
控制电路130的控制机制将与图2一并详细说明。
现在请参考图2。图2为在本案的一实施例中的电压值VT关联于时间变化的波形图。在图2中，X轴说明时间的变化，而Y轴说明电压值VT。
在时间周期TP1中，当电压值是在运作电压值VO时，控制电路130控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS，并且控制参数GP以不闸控供应时钟信号CLKS(例如，藉由使用参数GP(11111111))。如此，输出时钟信号CLKO等同于第一时钟信号CLK1，并且输出时钟信号CLKO具有运作频率。
在时间周期TP1之中的时间点T1，电源PW的电压值VT由于电源PW的瞬间大量耗散急剧地减少，电源PW的瞬间大量耗散是由于例如但不限于处理芯片执行重载的程序或其他因素所导致。
在时间点T2，电压值VT低于临界值VA。在这样的条件下，控制电路130依然控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS，并且控制电路130控制参数GP进行分频，以降低输出时钟信号CLKO的频率。
接着，在时间点T2之后的时间周期TP2中，控制电路130依然控制时钟供应电路100以选取第一时钟信号作为供应时钟信号CLKS，并且当电压值VT增加时，控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。如图2的说明，当电压值VT达到最低值时，电压值VT开始增加。
在时间周期TP2结束时的时间点T3，电压值VT通过电压值区段VP1的增加达到临界值VB，并且电压值VT进入下一个电压值区段VP2。
在时间点T3之后的时间周期TP3中，在电压值VT增加期间，控制电路130控制时钟供应电路100，以选取第二时钟信号CLK2作为供应时钟信号CLKS，并且控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。
在时间周期TP3结束时的时间点T4，电压值VT通过电压值区段VP2的增加达到临界值VC，并且电压值VT进入下一个电压值区段VP3。
在时间点T4之后的时间周期TP4中，在电压值VT的增加期间，控制电路130控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS，并且控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。
在时间周期TP4结束时的时间点T5，电压值VT通过电压值区段VP3的增加达到运作电压值VO。
在时间点T5之后的时间周期TP5中，控制电路130控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS，并且控制电路130控制参数GP以不闸控供应时钟信号CLKS。如此，输出时钟信号CLKO等同于第一时钟信号CLK1，并且输出时钟信号CLKO具备运作频率。
如此一来，在电压值VT增加至大于临界值VB之后，当电压值区段对应至更高的电压值时，选取时钟信号具有较高的频率。
更具体来说，在本实施例中，在电压值VT增加至大于临界值VB之后，控制电路130藉由利用参数GP，选取具有较低频率的第二时钟信号CLK2以逐渐增加输出时钟信号CLKO的频率。当电压值VT达到更高的电压值区段时，控制电路130藉由利用参数GP，选取具有较高频率的第一时钟信号CLK1以逐渐增加输出时钟信号CLKO的频率。
因为分频电路110藉由利用闸控机制进行频率调整，因此当参数(01110111)用于配合具有较高频率的供应时钟信号CLKS(例如，第一时钟信号CLK1)时，调整后的时钟信号的两个最近的上升沿可由一个时间周期相隔。在电压值VT达到运作电压VO之前当频率增加时，具有其电压值VT的电源PW由于前述的条件，可能无法提供充裕的时间，并且可能造成处理芯片损坏。在另一方面，当频率在电压值VT达到运作电压VO之后增加时，频率增加的太慢以至于影响运作效率。
在本发明的频率调整装置1可使用多个时钟信号与参数的不同组合，使得当电压值VT变得更高时，具有较高频率的多个时钟信号可以用于增加输出时钟信号的频率。在这样的条件下，当电压值VT达到运作电压值VO时，频率增加可以变得较为平稳并且能够达到运作频率，而不会影响处理芯片的效率。
应当理解的是，上述的实施例利用选取两个时钟信号作为例子。在其他实施例中，可以使用更多的时钟信号。进一步地说，参数GP的位数量可为8以外的值，例如，16。
图3为在本发明的一实施例中的频率调整方法300的流程图。频率调整方法300可用于图1中所示出的频率调整装置1。频率调整方法300包含下面列出的运作(这些运作并没有按进行运作的顺序叙述。即，除非运作顺序经明确的指出，否则运作顺序可以互换，并且全部或部分的步骤可以被同时、部分地同时或依序进行)。
在步骤301中，藉由时钟供应电路100选取以及输出多个时钟信号中之一(例如第一时钟信号CLK1以及第二时钟信号CLK2中之一)作为供应时钟信号CLKS。
在步骤302中，藉由分频电路110依据参数GP对供应时钟信号CLKS进行分频以产生输出时钟信号CLKO。
在步骤303中，藉由控制电路130判断来自多个时钟信号的一选取时钟信号与一参数的数值的一组合。
在步骤304中，当电源PW的电压值VT低于第一临界值VA时，将输出时钟信号CLKO的频率降低。
在步骤305中，电压值VT经判断为大于第二临界值。
在步骤306中，当电压值VT位于的电压值区段对应至更高的电压值时，由时钟供应电路100选取的时钟信号拥有更高的频率，并且控制参数GP以增加输出时钟信号CLKO的频率。
在步骤307中，当电压值VT恢复至运作电压值VO时，控制输出时钟信号CLKO以具有运作频率。
图4为在本发明的一实施例中的频率调整方法400的流程图。频率调整方法400可用于图1中所示出的频率调整装置1。在本发明的实施例中，两个时钟信号与在图3中的电压值VT增加一起作为例子进行说明。两个时钟信号，例如，图1中所示出的第一时钟信号CLK1以及第二时钟信号CLK2。
频率调整方法400包含下面列出的运作(这些运作并没有按进行运作的顺序叙述。即，除非运作顺序被明确的指出，否则运作顺序可以互换，并且全部或部分的步骤可以被同时、部分的同时或依序进行)。
在步骤401中，控制电路130控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS，并且控制参数GP以不闸控供应时钟信号CLKS。如此，输出时钟信号CLKO等同于第一时钟信号CLK1并且具有运作频率。
在步骤402中，控制电路130判断电压值VT低于临界值VA。
在步骤403中，控制电路130控制参数GP进行分频以降低输出时钟信号CLKO的频率。
在步骤404中，当电压值VT增加时，控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。
在步骤405中，控制电路130判断电压值VT大于临界值VB。
在步骤406中，控制电路130控制时钟供应电路100以选取第二时钟信号CLK2作为供应时钟信号CLKS。
在步骤407中，在电压值VT的增加期间，控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。
在步骤408中，当电压值VT达到临界值VC时，控制电路130判断参数达到(11111111)。
在步骤409中，控制电路130控制时钟供应电路100以选取第一时钟信号CLK1作为供应时钟信号CLKS。
在步骤410中，在电压值VT增加的期间，控制电路130控制参数GP以逐渐增加输出时钟信号CLKO的频率。
在步骤411中，当电压值VT达到运作电压值VO时，控制电路130判断参数达到(11111111)。
在步骤412中，流程结束。
虽然本发明已以实施方式公开如上，然而其并非限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可做各种更动与修改，因此本发明的保护范围当视后附的权利要求范围所界定者为准。
【符号说明】
为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
100:时钟供应电路
110:分频电路
120:检测电路
130:控制电路
140A:第一时钟源
140B:第二时钟源
150:时钟切换电路
GP:参数
SS:选取信号
VT:电压值
PW:电源
CLK1:第一时钟信号
CLK2:第二时钟信号
CLKS:供应时钟信号
CLKO:输出时钟信号
TP1,TP2,TP3,TP4,TP5:时间周期
VO:运作电压值
VA,VB,VC:临界值
VP1,VP2,VP3:电压值区段
301～308:方法
401～412:方法。

Claims (10)

1.一种频率调整装置，适用于依据一电源运作在一运作频率的一处理芯片，包含：
一时钟供应电路，用以选取以及输出多个时钟信号中之一作为一供应时钟信号；
一分频电路，用以依据一参数对该供应时钟信号进行分频以产生一输出时钟信号；以及
一控制电路，用以判断来自该多个时钟信号的一选取时钟信号与该参数的一数值的一组合，以进行下述操作：
当该电源的一电压值低于一第一临界值时，降低该输出时钟信号的一频率；
在通过多个电压值区段的该电压值的增加期间，逐渐增加该输出时钟信号的该频率，其中当该电压值经判断大于一第二临界值并且当该多个电压值区段对应至多个较高的电压值时，该选取时钟信号具有一较高频率；以及
当该电压值经恢复到一运作电压值时，控制该输出时钟信号具有该运作频率。
2.根据权利要求1所述的频率调整装置，其中，该多个时钟信号包含一第一时钟信号以及一第二时钟信号，其中该第一时钟信号具有该运作频率，该第二时钟信号具有低于该运作频率的一频率，该控制电路还用以：
当该电压值低于该第一临界值时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并控制该参数以降低该输出时钟信号的该频率；
当该电压值增加时，逐渐增加该输出时钟信号的该频率；
当该电压值增加至一第一电压区段时，控制该时钟供应电路以选取该第二时钟信号作为该供应时钟信号，并且控制该参数以逐渐增加该输出时钟信号的该频率，其中该第一电压区段的电压值大于该第二临界值；以及
当该电压值达到该运作电压值时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并且控制该参数以不闸控该第一时钟信号，使得该输出时钟信号具有该运作频率。
3.根据权利要求2所述的频率调整装置，其中，该控制电路还用以：
当该电压值经增加至一第二电压区段时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并且控制该参数以逐渐增加该输出时钟信号的该频率，其中该第二电压区段的电压值大于该第一电压区段并低于该运作电压值。
4.根据权利要求2所述的频率调整装置，其中，该时钟供应电路包含：
一第一时钟源，用以产生该第一时钟信号；
一第二时钟源，用以产生该第二时钟信号；以及
一时钟切换电路，用以依据该控制电路的控制，选取该第一时钟信号和该第二时钟信号中之一作为该供应时钟信号。
5.根据权利要求1所述的频率调整装置，还包含一检测电路，用以检测该电源的该电压值。
6.根据权利要求1所述的频率调整装置，其中，该参数为一闸控参数，该闸控参数包含具有多个位的一数字句柄。
7.根据权利要求1所述的频率调整装置，其中，该分频电路藉由依据该参数闸控该供应时钟信号的方式进行分频，以产生该输出时钟信号。
8.一种适用于频率调整装置的频率调整方法，该频率调整装置适用于依据一电源运作在一运作频率的一处理芯片，该频率调整方法包含：
藉由一时钟供应电路选取以及输出多个时钟信号中之一作为一供应时钟信号；
藉由一分频电路依据一参数对该供应时钟信号进行分频，以产生一输出时钟信号；
藉由一控制电路判断来自该多个时钟信号的一选取时钟信号与该参数的一数值的一组合，以进行下述操作：
当该电源的一电压值低于一第一临界值时，降低该输出时钟信号的一频率；
在该电压值通过多个电压值区段的增加期间，逐渐增加该输出时钟信号的该频率，其中当该电压值经判断大于一第二临界值时，并且当该多个电压值区段对应至多个较高的电压值时，该选取时钟信号具有一较高频率；以及
当该电压值经恢复到一运作电压值时，控制该输出时钟信号具有该运作频率。
9.根据权利要求8所述的频率调整方法，其中，该多个时钟信号包含一第一时钟信号以及一第二时钟信号，该第一时钟信号具有该运作频率，该第二时钟信号具有一低于该运作频率的频率，该方法还包含：
当该电压值低于该第一临界值时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并且控制该参数以降低该输出时钟信号的该频率；
当该电压值增加时，逐渐增加该输出时钟信号的该频率；
当该电压值增加至一第一电压区段，控制该时钟供应电路以选取该第二时钟信号作为该供应时钟信号，并且控制该参数以逐渐增加该输出时钟信号的该频率，其中该第一电压区段的电压值大于该第二临界值；以及
当该电压值达到该运作电压值时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并且控制该参数以不闸控该第一时钟信号，使得该输出时钟信号具有该运作频率。
10.根据权利要求9所述的频率调整方法，还包含：
当该电压值增加至一第二电压区段时，控制该时钟供应电路以选取该第一时钟信号作为该供应时钟信号，并且控制该参数以逐渐增加该输出时钟信号的该频率，其中该第二电压区段的电压值大于该第一电压区段并低于该运作电压值。
CN202011247781.6A 2019-11-11 2020-11-10 频率调整装置及频率调整方法 Active CN112787666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/679,466 US11251801B2 (en) 2019-11-11 2019-11-11 Frequency adjusting apparatus and frequency adjusting method
US16/679,466 2019-11-11

Publications (2)

Publication Number Publication Date
CN112787666A true CN112787666A (zh) 2021-05-11
CN112787666B CN112787666B (zh) 2023-11-21

Family

ID=75750498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011247781.6A Active CN112787666B (zh) 2019-11-11 2020-11-10 频率调整装置及频率调整方法

Country Status (3)

Country Link
US (1) US11251801B2 (zh)
CN (1) CN112787666B (zh)
TW (1) TWI763109B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236888B1 (en) * 1998-04-29 2001-05-22 Medtronic, Inc. Power consumption reduction in medical devices employing multiple supple voltages and clock frequency control
JP2003188718A (ja) * 2001-12-19 2003-07-04 Nec Saitama Ltd 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置
JP2003283300A (ja) * 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 周波数調整回路
US20030206071A1 (en) * 2002-05-02 2003-11-06 Wong Keng L Voltage ID based frequency control for clock generating circuit
US20040017234A1 (en) * 2002-07-26 2004-01-29 Tam Simon M. VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US20060020838A1 (en) * 2004-06-30 2006-01-26 Tschanz James W Method, apparatus and system of adjusting one or more performance-related parameters of a processor
US20090041091A1 (en) * 2007-08-08 2009-02-12 Himax Technologies Limited Receiver with the function of adjusting clock signal and an adjusting method therefor
US20120051479A1 (en) * 2008-05-14 2012-03-01 Pixart Imaging Inc. Clock frequency adjusting circuit and clock frequency adjusting method thereof
US20120249192A1 (en) * 2011-03-28 2012-10-04 Renesas Electronics Corporation Clock generation circuit, processor system using same, and clock frequency control method
US20130147526A1 (en) * 2011-12-12 2013-06-13 Dong Keun Kim Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same
US20150323967A1 (en) * 2014-05-12 2015-11-12 Canon Kabushiki Kaisha Power supply voltage control system
US20180062627A1 (en) * 2016-09-01 2018-03-01 Mstar Semiconductor, Inc. Frequency adjusting device and method for adjusting frequency

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US7236040B2 (en) * 2004-12-03 2007-06-26 Ati Technologies Inc. Method and apparatus for generating multiphase clocks
KR100824049B1 (ko) * 2007-01-31 2008-04-22 고려대학교 산학협력단 구분 선형 변조 방식을 이용한 클럭 발생기 및 구분 선형변조 방식을 이용한 클럭 발생 방법
US7847618B2 (en) * 2008-01-08 2010-12-07 International Business Machines Corporation Peak power reduction methods in distributed charge pump systems
KR102320399B1 (ko) * 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
TWI627832B (zh) 2017-04-07 2018-06-21 奇景光電股份有限公司 時脈除頻方法及其電路
KR102527388B1 (ko) * 2018-04-06 2023-04-28 삼성전자주식회사 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법
US10727838B2 (en) * 2018-07-13 2020-07-28 Qualcomm Incorporated Systems and methods for power conservation in a phase locked loop (PLL)

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236888B1 (en) * 1998-04-29 2001-05-22 Medtronic, Inc. Power consumption reduction in medical devices employing multiple supple voltages and clock frequency control
JP2003188718A (ja) * 2001-12-19 2003-07-04 Nec Saitama Ltd 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置
JP2003283300A (ja) * 2002-03-26 2003-10-03 Matsushita Electric Ind Co Ltd 周波数調整回路
US20030206071A1 (en) * 2002-05-02 2003-11-06 Wong Keng L Voltage ID based frequency control for clock generating circuit
US20040017234A1 (en) * 2002-07-26 2004-01-29 Tam Simon M. VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US20060020838A1 (en) * 2004-06-30 2006-01-26 Tschanz James W Method, apparatus and system of adjusting one or more performance-related parameters of a processor
US20090041091A1 (en) * 2007-08-08 2009-02-12 Himax Technologies Limited Receiver with the function of adjusting clock signal and an adjusting method therefor
US20120051479A1 (en) * 2008-05-14 2012-03-01 Pixart Imaging Inc. Clock frequency adjusting circuit and clock frequency adjusting method thereof
US20120249192A1 (en) * 2011-03-28 2012-10-04 Renesas Electronics Corporation Clock generation circuit, processor system using same, and clock frequency control method
US20130147526A1 (en) * 2011-12-12 2013-06-13 Dong Keun Kim Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same
US20150323967A1 (en) * 2014-05-12 2015-11-12 Canon Kabushiki Kaisha Power supply voltage control system
US20180062627A1 (en) * 2016-09-01 2018-03-01 Mstar Semiconductor, Inc. Frequency adjusting device and method for adjusting frequency

Also Published As

Publication number Publication date
TWI763109B (zh) 2022-05-01
TW202119167A (zh) 2021-05-16
US11251801B2 (en) 2022-02-15
CN112787666B (zh) 2023-11-21
US20210143826A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
US10614184B2 (en) Semiconductor process and performance sensor
US8085020B1 (en) Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
KR20000048611A (ko) 주파수-전압 변환회로, 지연량 판정회로, 주파수-전압 변환회로를 구비한 시스템, 주파수-전압 변환회로의 입출력 특성을 조정하는 방법 및 주파수-전압 변환회로의 입출력 특성을 자동 조정하는 장치
US7979218B2 (en) Test apparatus, test method and computer readable medium
US7724059B2 (en) Clock scaling circuit
CN104076863A (zh) 一种时钟切换装置
US20080195878A1 (en) Control Scheme for Binary Control of a Performance Parameter
KR101617101B1 (ko) 연속 근사 레지스터 방식의 빠른 과도응답을 갖는 디지털 LDO(Low Drop Out) 레귤레이터
CN112787666B (zh) 频率调整装置及频率调整方法
US7447289B2 (en) Signal timing adjustment device, signal timing adjustment system, signal timing adjustment amount setting program, and storage medium storing the program
US7764096B2 (en) DLL circuit and method of controlling the same
CN107733402B (zh) 面向近阈值低电压的时序监测单元及监测系统
US8639952B1 (en) Field-programmable gate array having voltage identification capability
US6998887B2 (en) Calibration technique for phase locked loop leakage current
US20150145580A1 (en) Apparatus for controlling semiconductor chip characteristics
US7265590B2 (en) Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit
US6570421B1 (en) Programmable leakage current offset for phase locked loop
CN115882829A (zh) 眼开监测装置与其操作方法
JP2008520014A (ja) 複数の基準回路を用いて電圧及び周波数を制御する装置及び方法
JP2006500813A (ja) 遅延の予測に基づく適応データ処理スキーム
US20180284836A1 (en) Data processing circuits
US9438217B2 (en) System and method for clocking integrated circuit
CN110554946B (zh) 运算速度补偿电路及其补偿方法
US11901038B2 (en) Memory system
US20160291068A1 (en) Dynamic Power Meter with Improved Accuracy and Single Cycle Resolution

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant