CN112783806A - 一种ssd数据存储下电控制装置及方法 - Google Patents
一种ssd数据存储下电控制装置及方法 Download PDFInfo
- Publication number
- CN112783806A CN112783806A CN202110093017.6A CN202110093017A CN112783806A CN 112783806 A CN112783806 A CN 112783806A CN 202110093017 A CN202110093017 A CN 202110093017A CN 112783806 A CN112783806 A CN 112783806A
- Authority
- CN
- China
- Prior art keywords
- power
- electrically connected
- management module
- ssd
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000013500 data storage Methods 0.000 title claims abstract description 30
- 238000007726 management method Methods 0.000 claims abstract description 68
- 238000001514 detection method Methods 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明公开一种SSD数据存储下电控制装置包括电性连接供电电源的处理模块,所述供电电源电性连接第一集成电源管理模块和第二集成电源管理模块;所述第一集成电源管理模块和第二集成电源管理模块电性连接SSD存储系统;所述处理模块电性连接所述第一集成电源管理模块的PG引脚;所述处理模块电性连接所述第二集成电源管理模块的使能引脚和PG引脚。本发明提供的SSD数据存储下电控制装置能够保证第二集成电源管理模块在备电过程中,稳定输出,保证Nand Flash的工作需求。本发明提供一种SSD数据存储下电控制方法,由SSD控制器获取待存储数据堆栈量,当所述待存储数据堆栈量大于设定阈值时,为Nand Flash的通道配置最大lun以实现更快地对待存储数据进行存储。
Description
技术领域
本发明涉及SSD下电存储技术领域,尤其涉及一种SSD数据存储下电控制装置及方法。
背景技术
固态硬盘(Solid State Drives,SSD)是一种高性能存储器。在云计算时代,海量数据存储传输需要大容量的存储载体平台,随着SSD在存储服务系统的广泛的应用,数据运算存储效率的提高。
SSD的下电过程对数据存储具有重要的影响,合理的电源下电控制方式能够保证数据安全可靠的存储到NAND颗粒中。现有SSD下电设计中,外部输入电压掉电,会触发掉电中断,掉电重点会启动掉电数据存储业务,将数据保存在Nand Flash中,过程中,备电模块功过备电模块的输出经PMIC变换至9.2V,Boost PMIC再将9.2V转换至12V对Nand Flash供电,以完成掉电数据存储业务。所述Boost PMIC的使能是由图1所示的mos开关Q1和mos开关Q2控制,由于mos开关Q1栅极的上拉电压由12V降为9.2V,工作在放大状态,mos开关Q2的栅极电平为高,处于导通状态,导致使能电平拉低,所述Boost PMIC的输出不能保持恒定,处于跌落状态。对于使用SSD的存储服务器系统,高数据量存储状态下,大量数据堆栈,存储系统以设定数量的lun执行读写来存储耗费时间较长,所述Boost PMIC的输出在数据处理没完成时就跌落到spec范围外,导致数据丢失的情况。
发明内容
为解决备电期间输出电压不稳和大量数据待处理时数据处理能力未能充分释放而导致数据丢失的问题,本发明提供一种SSD数据存储下电控制装置,包括处理模块,其中,
所述处理模块电性连接供电电源,所述供电电源的电源输出电性连接第一集成电源管理模块和第二集成电源管理模块;
所述第一集成电源管理模块和第二集成电源管理模块电性连接SSD存储系统;
所述处理模块电性连接所述第一集成电源管理模块的使能引脚和PG引脚;所述处理模块电性连接所述第二集成电源管理模块的使能引脚和PG引脚。
更进一步地,所述供电电源包括主电模块和备电模块,其中所述主电模块配置在位检测单元,所述在位检测单元电性连接所述处理模块并向所述处理模块发送掉电中断信号。
更进一步地,所述第一集成电源管理模块的PG引脚电性连接漏极开路的场效应管Q3,所述场效应管Q3的漏极电性连接所述处理模块;所述第二集成电源管理模块的PG引脚电性连接漏极开路的场效应管Q4,所述场效应管Q4的漏极电性连接所述处理模块。
更进一步地,所述处理模块电性连接mos开关Q1的栅极,所述mos开关Q1的源极接地,所述mos开关Q1的漏极经上拉电阻R3电性连接所述第二集成电源管理模块,所述mos开关Q1的漏极电性连接mos开关Q2的栅极,所述mos开关Q2的源极接地,所述mos开关Q2的漏极经上拉电阻R4连接所述第二集成电源管理模块,所述mos开关Q2的漏极连接接地的电容C3,所述第二集成电源管理模块的使能引脚电性连接所述mos开关Q2的漏极。
更进一步地,所述处理模块电性连接所述第一集成电源管理模块的使能引脚。
更进一步地,所述SSD存储系统包括Nand Flash、SSD控制器以及Dram,所述处理模块电性连接所述SSD控制器。
本发明还提供一种SSD数据存储下电控制方法,包括
在位检测单元检测主电模块是否在位,所述主电模块不在位则所述在位检测单元向处理模块发送掉电中断信号;
所述处理模块接收掉电中断信号,所述处理模块根据掉电中断信号向SSD控制器发送启动掉电存储信号;
所述SSD控制器接收启动掉电存储信号后启动掉电存储过程。
更进一步地,所述启动掉电存储过程包括:所述SSD控制器获取待存储数据堆栈量,并比较待存储数据堆栈量与设定阈值,当所述待存储数据堆栈量大于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配最大数量的lun进行读写以完成掉电存储;当所述待存储数据堆栈量小于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配默认数量的lun进行读写以完成掉电存储。
更进一步地,所述设定阈值根据所述默认数量的lun的数据读写能力进行设定。
本申请提出的一种SSD数据存储下电控制装置及方法具体有以下有益效果:
本发明提出的一种SSD数据存储下电控制装置利用所述处理模块直接提供持续恒定的高电平或者低电平控制所述mos开关Q1,无需再通过供电电源提供上拉电压来控制所述mos开关Q1,这样所述处理模块对所述第二集成电源管理模块的使能持续且稳定,从而避免出现使能电平被拉低,第二集成电源管理模块输出跌落的情况,保证Nand Flash稳定的供电。且本发明提出的一种SSD数据存储下电控制方法通过所述SSD控制器获取待存储数据堆栈量,将所述待存储数据堆栈量与设定阈值比较,确定现行的lun分配能否满足所述待存储数据的存储需要,在所述待存储数据堆栈量大于所述设定阈值时,所述SSD控制器为NandFlash的每个通道分配最大数量的lun执行待存储数据的存储,加快存储速度,保证在备电模块供电的备电时间内完成待存储数据的存储业务,从而避免数据的丢失。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1是现有的BoostPMIC使能控制示意图;
图2是本发明实施例中SSD数据存储下电控制装置的示意图;
图3是本发明实施例中第二集成电源管理模块使能电路的示意图;
图4是本发明实施例中第一集成电源管理模块的PG引脚与处理模块的示意图;
图5是本发明实施例中第二集成电源管理模块的PG引脚与处理模块的示意图;
图6为本发明实施例中处理模块控制SSD控制器启动掉电存储过程的流程图;
图7为本发明实施例中SSD控制器执行掉电存储过程的流程图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面结合附图对本发明进行说明,其中,图1是现有的BoostPMIC使能控制示意图;图2是本发明实施例中SSD数据存储下电控制装置的示意图;图3是本发明实施例中第二集成电源管理模块使能电路的示意图;图4是本发明实施例中第一集成电源管理模块的PG引脚与处理模块的示意图;图5是本发明实施例中第二集成电源管理模块的PG引脚与处理模块的示意图;图6为本发明实施例中处理模块控制SSD控制器启动掉电存储过程的流程图;图7为本发明实施例中SSD控制器执行掉电存储过程的流程图。
参阅图2所示,本发明提供一种SSD数据存储下电控制装置,其特征在于,包括处理模块1,具体实施过程中,所述处理模块1为CPLD或FPGA。
所述处理模块1电性连接供电电源2,具体的,所述供电电源2包括主电模块和备电模块,其中所述主电模块配置在位检测单元,所述在位检测单元电性连接所述处理模块1并向所述处理模块1发送掉电中断信号。所述主电模块供电电压为12V,所述备电模块供电电压为9.2V。
所述供电电源2的电源输出电性连接第一集成电源管理模块3和第二集成电源管理模块4;所述第一集成电源管理模块3和所述第二集成电源管理模块4通过BUCK电路对所述供电电源2的电源输出电压进行电压转换稳压。
所述第一集成电源管理模块3和第二集成电源管理模块4电性连接SSD存储系统5;其中所述第二集成电源管理模块4能将9.2V的电压转为12V的VPP供给Nand Flash。所述第一集成电源管理模块3将9.2V的电压转为2.5V的VCC供给所述SSD存储系统5。
所述处理模块1电性连接所述第一集成电源管理模块3的使能引脚和PG引脚;所述处理模块1电性连接所述第二集成电源管理模块4的使能引脚和PG引脚。具体实施过程中,参阅图4所示,所述第一集成电源管理模块3的PG引脚电性连接漏极开路的场效应管Q3,所述场效应管Q3的漏极电性连接所述处理模块1;参阅图5所示,所述第二集成电源管理模块4的PG引脚电性连接漏极开路的场效应管Q4,所述场效应管Q4的漏极电性连接所述处理模块1。当所述第一集成电源管理模块3和所述第二集成电源管理模块4的PG引脚输出高电平时,所述处理模块接收低电平信号,所述第一集成电源管理模块3和所述第二集成电源管理模块4的PG引脚输出低电平时,所述处理模块收到高阻态信号。具体实施过程中,参阅图3所示,所述处理模块1电性连接mos开关Q1的栅极,所述mos开关Q1的源极接地,所述mos开关Q1的漏极经上拉电阻R3电性连接所述第二集成电源管理模块4,所述mos开关Q1的漏极电性连接mos开关Q2的栅极,所述mos开关Q2的源极接地,所述mos开关Q2的漏极经上拉电阻R4连接所述第二集成电源管理模块4,所述mos开关Q2的漏极连接接地的电容C3,所述第二集成电源管理模块4的使能引脚电性连接所述mos开关Q2的漏极。所述处理模块1为所述mos开关Q1的栅极提供恒定的高电平或者低电平信号保证所述mos开关Q1工作在完全导通或者完全截止状态,所述第二集成电源管理模块4在备电时间内能够持续恒定的输出稳定的12V的VPP电压。具体实施过程中,所述第一集成电源管理模块3的使能引脚保持使能,一种可行的实施方式为,所述处理模块1电性连接所述第一集成电源管理模块3的使能引脚,所述存储系统5在进行数据处理过程中,所述处理模块1输出使能信号保证所述第一集成电源管理模块3使能。
具体实施过程中,所述SSD存储系统5包括Nand Flash、SSD控制器以及Dram,所述处理模块1电性连接所述SSD控制器,所述处理模块1与所述SSD控制器进行通信,实现所述处理模块1根据所述掉电中断信号向所述SSD控制器发送启动掉电存储信号。
参阅图6所示,本发明提供一种SSD数据存储下电控制方法,包括
在位检测单元检测主电模块是否在位,所述主电模块不在位则所述在位检测单元向处理模块发送掉电中断信号;
所述处理模块接收所述掉电中断信号,所述处理模块判断第一集成电源管理模块的PG-1信号是否正常,如果正常,则所述处理模块发送EN-2信号使第二集成电源管理模块使能;所述处理模块根据所述掉电中断信号向SSD控制器发送启动掉电存储信号;
如果所述PG-1信号不正常,则所述处理模块即使接收到所述掉电中断信号也不会向SSD控制器发送启动掉电存储信号;
所述SSD控制器接收所述启动掉电存储信号后启动掉电存储过程。
具体实施过程中,参阅图7所示,所述启动掉电存储过程包括:所述SSD控制器发送数据读写指令至Nand Flash的各个通道,所述SSD控制器获取待存储数据堆栈量,并比较待存储数据堆栈量与设定阈值,当所述待存储数据堆栈量大于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配最大数量的lun进行读写以在备电时间内完成数据的掉电存储;当所述待存储数据堆栈量小于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配默认数量的lun进行读写以在备电时间内完成数据掉电存储。
更进一步地,所述设定阈值根据所述默认数量的lun的数据读写能力进行设定。具体的,一种可行的实施方式为所述默认数量为8,则所述设定阈值为8个lun单位时间内的数据处理能力乘以备电时间。
本发明提出的一种SSD数据存储下电控制装置利用所述处理模块1直接提供持续恒定的高电平或者低电平控制所述mos开关Q1,无需再通过供电电源2提供上拉电压来控制所述mos开关Q1,这样,在备电时间内所述处理模块1对所述第二集成电源管理模块4的使能控制持续且稳定,从而避免出现所述第二集成电源管理模块4使能电平被拉低,所述第二集成电源管理4模块输出跌落的情况,保证Nand Flash稳定的供电,保证Nand Flash能够在备电之间内稳定工作。且本发明提出的一种SSD数据存储下电控制方法通过所述SSD控制器获取待存储数据堆栈量,将所述待存储数据堆栈量与设定阈值比较,确定现行的lun分配能否满足所述待存储数据的存储需要,在所述待存储数据堆栈量大于所述设定阈值时,所述SSD控制器为Nand Flash的每个通道分配最大数量的lun执行待存储数据的存储,从而加快存储速度,保证在备电模块供电的备电时间内完成待存储数据的存储业务,从而避免数据的丢失。
应当注意的是,在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种SSD数据存储下电控制装置,其特征在于,包括处理模块(1),其中,
所述处理模块(1)电性连接供电电源(2),所述供电电源(2)的电源输出电性连接第一集成电源管理模块(3)和第二集成电源管理模块(4);
所述第一集成电源管理模块(3)和第二集成电源管理模块(4)电性连接SSD存储系统(5);
所述处理模块(1)电性连接所述第一集成电源管理模块(3)PG引脚;所述处理模块(1)电性连接所述第二集成电源管理模块(4)的使能引脚和PG引脚。
2.根据权利要求1所述的SSD数据存储下电控制装置,其特征在于,所述供电电源(2)包括主电模块和备电模块,其中所述主电模块配置在位检测单元,所述在位检测单元电性连接所述处理模块(1)并向所述处理模块(1)发送掉电中断信号。
3.根据权利要求1所述的SSD数据存储下电控制装置,其特征在于,所述第一集成电源管理模块(3)的PG引脚电性连接漏极开路的场效应管Q3,所述场效应管Q3的漏极电性连接所述处理模块(1);所述第二集成电源管理模块(4)的PG引脚电性连接漏极开路的场效应管Q4,所述场效应管Q4的漏极电性连接所述处理模块(1)。
4.根据权利要求1所述的SSD数据存储下电控制装置,其特征在于,所述处理模块(1)电性连接mos开关Q1的栅极,所述mos开关Q1的源极接地,所述mos开关Q1的漏极经上拉电阻R3电性连接所述第二集成电源管理模块(3),所述mos开关Q1的漏极电性连接mos开关Q2的栅极,所述mos开关Q2的源极接地,所述mos开关Q2的漏极经上拉电阻R4连接所述第二集成电源管理模块(3),所述mos开关Q2的漏极连接接地的电容C3,所述第二集成电源管理模块(4)的使能引脚电性连接所述mos开关Q2的漏极。
5.根据权利要求1所述的SSD数据存储下电控制装置,其特征在于,所述处理模块(1)电性连接所述第一集成电源管理模块(3)的使能引脚。
6.根据权利要求1所述的SSD数据存储下电控制装置,其特征在于,所述SSD存储系统(5)包括Nand Flash、SSD控制器以及Dram,所述处理模块(1)电性连接所述SSD控制器。
7.一种SSD数据存储下电控制方法,其特征在于,包括:
在位检测单元检测主电模块是否在位,所述主电模块不在位则所述在位检测单元向处理模块发送掉电中断信号;
所述处理模块接收掉电中断信号,所述处理模块根据掉电中断信号向SSD控制器发送启动掉电存储信号;
所述SSD控制器接收启动掉电存储信号后启动掉电存储过程。
8.根据权利要求7所述的SSD数据存储下电控制方法,其特征在于,所述启动掉电存储过程包括:所述SSD控制器获取待存储数据堆栈量,并比较待存储数据堆栈量与设定阈值,当所述待存储数据堆栈量大于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配最大数量的lun进行读写以完成掉电存储;当所述待存储数据堆栈量小于所述设定阈值,所述SSD控制器为Nand Flash的每个通道分配默认数量的lun进行读写以完成掉电存储。
9.根据权利要求8所述的SSD数据存储下电控制方法,其特征在于,所述设定阈值根据所述默认数量的lun的数据读写能力进行设定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110093017.6A CN112783806B (zh) | 2021-01-22 | 2021-01-22 | 一种ssd数据存储下电控制装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110093017.6A CN112783806B (zh) | 2021-01-22 | 2021-01-22 | 一种ssd数据存储下电控制装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112783806A true CN112783806A (zh) | 2021-05-11 |
CN112783806B CN112783806B (zh) | 2022-07-19 |
Family
ID=75758795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110093017.6A Active CN112783806B (zh) | 2021-01-22 | 2021-01-22 | 一种ssd数据存储下电控制装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112783806B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107610666A (zh) * | 2017-10-17 | 2018-01-19 | 深圳市华星光电技术有限公司 | 消除关机残影的电路及方法 |
US10325631B1 (en) * | 2018-03-12 | 2019-06-18 | Micron Technology, Inc. | Power management integrated circuit with dual power feed |
-
2021
- 2021-01-22 CN CN202110093017.6A patent/CN112783806B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107610666A (zh) * | 2017-10-17 | 2018-01-19 | 深圳市华星光电技术有限公司 | 消除关机残影的电路及方法 |
US10325631B1 (en) * | 2018-03-12 | 2019-06-18 | Micron Technology, Inc. | Power management integrated circuit with dual power feed |
Non-Patent Citations (1)
Title |
---|
俞惠: "SSD固态硬盘的电源管理集成方案", 《集成电路应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112783806B (zh) | 2022-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10635151B2 (en) | Method and system of universal serial bus power-delivery which stops clock signal generation until attach event occurs | |
KR101777376B1 (ko) | 데이터 저장 장치 및 그것의 구동 방법 | |
US7057309B2 (en) | Electrical apparatus, computer, power switching unit, and power switching method | |
US9250676B2 (en) | Power failure architecture and verification | |
JP4734243B2 (ja) | 多段階電圧の記憶システム用のバイパスを有する電圧調整器 | |
US10802736B2 (en) | Power down mode for universal flash storage (UFS) | |
US20150153799A1 (en) | Startup Performance and Power Isolation | |
US11150714B2 (en) | Storage device and method for powering storage device | |
US9483096B2 (en) | Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device | |
KR20110015273A (ko) | 보조 전원 장치를 포함하는 사용자 장치 | |
US20150162055A1 (en) | Voltage regulator, memory controller and voltage supplying method thereof | |
KR20210110071A (ko) | 스토리지 장치 및 상기 스토리지 장치의 동작 방법 | |
US20240096427A1 (en) | Method and circuit for providing auxiliary power and storage device including the same | |
TW201944418A (zh) | 用來在記憶裝置中進行電源管理的方法、記憶裝置及其控制器、以及電子裝置 | |
US11379027B2 (en) | Electronic device and information recording method of electronic device | |
KR101599835B1 (ko) | 보조 전원 장치 및 그것을 포함하는 사용자 장치 | |
US9263156B2 (en) | System and method for adjusting trip points within a storage device | |
CN112783806B (zh) | 一种ssd数据存储下电控制装置及方法 | |
US20050114570A1 (en) | Portable data storage device | |
US11941269B2 (en) | Data storage device with enhanced power mode management | |
JP2023010603A (ja) | メモリシステム、制御方法および電源制御回路 | |
US11054892B2 (en) | Information processing apparatus and power source control method | |
US12021411B2 (en) | Auxiliary power management device and electronic system including the same | |
US20220209573A1 (en) | Auxiliary power management device and electronic system including the same | |
US20230008376A1 (en) | Memory system, control method, and power control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |