CN112783042B

CN112783042B - 一种信号采集电路及采集方法

Info

Publication number: CN112783042B
Application number: CN202011625355.1A
Authority: CN
Inventors: 刘翔宇
Original assignee: Raisecom Technology Co Ltd
Current assignee: Raisecom Technology Co Ltd
Priority date: 2020-12-31
Filing date: 2020-12-31
Publication date: 2023-02-03
Anticipated expiration: 2040-12-31
Also published as: CN112783042A

Abstract

本申请实施例公开了一种信号采集电路及采集方法。所述信号采集电路，包括，外接端子、对外供电开关、判决电路以及CPU，其中：所述外接端子，设置有2个引脚，其第一引脚与设定的信号采集点连接；以及，第二引脚与预先设定的外部电源地连接；所述对外供电开关，其第一端与预先设定的外部电源连接，第二端与所述信号采集点连接，控制端接收到连通控制信号时实现第一端和第二端之间的连通控制；所述判决电路，判断所述信号采集点的电压值高于判决设定值时，输出能够触发所述CPU的第二GPIO引脚接收到高电平信号的第一导通信号，否则，无输出，以使得所述CPU的第二GPIO引脚接收到低电平信号。

Description

一种信号采集电路及采集方法

技术领域

本申请实施例涉及信息采集领域，尤指一种信号采集电路及采集方法。

背景技术

在工业控制领域，干接点(dry contact)和湿接点(wet contact)应用比较广泛。干接点是一个无源开关，具有闭合和断开2种状态；两个接点之间没有极性，可以互换。常见的干接点信号有：限位开关、行程开关、脚踏开关、旋转开关、温度开关、液位开关、水浸传感器、火灾报警传感器、玻璃破碎、振动、烟雾和凝结传感器等输出的信号。当对处于断开状态的干接点输出信号进行采集时，通常采集到数字信号“1”；当对处于闭合状态的干接点输出信号进行采集时，通常采集到数字信号“0”。湿接点是有源开关，具有有电和无电的2种状态，两个接点之间有极性，不能接反。工业控制上，常用的湿接点输出电压范围是直流DC0～30V，典型的为DC24V；常见的湿接点输出信号有：NPN型三极管的集电极输出信号，达林顿管的集电极输出信号，红外反射传感器和对射传感器的输出信号等。当对处于无电状态的湿接点输出信号进行采集时，通常采集到数字信号“0”；当对有电状态的湿接点输出信号进行采集时，通常采集到数字信号“1”。现有技术中，通常由信号采集电路采集表征干接点或者湿接点当前工作状态的输出信号，并由CPU对采集到的输出信号电压值进行逻辑转换后确定数字信号值。其中：

信号采集电路对干接点当前工作状态进行采集的典型方式如图1所示，信号采集电路向干接点输出预定电压值(例如，图1中所示出的12V)，检测干接点的当前工作状态，当干接点断开时，CPU采集到数字信号“1”；当干接点闭合时，CPU采集到数字信号“0”。

信号采集电路对湿接点当前工作状态进行采集的典型方式如图2所示，湿接点内部有预置电源(例如，图2中所示出的DC24V)，信号采集电路不需要向其供电，当湿接点无电时，CPU采集到数字信号“0”；当湿接点有电时存在预定值(例如，图2中为DC24V)输出，CPU采集到数字信号“1”。

由于现有技术中干接点和湿接点有不同的应用场合，并且两者长期并存，因此信号采集电路的输入端(即：接点输出信号的连接端)通常需要设置3个引脚的输入端子，通过选择不同的接线方式分别对应干接点和湿接点的输出信号，实现对其当前工作状态的采集。典型的信号采集电路如图3所示。当所采集信号对象为干接点时，信号采集对象是无源的，需要闭合开关K1，由信号采集电路向外供电，电缆连接输入端子引脚②和引脚③，干接点闭合时，输入端子引脚②和引脚③短路，CPU采集到数字信号“0”；干接点断开时，输入端子引脚②和引脚③开路，CPU采集到数字信号“1”；当所采集信号对象为湿接点时，信号采集对象是有源的，自身可以输出电压，电缆连接输入端子引脚①和引脚③，断开开关K1，由此，湿接点无电时，CPU采集到数字信号“0”，湿接点有电，存在预定值电压(例如，DC24V)输出时，CPU采集到数字信号“1”。但这种方式明显存在以下缺点：

(1)对于待进行接点输出信号采集的设备而言，要预先获知信号采集对象的接点类型，以使得连接线缆接到信号采集电路输入端对应的引脚上；

(2)在实际应用场景中，无论是干接点还是湿接点，通常都只需要2个引脚进行信号输出，而信号采集电路又通常为了两种接点的兼容而采用3个引脚的输入端子，施工人员在接线时需要查阅两端的资料，确定连接关系，一旦线缆连接错误，可能导致信号采集对象或者信号采集电路的损坏甚至起火燃烧。

发明内容

为了解决上述任一技术问题，本申请实施例提供了一种信号采集电路及采集方法。

为了达到本申请实施例目的，本申请实施例提供了一种信号采集电路，包括，外接端子、对外供电开关、判决电路以及CPU，其中：

所述外接端子，设置有2个引脚，其第一引脚与设定的信号采集点连接；以及，第二引脚与预先设定的外部电源地GND1连接；

所述对外供电开关，其第一端与预先设定的外部电源Vcc1连接，第二端与所述信号采集点连接，控制端接收到连通控制信号时实现第一端和第二端之间的连通控制；

所述判决电路，判断所述信号采集点的电压值高于判决设定值时，输出能够触发所述CPU的第二GPIO引脚接收到高电平信号的第一导通信号，否则，无输出，以使得所述CPU的第二GPIO引脚接收到低电平信号。

一种信号采集方法，所述方法利用上文所述的信号采集电路进行信号采集，所述方法包括：

将外接端子的引脚与待进行信号采集的接点输出信号连接；

按照确定的采样周期对接点输出信号进行采样，并根据采样结果确定接点类型及当前状态。

上述技术方案中的一个技术方案具有如下优点或有益效果：

能够利用2个引脚的输入端子接入接点的输出信号，自动兼容干、湿接点类型，无论是干接点还是湿接点，都能准确采集到标识接点当前工作状态的输出信号，解决了施工过程费时费力的接线方式甄别问题，避免了错误连接导致的安全问题。

本申请实施例的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请实施例技术方案的进一步理解，并且构成说明书的一部分，与本申请实施例的实施例一起用于解释本申请实施例的技术方案，并不构成对本申请实施例技术方案的限制。

图1为现有技术中对干接点当前工作状态进行采集的示意图；

图2为现有技术中对湿接点当前工作状态进行采集的示意图；

图3为现有技术中兼容采集干接点和湿接点当前工作状态的信号采集电路的示意图；

图4为本申请实施例提供的一种信号采集电路的原理框图；

图5为本申请实施例提供的另一信号采集电路的原理框图；

图6为本申请实施例提供的信号采集电路的原理图；

图7为本申请实施例提供的一种信号采集方法的流程图；

图8为本申请实施例提供的确定采样周期的流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互任意组合。

针对上述问题，本申请实施例提出一种信号采集电路，它能够利用2个引脚的输入端子接入接点的输出信号，自动兼容干、湿接点类型，无论是干接点还是湿接点，都能准确采集到标识接点当前工作状态的输出信号，解决了施工过程费时费力的接线方式甄别问题，避免了错误连接导致的安全问题。

如图4所示，一种信号采集电路，包括，外接端子、对外供电开关、判决电路、第一光电隔离电路、第二光电隔离电路以及CPU，其中：

所述外接端子，设置有2个引脚，其第一引脚与设定的信号采集点A连接，用于将接点的输出信号传递至信号采集点A；以及，第二引脚与预先设定的外部电源地GND1连接；此处接点的输出信号可以是干接点的输出信号也可以是湿接点的输出信号，对于接点类型并不做任何限定；信号采集点A为预设的采集位置，只要在外接端子第一引脚所引入信号的传输路径上即可；典型的，外接端子可以选择2个引脚的凤凰接头，较优的，两个引脚之间间距为7.62mm；

所述对外供电开关，其第一端与预先设定的外部电源Vcc1连接，第二端与所述信号采集点A连接，控制端与所述第一光电隔离电路的输出端连接，在接收到连通控制信号时实现第一端和第二端之间的连通控制；

所述判决电路，在判断所述信号采集点A的电压值高于判决设定值时，输出第一导通信号；此处的判决设定值根据湿接点在有电状态下的输出信号阈值确定；

所述第一光电隔离电路，其输入端与所述CPU的第一GPIO(General-purposeinput/output，通用型之输入输出)引脚GPIO1连接，输出端与所述对外供电开关的控制端连接，在接收到所述CPU的GPIO1输出触发信号时，向所述对外供电开关的控制端发送连通控制信号；

所述第二光电隔离电路，其输入端与所述判决电路的输出端连接，输出端与所述CPU的第二GPIO引脚GPIO2连接；在接收到第一导通信号时，向所述CPU的GPIO2输出高电平信号，使得所述CPU采集到数字信号“1”，否则，向所述CPU的GPIO2输出低电平信号，使得所述CPU采集到数字信号“0”；

所述CPU，设置有GPIO1和GPIO2，所述GPIO1按照预置策略输出设定触发信号，此处的预置策略可以由外部网管设定。

对于上述实施例需要进行如下补充说明：

(1)在上述信号采集电路的实现方案中，正如本领域普通技术人员所已知的，对于第一光电隔离电路和第二光电隔离电路而言，其输入侧和输出侧分别对应两个相互隔离的电源(外部电源和内部电源)，在图4中以Vcc1-GND1、Vcc2-GND2以及作为分隔示意的虚线来标识，并未具体的描述，两组电源的实现方式可以以本领域普通技术人员已知的任何方式来实现，此处也不再赘述；

(2)在上述信号采集电路的实现方案中，对外供电开关的控制端接收到连通控制信号时实现第一端和第二端的连通控制，但是对于连通控制信号的产生也可以采用其他方式，而非仅仅为以上所述的CPU的GPIO1输出并通过第一光电隔离电路进行光电隔离输出后得到，例如，也可以是磁耦电路或者容隔电路；

(3)在上述信号采集电路的实现方案中，判决电路输出的第一导通信号经过第二光电隔离电路进行隔离后输出至CPU的GPIO2，但是在其他的实现方式中，也可以是利用本领域普通技术人员已知的其它方式，只需要判决电路输出的第一导通信号能够触发产生至CPU的GPIO2的高电平信号，而接收到非第一导通信号时能够使得CPU的GPIO2接收到低电平信号，从而CPU的GPIO2可以完成采集即可；

(4)在上述信号采集电路的实现方案中，外部电源Vcc1的电压值不低于湿接点在有电状态下的输出信号阈值，由于其同时可能需要给处于闭合状态的干接点供电，由此，也需要在实际电路中考虑干接点在断开状态下，其内部电阻分压后的输出值高于信号采集点A的判决设定值，外部电源Vcc1实际值根据实际电路可由本领域普通技术人员设定；

(5)在上述信号采集电路的实现方案中，接点侧的电源地也为外部电源地GND1。

进一步地，参考图5所示，在所述外接端子和所述信号采集点A之间可以设置有静电防护电路，以用于将通过外接端子所引入的静电消除。

上述信号采集电路的一次采集原理如下：

首先，CPU的GPIO1对外输出低电平，对外供电开关中的第一端和第二端断开，由此使得对外供电开关工作在断开状态，如果信号采集对象是有电状态的湿接点，信号采集点A的电压值高于判决设定值，判决电路向第二光电隔离电路发送第一导通信号，所述第二光电隔离电路在接收到第一导通信号时，向所述CPU的GPIO2发送高电平信号，所述CPU采集到数字信号“1”，一次采集完成；

如果上述过程中，CPU采集到数字信号“0”，使得CPU的GPIO1向外输出高电平触发信号，通过第一光电隔离电路向所述对外供电开关的控制端发送连通控制信号，对外供电开关的第一端和第二端连通，此时，如果信号采集对象是处于断开状态的干接点，信号采集点A的电压值高于判决设定值，判决电路向第二光电隔离电路发送第一导通信号，所述第二光电隔离电路在接收到第一导通信号时，向所述CPU的GPIO2发送高电平信号，使得所述CPU采集到数字信号“1”；如果信号采集对象是处于闭合状态的干接点，或者是无电状态的湿接点，此时第二光电隔离电路无对外输出，CPU的GPIO2接收到低电平信号，即其采集到数字信号“0”，一次采集完成。

由此，通过上述信号采集电路可以很好地识别接点可能的类型及其当前状态。具体的，当以上述信号采集电路进行信号采集时，在一个采集周期内，首先使得CPU的GPIO1对外输出低电平，此时，如果CPU的GPIO2采集到数字信号“1”，表明此时所采集的对象为：处于有电状态的湿接点；记录此时的信号采集结果。如果CPU的GPIO2采集到数字信号“0”，则使CPU的GPIO1对外输出高电平的触发信号，典型的，该触发信号的脉宽为100μs，控制对外供电开关的第一端和第二端连通，对应的，如果CPU的GPIO2采集到数字信号“1”，表明此时所采集的对象为：处于断开状态的干接点，记录此时的信号采集结果；如果CPU的GPIO1对外输出高电平的触发信号时，在CPU的GPIO2仍然采集到数字信号“0”，此时不需要继续区分接点种类，而只对采集结果“0”做记录即可。

通过上述的信号采集电路可以简单有效地利用2个引脚的外接端子实现信号采集，而不需要预先区分引入的接点信号类型。

以下以更详细的实施例，对本申请实施例所提出的信号采集电路做出更为具体的说明，参考图6所示，一种信号采集电路，包括：

外接端子J1，设置为2个引脚的端子，其第一引脚，用于将接点的输出信号引入；以及，第二引脚，与预先设定的外部电源地GND1连接；此处接点的输出信号可以是干接点的输出信号也可以是湿接点的输出信号，对于接点类型并不做任何限定；

静电防护电路，包括：磁珠LB1和TVS(Transient Voltage Suppressor，瞬态二极管)D2，所述磁珠LB1的一端与所述外接端子J1的第一引脚连接，另一端与设定的信号采集点A连接，并且与外部电源地GND1之间设置有TVS D2；此处的信号采集点A为预先设定的信号采集位置，并且在由外接端子第一引脚所引入信号的传输路径上；

第一光电隔离电路，包括：第一光耦U1、第一电阻R1、第二电阻R2、第三电阻R3和NPN型三极管Q2，其中，第一光耦U1的正输入端通过第一电阻R1与内部电源Vcc2连接，负输入端与三极管Q2的集电极连接，正输出端通过所述第二电阻R2与所述外部电源Vcc1连接，负输出端与外部电源地GND1连接，所述三极管Q2的发射极与内部电源地GND2连接，基极通过所述第三电阻R3与所述CPU的第一GPIO引脚GPIO1连接；

第二光电隔离电路，包括：第二光耦U2、第四电阻R4和第五电阻R5，所述第二光耦U2的正输入端通过所述第四电阻R4与所述外部电源Vcc1连接，负输入端与NMOS管Q4的漏极连接，正输出端与内部电源Vcc2连接，负输出端通过所述第五电阻R5与内部电源地GND2连接，且与所述CPU的第二GPIO引脚GPIO2连接；

对外供电开关，包括第一PMOS管Q1，所述第一PMOS管Q1的源极为与预先设置的外部电源Vcc1连接的第一端，漏极为第二端；栅极作为控制端与所述第一光耦U1的正输出端连接；

判决电路，包括：稳压二极管D1，第二PMOS管Q3、NMOS管Q4、第六电阻R6、第七电阻R7、以及第八电阻R8，其中，所述第二PMOS管Q3的源极与所述信号采集点A连接，漏极与所述NMOS管Q4的栅极连接，且通过所述第六电阻R6与外部电源地GND1连接，栅极通过所述第七电阻R7与所述外部电源Vcc1连接，且与稳压二级管D1的阴极连接，稳压二级管D1的阳极与外部电源地GND1连接；所述NMOS管Q4的源极与外部电源地GND1连接，漏极作为判决电路的输出端；所述第八电阻R8一端与信号采集点A连接，另一端与所述第一PMOS管Q1的漏极连接；

CPU，设置有GPIO1和GPIO2，所述GPIO1按照预置策略输出触发信号，此处的预置策略可以由外部网管设定。

利用图6中所示出的信号采集电路进行接点输出信号采集之前，将用于接收接点输出信号的外接端子J1与接点输出信号的端口连接，通过外接端子J1形成对外部的电气连接；其中，接点可能是干接点，也可能是湿接点，此处不做限定；但是需要指出的是：本领域普通技术人员在实施本申请的技术方案时需要将外接端子的第二引脚与接点侧的电源地连接；

进一步地，静电防护电路中，当通过外接端子J1引入的静电电压很高时，磁珠LB1电阻急剧增大，静电的高频能量以热的形式被耗散掉，而同时引入的高电压可以通过TVSD2实现对地泄放，从而很好地保护后续电路中的各元件。

通过上述信号采集电路进行一次信号采集的工作原理为：

CPU在通过GPIO1输出低电平信号时，NPN型三极管Q2关断，第一光耦U1不导通，由此，作为对外供电开关的第一PMOS管Q1关断，预先设置的外部电源Vcc1不能通过第一PMOS管Q1向外供电。

此时：(1)当外接端子所引入的是有电状态的湿接点的输出信号时，信号采集点A的电压完全来自于湿接点内部预置电源，此时，第二PMOS管Q3的源极(S)电压与信号采集点A电压相等，为外部电源电压值，|V_GS|>|V_GSth|，第二PMOS管Q3导通，将第六电阻R6接入回路，由此触发NMOS管Q4导通，进而第二光耦U2导通，其负输出端向CPU的GPIO2输入高电平信号，即CPU的GPIO2采集到数字信号“1”；

(2)当外接端子所引入的是无电状态的湿接点、或者闭合状态的干接点的输出信号时，由于无任何外部电源输入，第二PMOS管Q3的源极(S)电压与信号采集点A电压相等，此时为0，第二PMOS管Q3、NMOS管Q4均无法导通，进而第二光耦U2不导通，其负输出端向CPU的GPIO2输入低电平信号，即CPU的GPIO2引脚采集到数字信号“0”。

综上，如果对外供电开关断开时，只有在有电状态的湿接点输出时才能在CPU采集到数字信号“1”。

CPU在通过GPIO1输出高电平信号时，NPN型三极管Q2导通，第一光耦U1导通，由此，作为对外供电开关的第一PMOS管Q1的栅极(G)接地，|V_GS|>|V_GSth|，第一PMOS管Q1导通，外部电源Vcc1(典型的可以为12V)通过第一PMOS管Q1和第八电阻R8向外供电；

此时：(1)当外接端子所引入的是断开状态的干接点的输出信号时，第二PMOS管Q3的源极(S)电压与信号采集点A电压相等，为外部电源电压值Vcc1，对于第二PMOS管Q3，此时|V_GS|>|V_GSth|，第二PMOS管Q3导通，将第六电阻R6接入回路，第二PMOS管Q3源极(S)电压V_S＝[R6/(R6+R8)]×Vcc1，该电压近似为NMOS管Q4的栅极电压，此时，只要布置的各电阻阻值(典型的R8＝20KΩ，R6＝62KΩ)和外部电源电压值使得：对于第二PMOS管Q3，|V_GS|>|V_GSth|，第二PMOS管Q3依旧导通，对于NMOS管Q4，|V_GS|>|V_GSth|，NMOS管Q4导通，从而使得第二光耦U2导通，CPU的GPIO2接收到高电平信号，即：采集到数字信号“1”；

(2)当外接端子所引入的是闭合状态的干接点输出信号时，磁珠LB1接地，第二PMOS管Q3的源极(S)电压与信号采集点A电压相等，均为0，第二PMOS管Q3关断，由此使得NMOS管Q4关断，进而第二光耦U2不导通，其负输出端向CPU的GPIO2输入低电平信号，即CPU的GPIO2采集到数字信号“0”；

(3)当外接端子所引入的是处于无电状态的湿接点的输出信号时，第二PMOS管Q3的源极(S)电压与信号采集点A电压相等，也为0V，第二PMOS管Q3关断，NMOS管Q4关断，从而第二光耦U2无输出，CPU的GPIO2接收到低电平，即：采集到数字信号“0”。在上述具体的电路实现过程中，信号采集点A的判决设定值根据湿接点在闭合状态下的输出信号的电压阈值确定，具体的为：在湿接点有电输出的状态下，能够触发判决电路中的第二PMOS管Q3导通，|V_GS|>|V_GSth|：典型的，考虑到信号传输线电阻，判决设定值应略小于湿接点的内置电压值，典型的，当湿接点有电状态下输出信号为5V时，可以设置信号采集点A的判决设定值为4.15V。为满足上述第二PMOS管Q3和NMOS管Q4的V_GS和V_GSth的相对关系，所设置的各电阻阻值可以由本领域普通技术人员根据实际情况确定。例如：Vcc1＝12V，R6＝62K。R8＝20K。各PMOS管和NMOS管的开启电压阈值|V_GSth|均分别根据器件选型为已知参数。

综上，如果作为对外供电开关的第一PMOS管Q1的第一端和第二端接通，即第一PMOS管Q1导通时，只有对处于断开状态的干接点的输出信号进行采集时才能在CPU采集到数字信号“1”；而对处于闭合状态的干接点和处于无电状态的湿接点的输出信号进行采集时均采集到数字信号“0”。此处特别说明一点：当对外供电开关接通使得预先设置的外部电源Vcc1有输出时，对处于有电状态的湿接点的输出信号进行采集是不允许的，因此，本发明的技术方案首先对于这种情况做出判断和排除，确认外部无电压输入再向外供电对外检测，整个过程是脉冲式的，安全智能，且对外供电开关根据输入信号采取脉冲式工作状态，由硬件器件切换响应速度快且更为可靠。

以下将基于上述的任一信号采集电路和图7所示出的流程图对本发明实施例的信号采集方法作出说明：

如图7所示，基于上述任一信号采集电路的信号采集方法，包括：

步骤100：将外接端子的引脚与待进行信号采集的接点输出信号连接；

此处，所述接点可能是干接点，也可以是湿接点，并不作限定；但是需要指出的是：此处的外部电源地也是待进行信号采集的接点的接地端，无论是外部电源地还是待进行信号采集的端口的接地端均是预先设定的，因此两者连接只需要在接线时互连即可，无需其他的判断操作。

步骤101：按照预先设定的采样周期对接点输出信号进行采样，并根据采样结果确定接点类型及当前状态。

对于接点输出信号进行信号一次采集的过程包括以下步骤：

步骤1001：断开所述信号采集电路中对外供电开关的第一端和第二端，从而切断对待进行输出信号采集的接点的供电；

步骤1002：判断此时CPU的GPIO2接收到的信号是高电平还是低电平，如果是高电平，则表明当前接点为湿接点，且该湿接点处于有电状态，采集值“1”；直接执行步骤1005；如果是低电平信号，则执行步骤1003；

步骤1003：连通对外供电开关的第一端和第二端，并控制第一端和第二端的接通时间为设定时长，以使得外部电源对待进行输出信号采集的接点供电；

在此步骤中，所述的设定时长为连通对外供电开关的第一端和第二端的时间，输出信号稳定且能够完成一次采集的时间，可以由本领域普通技术人员根据应用场景设定，典型的可以是100μs；

步骤1004：判断此时CPU的GPIO2接收到的信号是高电平还是低电平，如果是高电平，则表明当前接点为干接点，且该干接点信号处于断开状态，采集值“1”；执行步骤1005；否则，不进行干接点和湿接点的区分，采集值为“0”，然后执行步骤1005；

步骤1005：对当前信号采集结果进行记录和保存。

由此，在基于上述信号采集电路进行接点输出信号采集时，在一个采集周期内，首先控制第一PMOS管Q1的第一端和第二端断开，此时，如果CPU的GPIO2接收到高电平信号，即：采集到数字信号“1”，表明此时采集的为：处于有电状态的湿接点的输出信号，记录此时的信号采集结果。如果CPU的GPIO2接收到低电平信号，即：采集到数字信号“0”。然后，控制第一PMOS管Q1的第一端和第二端连通，典型的，该闭合时间为100μs，对应的，如果CPU的GPIO2接收到高电平信号，即：采集到数字信号“1”，表明此时采集的为：干接点且处于断开状态，记录此时的信号采集结果；如果此时在CPU的GPIO2接收到低电平信号，即：采集到数字信号“0”，不继续区分接点种类，而只对采集结果做记录。在上述步骤中，控制第一PMOS管Q1的第一端和第二端断开或者接通可以通过CPU的GPIO1输出高电平或者低电平信号来触发，具体的实现过程之前已叙述，此处不赘述。

进一步地，上述对接点输出信号进行采样的采样周期，可以由本领域普通技术人员按照设备安装环境来预先指定，通常可以为1ms～100ms。但是较优的，由于设备在安装到位后，固定的应用场景中设备端口所采集到的干扰信号脉宽在一个固定区间(例如，典型的，机械开关动作是抖动信号时长为25ms～35ms，而电磁干扰信号脉宽更小)，因此，也可以在设备安装到位后通过自适应的方式来确定采样周期，具体的，如图8所示：

步骤200：以实时时钟时间RTC作为干扰信号脉宽采样起始时间开始计时；

步骤201：对干扰信号进行采样；

由于一般信号是稳定的高电平，或者稳定的低电平，或者从低到高，从高到低的稳定变化，而干扰信号是在较短时间内信号忽高忽低，CPU采集到0101001连续非稳定的变化；在本步骤中，对干扰信号进行采样具体的是指对这类在较短时间内忽高忽低信号的采集；

步骤202：获取所采集的干扰信号的脉宽；

在本步骤中，所采集到的脉宽是以干扰信号脉宽采样起始时间开始计算的。

步骤203：判断所采集的干扰信号的脉宽是否小于1ms，如果是，将所述采样频率设置为1KHz，否则执行步骤204；

步骤204：判断所采集的干扰信号的脉宽是否大于100ms，如果是，将所述采样频率设置为10Hz，否则，将所述采样频率值设置为：1/脉宽。

步骤205:确定当前信号采样周期为：1/当前采样频率值。

通过上述方法，实现自动采样周期的选择，该周期的确定可以是一天甚至更长，而无需频繁运行。示例性的，如果以实时时钟时间RTC计时，干扰信号从25ms开始到105ms结束，即：干扰信号的脉宽为80ms，由此可以确定采样频率为：

此处说明一点，对于确定采样周期的干扰信号的采集可以通过本申请所提及的信号采集电路来进行采集，也可以通过其他本领域普通技术人员已知的其他的采样电路来实现，但是通过本申请所提及的信号采集电路来进行采集，电路设计明显更给简单实用；而另一方面，采样周期的确定周期可以按照应用场景有本领域普通技术人员确定，例如，1天或者1周，此处也不具体限定。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims

1.一种信号采集电路，包括：外接端子、对外供电开关、判决电路以及CPU，其中：

所述外接端子，设置有2个引脚，其第一引脚与设定的信号采集点连接；以及，第二引脚与预先设定的外部电源地（GND1）连接；所述第一引脚用于将接点的输出信号传递至信号采集点；其中，接点的输出信号是干接点的输出信号或湿接点的输出信号；

所述对外供电开关，其第一端与预先设定的外部电源（Vcc1）连接，第二端与所述信号采集点连接，控制端接收到连通控制信号时实现第一端和第二端之间的连通控制；

所述判决电路，判断所述信号采集点的电压值高于判决设定值时，输出能够触发所述CPU的第二GPIO引脚（GPIO2）接收到高电平信号的第一导通信号；

所述采集电路还包括：第一光电隔离电路和第二光电隔离电路，其中：

所述第一光电隔离电路的输入端与所述CPU的第一GPIO引脚（GPIO1）连接，输出端与所述对外供电开关的控制端连接，在所述CPU的第一GPIO引脚（GPIO1）输出触发信号时，向所述对外供电开关的控制端发送连通控制信号；

所述第二光电隔离电路的输入端与所述判决电路的输出端连接，输出端与所述CPU的第二GPIO引脚（GPIO2）连接；

所述第二光电隔离电路在接收到第一导通信号时，向所述CPU的第二GPIO引脚（GPIO2）输出高电平信号，否则，向所述CPU的第二GPIO引脚（GPIO2）输出低电平信号。

2.如权利要求1所述的信号采集电路，其特征在于，所述判决设定值根据湿接点在闭合状态下的输出信号的电压阈值确定。

3.如权利要求1所述的信号采集电路，其特征在于，所述信号采集电路还包括：设置在所述外接端子和所述信号采集点之间的静电防护电路，所述外接端子的第一引脚通过所述静电防护电路与设定的信号采集点连接。

4.如权利要求3所述的信号采集电路，其特征在于，所述静电防护电路包括：磁珠（LB1）和瞬态二极管TVS（D2），所述磁珠（LB1）的一端与所述外接端子的第一引脚连接，另一端与所述信号采集点连接并且与所述外部电源地（GND1）之间设置有瞬态二极管TVS（D2）。

5.如权利要求1所述的信号采集电路，其特征在于，所述对外供电开关包括：第一PMOS管（Q1），所述第一PMOS管（Q1）源极为第一端，漏极为第二端，栅极作为控制端。

6.如权利要求5所述的信号采集电路，其特征在于，所述第一光电隔离电路包括：第一光耦（U1）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、NPN型三极管（Q2），其中，第一光耦（U1）的正输入端通过所述第一电阻（R1）与内部电源（Vcc2）连接，负输入端与所述三极管（Q2）的集电极连接，正输出端通过所述第二电阻（R2）与所述外部电源（Vcc1）连接，且与所述第一PMOS管（Q1）的栅极连接，负输出端与外部电源地（GND1）连接，所述三极管（Q2）的基极通过所述第三电阻（R3）与所述CPU的第一GPIO引脚（GPIO1）连接，发射极与内部电源地（GND2）连接。

7.如权利要求1所述的信号采集电路，其特征在于，所述判决电路包括：稳压二极管（D1），第二PMOS管（Q3）、NMOS管（Q4）、第六电阻（R6），第七电阻（R7）、以及第八电阻（R8），其中，所述第二PMOS管（Q3）的源极与所述信号采集点连接，漏极与所述NMOS管（Q4）的栅极连接，且通过所述第六电阻（R6）与外部电源地（GND1）连接，栅极通过所述第七电阻（R7）与所述外部电源（Vcc1）连接，且与稳压二极管（D1）的阴极连接，所述稳压二极管（D1）的阳极与外部电源地（GND1）连接；所述NMOS管（Q4）的源极与外部电源地（GND1）连接，漏极作为判决电路的输出端。

8.如权利要求7所述的信号采集电路，其特征在于，所述第二光电隔离电路包括：第二光耦（U2）、第四电阻（R4）、第五电阻（R5），其中，所述第二光耦（U2）正输入端通过所述第四电阻（R4）与所述外部电源（Vcc1）连接，负输入端与所述NMOS管（Q4）的漏极连接，正输出端与内部电源（Vcc2）连接，负输出端通过所述第五电阻（R5）与内部电源地（GND2）连接，且与所述CPU 的第二GPIO引脚（GPIO2）连接。

9.如权利要求7所述的信号采集电路，其特征在于，所述第六电阻（R6）、第八电阻（R8）以及外部电源（Vcc1）的大小满足如下条件：

采用如下计算表达式

[R6/(R6+R8）]×Vcc1

计算得到的电压大于第二PMOS管（Q3）的开启电压阈值，且大于NMOS管（Q4）的开启电压阈值；

其中，R6和R8分别表示第六电阻（R6）和第八电阻（R8）的电阻值，Vcc1表示外部电源（Vcc1）的电压值。

10.一种信号采集方法，其特征在于，所述方法利用权利要求1至权利要求9中任何一个所述的信号采集电路进行信号采集，所述方法包括：

将外接端子的引脚与待进行信号采集的接点输出信号连接；

11.如权利要求10所述的信号采集方法，其特征在于，所述对接点输出信号进行采样，并根据采样结果确定接点类型及当前状态进一步地包括：

首先，断开所述信号采集电路中对外供电开关的第一端和第二端；

如果所述CPU的第二GPIO引脚（GPIO2）采集到高电平信号，判断当前所采集信号的接点为湿接点且处于有电状态，一次采样结束；

如果所述CPU的第二GPIO引脚（GPIO2）采集到低电平信号，接通所述信号采集电路中对外供电开关的第一端和第二端，并控制第一端和第二端的接通时间为设定时长，此时如果所述CPU的第二GPIO引脚（GPIO2）采集到高电平信号，判断当前所采集信号的接点为干接点且处于断开状态。

12.如权利要求11所述的信号采集方法，其特征在于，接通所述信号采集电路中对外供电开关的第一端和第二端的设定时长为100μs。

13.如权利要求11所述的信号采集方法，其特征在于，所述采样周期按照如下方式确定：

以实时时钟时间RTC作为干扰信号脉宽采样起始时间开始计时；

对干扰信号进行采样，获取所采集的干扰信号的脉宽；

当所采集的干扰信号的脉宽小于1ms时，确定当前采样频率为1KHz；当所采集的干扰信号的脉宽大于100ms，确定当前采样频率为10Hz；当所采集的干扰信号的脉宽在1ms和100ms之间时，确定当前采样频率值为：1/脉宽；

确定当前信号采样周期为：1/当前采样频率值。