CN112769436A - 编码器、译码器、编码方法及译码方法 - Google Patents

编码器、译码器、编码方法及译码方法 Download PDF

Info

Publication number
CN112769436A
CN112769436A CN201911015545.9A CN201911015545A CN112769436A CN 112769436 A CN112769436 A CN 112769436A CN 201911015545 A CN201911015545 A CN 201911015545A CN 112769436 A CN112769436 A CN 112769436A
Authority
CN
China
Prior art keywords
decoding
rule
codeword
encoding
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911015545.9A
Other languages
English (en)
Inventor
施智怀
黄昱铭
李祥邦
张锡嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN112769436A publication Critical patent/CN112769436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1142—Decoding using trapping sets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于低密度奇偶校验码的编码器、译码器、编码方法及译码方法。编码方法包括：通过一编码器接收一待编码信息；通过编码器依据一第一编码规则及待编码信息产生一第一部分码字，其中第一编码规则为用以产生低密度奇偶校验码的一编码规则；通过编码器依据不同于第一编码规则的一第二编码规则及第一部分码字中的一复验区段产生一第二部分码字；以及通过编码器合成第一部分码字及第二部分码字以产生一码字。对应于第一编码规则的多个陷阱集于复验区段中包括至少一个错误位。

Description

编码器、译码器、编码方法及译码方法
技术领域
本发明是有关于一种基于低密度奇偶校验码的编码器、译码器、编码方法及译码方法。
背景技术
低密度奇偶校验(Low-Density Parity-Check code，LDPC)码是一种线性的错误更正码，广泛地被运用在通信系统及存储器装置的错误更正机制中。然而，即便LDPC码的错误更正能力胜过代数码(algebraic code)，在原始位错误率(raw bit error rate，RBER)非常低的情况下LDPC码的错误更正能力仍旧不够优秀。
发明内容
本发明实施例是公开一种基于低密度奇偶校验码的编码器，包括一第一编码单元、一第二编码单元及一合成单元。第一编码单元用以接收一待编码信息，并依据一第一编码规则及待编码信息产生一第一部分码字，其中第一编码规则是用以产生低密度奇偶校验码的一编码规则。第二编码单元耦接至第一编码单元，用以接收第一部分码字，并依据不同于第一编码规则的一第二编码规则及第一部分码字的一复验区段产生一第二部分码字。合成单元耦接至第一编码单元及第二编码单元，用以合成第一部分码字及第二部分码字以产生一码字。对应于第一编码规则的多个陷阱集于复验区段中包括至少一个错误位。
本发明实施例是公开一种基于低密度奇偶校验码的译码器，包括一第一译码单元及一第二译码单元。第一译码单元用以接收一码字，撷取码字的一第一部份码字，并依据一第一译码规则译码第一部分码字，以及判断译码第一部份码字是否成功，其中第一译码规则是用以译码低密度奇偶校验码的一译码规则。第二译码单元耦接至第一译码单元，用以当第一译码单元判断译码第一部分码字失败时，接收第一译码单元处理后的码字，撷取码字的一第二部分码字，依据不同于第一译码规则的一第二译码规则译码第二部分码字，依据译码第二部分码字的一结果更正第一部分码字的一复验区段，以及将复验区段被更正后的第一部分码字传送至第一译码单元再次进行译码。对应于第一译码规则的多个陷阱集于复验区段中包括至少一个错误位。
本发明实施例是公开一种基于低密度奇偶校验码的编码方法，包括：通过一编码器接收一待编码信息；通过编码器依据一第一编码规则及待编码信息产生一第一部分码字，其中第一编码规则为用以产生低密度奇偶校验码的一编码规则；通过编码器依据不同于第一编码规则的一第二编码规则及第一部分码字中的一复验区段产生一第二部分码字；以及通过编码器合成第一部分码字及第二部分码字以产生一码字。对应于第一编码规则的多个陷阱集于复验区段中包括至少一个错误位。
本发明实施例是公开一种基于低密度奇偶校验码的译码方法，包括：通过一译码器接收一码字；通过译码器撷取码字的一第一部分码字，依据一第一译码规则译码第一部分码字，其中第一译码规则为用以译码低密度奇偶校验码的一译码规则；通过译码器判断是否成功译码；当判断译码失败，通过译码器撷取码字的一第二部分码字，依据一第二译码规则译码第二部分码字；通过译码器依据译码第二部分码字得到的一结果更正第一部分码字的一复验区段；以及通过译码器依据第一译码规则译码复验区段已被更正的第一部分码字。其中对应于第一译码规则的多个陷阱集于复验区段中包括至少一个错误位。
为了对本发明之上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1绘示依据本发明一实施例的基于低密度奇偶校验(Low-Density ParityCheck，LDPC)码的编码/译码系统的方块图。
图2绘示LDPC码的陷阱集(trapping set)的示意图。
图3绘示依据本发明一实施例的基于LDPC码的编码器的方块图。
图4绘示依据本发明一实施例的基于LDPC码的编码算法的流程图。
图5绘示依据本发明一实施例的基于LDPC码的译码器的方块图。
图6绘示依据本发明一实施例的基于LDPC码的译码算法的流程图。
【符号说明】
10：编码/译码系统
20：编码器
30：译码器
40：通道
201：第一编码单元
203：第二编码单元
205：合成单元
301：第一译码单元
303：第二译码单元
TP1～TP5：陷阱集
S401～S617：步骤
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
请参照图1，图1绘示依据本发明一实施例的基于低密度奇偶校验(Low-DensityParity Check，LDPC)码的编码/译码系统的方块图。编码/译码系统10包括一编码器20以及一译码器30。编码器20被配置为用以依据基于LDPC码的一编码算法将一待编码信息IF编码为一码字(codeword)，并通过通道40将码字传送至译码器30。译码器30被配置为用以依据基于LDPC码的一译码算法将码字译码为一译码后信息DeIF。编码器20、译码器30、编码算法及译码演算码将于下文中详述。
说明编码器20、译码器30及编码算法、译码演算码之前，于此将先针对LDPC码所面临的问题进行说明。请参照图2所示的LDPC码的陷阱集(trapping set)的示意图。基于一个特定LDPC编码规则产生的码字在通过通道传送的过程中以及译码器在接收时可能因各种原因产生错误位。有些包含有错误的码字(以下称之为错误图样)可通过译码器在迭代的过程中成功更正并解出正确的信息，而有些错误图样则因LDPC码机制的关系无法在迭代的过程中被更正使得正确的信息无法被解出。这些无法被更正的错误图样所形成的集合称之为该特定LDPC编码规则的陷阱集。亦即，在传统的LDPC码中，落在陷阱集内的错误图样无法通过LDPC译码器予以更正。这将导致当原始位错误率(raw bit error rate，RBER)很低时，传统的LDPC编码的错误更正能力难以进一步的提升。在图2的例子中，一个完成编码后得到的码字包括十个位。对应的陷阱集包括TP1～TP5，其中正确的位以白色的圆圈表示，错误的位以黑色的圆圈表示。
请参照图3，图3绘示依据本发明一实施例的基于LDPC码的编码器的方块图。编码器20包括一第一编码单元201、一第二编码单元203以及一合成单元205。
第一编码单元201被配置为用以接收待编码信息IF，并依据一第一编码规则以及待编码信息IF产生一第一部分码字CW1，其中第一编码规则是用以产生LDPC码的编码规则。换句话说，待编码信息IF经过第一编码单元201编码后产生的第一部分码字CW1是LDPC码字。需要注意的是，LDPC码的编码规则为本领域技术人员所熟知，于此不加以赘述。
第二编码单元203耦接至第一编码单元203，被配置为用以接收第一部分码字CW1，并依据一第二编码规则以及第一部分码字CW1中的一复验区段产生一第二部分码字CW2，其中第二编码规则不同于第一编码规则，例如第二编码规则可用以产生Bose–Chaudhuri–Hocquenghem码(BCH code)的编码规则。在其他实施例中，第二编码规则也可以是用以产生循环冗余校验码(Cyclic redundancy check，CRC)、校验和(check sum)、里德-索罗门码(Reed-solomon code，RS-code)及涡轮码(Turbo code)的编码规则。所谓「复验区段」指的是第一部分码字CW1的部分位所组成的区段，组成复验区段的位可以是连续的或是不连续的。复验区段是依据对应于第一编码规则的陷阱集来决定，且对应于第一编码规则的各个陷阱集于复验区段中包括至少一个错误位。复验区段的长度小于第一部分码字CW1的长度。
为了更清楚了解如何设定复验区段，将以图2的例子来进行说明。假设对应于第一编码规则的陷阱集为图2所示的陷阱集。在一实施例中，复验区段可设定为第一部分码字CW1的第八位至第十位，即连续的三个位。从图2的陷阱集中可看出，陷阱集TP1在复验区段中有一个错误位，陷阱集TP2在复验区段中有一个错误位，陷阱集TP3在复验区段中有一个错误位，陷阱集TP4在复验区段中有二个错误位，陷阱集TP5在复验区段中有一个错误位，即决定复验区段的条件有被满足。在另一实施例中，复验区段可设定为由第一部分码字CW1的第二位及第八位所组成，即不连续的二个位。从图2的陷阱集中可看出，陷阱集TP1在复验区段中有一个错误位，陷阱集TP2在复验区段中有一个错误位，陷阱集TP3在复验区段中有一个错误位，陷阱集TP4在复验区段中有一个错误位，陷阱集TP5在复验区段中有一个错误位，即决定复验区段的条件有被满足。
值得一提的是，编码设计者在决定第一编码规则之后，可以通过分析第一部分码字CW1可能出现的错误图样来得到对应于第一编码规则的陷阱集，再通过分析陷阱集来决定复验区段。因此，复验区段可以预先设定于第二编码单元203之中。
合成单元205耦接至第一编码单元201及第二编码单元203，被配置用以依据第一部分码字CW1及第二部分码字CW2产生一码字CW。在一实施例中，合成单元205可将第二部分码字CW2连接于第一部分码字CW1之后以产生码字CW。在另一实施例中，合成单元205可将第一部分码字CW1连接于第二部分码字CW2之后以产生码字CW。在又一实施例中，合成单元205可将第二部分码字CW2插入至第一部分码字CW1之中以产生码字CW。
请参照图4，图4绘示依据本发明一实施例的基于LDPC码的编码算法的流程图。图4将编码器20所使用的编码算法绘制成流程图以方便理解。
在步骤S401中，接收一待编码信息。
在步骤S403中，依据一第一编码规则将待编码信息编码为一第一部分码字，其中第一编码规则为LDPC码编码规则。
在步骤S405中，依据一第二编码规则将第一部分码字中的一复验区段编码为一第二部分码字，其中第二编码规则不同于第一编码规则。
在步骤S407中，合成第一部分码字与第二部分码字以产生一码字。
码字CW在经过通道40后由译码器30接收。以下将针对译码器30的细节进行说明。
译码器30包括第一译码单元301以及一第二译码单元303。第一译码单元301被配置用以撷取码字CW中的第一部分码字CW1，并依据对应于第一编码规则的一第一译码规则译码第一部分码字CW1。由于码字CW在经过通道40后可能因杂讯等因素造成部分位错误。当第一译码单元301无法成功译码第一部分码字CW1时，会判定译码失败。当第一译码单元301可成功译码第一部分码字CW1时，会判定译码成功，且经过译码的第一部分码字CW1会被当作译码后信息DeIF输出。在一实施例中，纵使判断译码失败，
第一译码单元301仍可以在译码的过程中更正第一部分码字CW1中部分的错误位，而剩余无法被更正的错误位形成的错误图样很可能落于陷阱集之中。在判定译码失败后，第一译码单元301会将包括有经过初步更正的第一部分码字CW1的码字CW传送至第二译码单元303。
第二译码单元303耦接至第一译码单元301，被配置用以接收来自第一译码单元301的包括有经过初步更正的第一部分码字CW1的码字CW，撷取码字CW中的第二部分码字CW2，并依据对应于第二编码规则的一第二译码规则译码第二部分码字CW2，以及依据译码第二部分码字CW2得到的一结果更正第一部分码字CW1的复验区段。当译码第二部分码字CW2时有发现复验区段存在错误位，则第二译码单元303可依据译码第二部分码字CW2所得到的结果针对确定复验区段中的错误位并进行更正。当译码第二部分码字CW2时未发现复验区段存在错误位，则第二译码单元303不更动复验区段。由于各个陷阱集在复验区段中包括至少一个错误位，故当经过初步更正的第一部分码字CW1的错误图样是落于陷阱集时，第二译码单元303可以更正复验区段中的错误位，使得经过第二译码单元303更正后的第一部分码字CW1的错误图样不再落于陷阱集。
经过第二译码单元303处理后的码字CW会被传送至第一译码单元301。第一译码单元301被配置用以撷取经过第二译码单元303处理后的码字CW中的第一部分码字CW1，并依据第一译码规则译码第一部分码字CW1。由于经过第二译码单元303处理后的第一部分码字CW1可能不再落于陷阱集中，第一译码单元301便有可能成功译码第一部分码字CW1，并将译码后的第一部分码字CW1作为译码后信息DeIF输出。倘若第一译码单元301仍无法成功译码第一部分码字CW1，则会判定译码确认失败并结束译码程序。需要注意的是，由于通过分析所得到的陷阱集不保证包括所有会造成第一译码单元301无法成功译码第一部分码字CW1的错误图样，故经过第二译码单元303处理后的第一部分码字CW1的错误图样可能是属于未被分析出的陷阱集而使得译码确认失败。即便如此，上述的编码器及译码器仍能够解决已分析出的陷阱集所造成第一部分码字CW1无法被成功译码的情况，使得错误被更正的几率提高。
请参照图6，图6绘示依据本发明一实施例的基于LDPC码的译码算法的流程图。图4将译码器30所使用的译码算法绘制成流程图以方便理解。
在步骤S601中，接收一码字。
在步骤S603中，撷取码字的一第一部分码字，依据一第一译码规则译码第一部分码字。
在步骤S605中，判断是否成功译码。若成功译码，进行步骤S607；若无法成功译码，进行步骤S609。
在步骤S607中，将译码后的第一部分码字作为译码后信息输出。
在步骤S609中，撷取码字的一第二部分码字，依据一第二译码规则译码第二部分码字。
在步骤S611中，依据译码第二部分码字得到的一结果更正第一部分码字的一复验区段。
在步骤S613中，依据第一译码规则译码复验区段已被更正的第一部分码字。
在步骤S615中，判断是否成功译码。若成功译码，进行步骤S617；若无法成功译码，结束本流程。
在步骤S617中，将译码后的第一部分码字作为译码后信息输出。
本发明通过编码器基于第一部分码字(LDPC码)的复验区段产生第二部分码字来为复验区段的正确性提供第二层的保护。当译码器的第一译码单元(用以译码LDPC码)无法成功译码第一部分码字时，译码器可通过第二译码单元基于第二部分码字来检验复验区段的正确性并更正复验区段的错误位。当复验区段的错误位被更正，第一译码单元便可能基于正确的复验区段连锁地将第一部份码字中的其他错误一并更正而成功译码。因此，本发明可在增加少量代价的情况下，有效降低陷阱集造成的译码失败，进而提高整体编码/译码系统的错误更正能力。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种基于低密度奇偶校验码的编码器，包括：
一第一编码单元，用以接收一待编码信息，并依据一第一编码规则及该待编码信息产生一第一部分码字，其中该第一编码规则是用以产生低密度奇偶校验码的一编码规则；
一第二编码单元，耦接至该第一编码单元，用以接收该第一部分码字，并依据不同于该第一编码规则的一第二编码规则及该第一部分码字的一复验区段产生一第二部分码字；以及
一合成单元，耦接至该第一编码单元及该第二编码单元，用以合成该第一部分码字及该第二部分码字以产生一码字，
其中对应于该第一编码规则的多个陷阱集于该复验区段中包括至少一个错误位。
2.根据权利要求1所述的编码器，其中第二编码规则是用以产生BCH码的一编码规则。
3.根据权利要求1所述的编码器，其中该复验区段包括该第一部分码字中连续的多个位。
4.根据权利要求1所述的编码器，其中该复验区段包括该第一部分码字中不连续的多个位。
5.根据权利要求1所述的编码器，其中该复验区段的长度小于该第一部分码字的长度。
6.一种基于低密度奇偶校验码的译码器，包括：
一第一译码单元，用以接收一码字，撷取该码字的一第一部份码字，并依据一第一译码规则译码该第一部分码字，以及判断译码该第一部份码字是否成功，其中该第一译码规则是用以译码低密度奇偶校验码的一译码规则；
一第二译码单元，耦接至该第一译码单元，用以当该第一译码单元判断译码该第一部分码字失败时，接收该第一译码单元处理后的该码字，撷取该码字的一第二部分码字，依据不同于该第一译码规则的一第二译码规则译码该第二部分码字，依据译码该第二部分码字的一结果更正该第一部分码字的一复验区段，以及将该复验区段被更正后的该第一部分码字传送至该第一译码单元再次进行译码，
其中对应于该第一译码规则的多个陷阱集于该复验区段中包括至少一个错误位。
7.根据权利要求6所述的译码器，其中第二编码规则是用以译码BCH码的一译码规则。
8.根据权利要求6所述的译码器，其中该复验区段包括该第一部分码字中连续的多个位。
9.根据权利要求6所述的译码器，其中该复验区段包括该第一部分码字中不连续的多个位。
10.根据权利要求6所述的译码器，其中该复验区段的长度小于该第一部分码字的长度。
11.一种基于低密度奇偶校验码的编码方法，包括：
通过一编码器接收一待编码信息；
通过该编码器依据一第一编码规则及该待编码信息产生一第一部分码字，其中该第一编码规则为用以产生低密度奇偶校验码的一编码规则；
通过该编码器依据不同于该第一编码规则的一第二编码规则及该第一部分码字中的一复验区段产生一第二部分码字；以及
通过该编码器合成该第一部分码字及该第二部分码字以产生一码字，
其中对应于该第一编码规则的多个陷阱集于该复验区段中包括至少一个错误位。
12.根据权利要求11所述的编码方法，其中第二编码规则是用以产生BCH码的一编码规则。
13.根据权利要求11所述的编码方法，其中该复验区段包括该第一部分码字中连续的多个位。
14.根据权利要求11所述的编码方法，其中该复验区段包括该第一部分码字中不连续的多个位。
15.根据权利要求11所述的编码方法，其中该复验区段的长度小于该第一部分码字的长度。
16.一种基于低密度奇偶校验码的译码方法，包括：
通过一译码器接收一码字；
通过该译码器撷取该码字的一第一部分码字，依据一第一译码规则译码第一部分码字，其中该第一译码规则为用以译码低密度奇偶校验码的一译码规则；
通过该译码器判断是否成功译码；
当判断译码失败，通过该译码器撷取该码字的一第二部分码字，依据一第二译码规则译码该第二部分码字；
通过该译码器依据译码该第二部分码字得到的一结果更正该第一部分码字的一复验区段；以及
通过该译码器依据该第一译码规则译码该复验区段已被更正的该第一部分码字，
其中对应于该第一译码规则的多个陷阱集于该复验区段中包括至少一个错误位。
17.根据权利要求16所述的译码方法，其中第二编码规则是用以译码BCH码的一译码规则。
18.根据权利要求16所述的译码方法，其中该复验区段包括该第一部分码字中连续的多个位。
19.根据权利要求16所述的译码方法，其中该复验区段包括该第一部分码字中不连续的多个位。
20.根据权利要求16所述的译码方法，其中该复验区段的长度小于该第一部分码字的长度。
CN201911015545.9A 2019-10-21 2019-10-24 编码器、译码器、编码方法及译码方法 Pending CN112769436A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/658,191 US11050440B2 (en) 2019-10-21 2019-10-21 Encoder, decoder, encoding method and decoding method based on low-density parity-check code
US16/658,191 2019-10-21

Publications (1)

Publication Number Publication Date
CN112769436A true CN112769436A (zh) 2021-05-07

Family

ID=75492301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911015545.9A Pending CN112769436A (zh) 2019-10-21 2019-10-24 编码器、译码器、编码方法及译码方法

Country Status (2)

Country Link
US (1) US11050440B2 (zh)
CN (1) CN112769436A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110087155A (zh) * 2018-01-25 2019-08-02 中兴通讯股份有限公司 Pon中的编码控制方法、装置、通信设备及存储介质
KR102656165B1 (ko) * 2018-04-09 2024-04-08 구글 엘엘씨 5g nr 업 링크 멀티플렉싱 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9501352B2 (en) * 2014-03-05 2016-11-22 Kabushiki Kaisha Toshiba Memory device
US10090860B2 (en) * 2016-01-22 2018-10-02 Toshiba Memory Corporation Memory system using integrated parallel interleaved concatenation
US20170249210A1 (en) * 2016-02-29 2017-08-31 Kabushiki Kaisha Toshiba Memory device and memory system
KR20190052754A (ko) * 2017-11-09 2019-05-17 삼성전자주식회사 적응적 온-다이 에러 체크 및 정정을 위한 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
EP3700094B1 (en) * 2017-11-27 2024-04-17 Mitsubishi Electric Corporation Error correction device and optical transmission/reception device

Also Published As

Publication number Publication date
US11050440B2 (en) 2021-06-29
US20210119645A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US7418644B2 (en) System for error correction coding and decoding
US7146553B2 (en) Error correction improvement for concatenated codes
JP3686085B2 (ja) 重要度の低い記号を破壊することにより不平等なエラー保護を行うコード化システムおよび方法
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
US11201695B2 (en) Forward error correction with compression coding
US20080155372A1 (en) Methods and apparatus for improving error indication performance in systems with low-density parity check codes
US6044482A (en) Digital transmission system for encoding and decoding attribute data into error checking symbols of main data
CN1192536C (zh) 在数据帧形式的数据传输中降低帧差错率的方法
US10090865B2 (en) Performance optimization in soft decoding of error correcting codes
WO1997014225A9 (en) A coding system and method providing unequal error protection by puncturing less significant symbols
US7480852B2 (en) Method and system for improving decoding efficiency in wireless receivers
WO2008045292A2 (en) Error correction decoding methods and apparatus
CN1756090B (zh) 信道编码装置和方法
CN112769436A (zh) 编码器、译码器、编码方法及译码方法
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
US10326477B2 (en) Techniques for miscorrection detection for constituent codewords in product codes
WO2011000176A1 (zh) 错误修正码的编码及解码方法以及编码解码器
US10396826B2 (en) Software defined network with selectable low latency or high throughput mode
JP2012170062A (ja) 通信システムにおいてデータパケット内の検出不可能な誤りを最小にする方法
US5809042A (en) Interleave type error correction method and apparatus
TWI702802B (zh) 基於低密度奇偶檢查碼的編碼器、解碼器、編碼方法及解碼方法
US7313748B2 (en) FEC decoder and method
US7096414B2 (en) In-line wire error correction
US11483012B2 (en) Decoding system and method for low latency bit-flipping successive cancellation decoding for polar codes
JPH05235906A (ja) 多元符号の復号装置及びこれを用いた誤り訂正・検出方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination