CN112768462A - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN112768462A
CN112768462A CN202110132823.XA CN202110132823A CN112768462A CN 112768462 A CN112768462 A CN 112768462A CN 202110132823 A CN202110132823 A CN 202110132823A CN 112768462 A CN112768462 A CN 112768462A
Authority
CN
China
Prior art keywords
layer
substrate
insulating layer
contact
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110132823.XA
Other languages
English (en)
Other versions
CN112768462B (zh
Inventor
王溢欢
肖亮
张明康
李倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110132823.XA priority Critical patent/CN112768462B/zh
Priority to CN202211542608.8A priority patent/CN116193858A/zh
Publication of CN112768462A publication Critical patent/CN112768462A/zh
Application granted granted Critical
Publication of CN112768462B publication Critical patent/CN112768462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种三维存储器及其制备方法。三维存储器的制备方法包括：提供晶圆结构，所述晶圆结构包括存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；在所述第一绝缘层与所述第一衬底内形成接触孔，所述接触孔露出所述功能层；在所述接触孔内形成所述第一触点，所述第一触点与所述功能层平齐。本申请的三维存储器结构平整，三维存储器的良率较高。

Description

三维存储器及其制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法。
背景技术
三维存储器的存储单元阵列由于第一触点延伸在功能层之内，在功能层对应第一触点的位置形成过孔后，第一触点凸出在过孔内，在过孔内形成后续结构时，通常在后续结构对应第一触点的位置形成凸起，最终形成的三维存储器结构不平整，影响三维存储器的良率。
发明内容
本发明的目的在于提供一种三维存储器及其制备方法，以解决三维存储器结构不平整，影响三维存储器的良率的技术问题。
本发明提供一种三维存储器的制备方法，包括：提供晶圆结构，所述晶圆结构包括存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；在所述第一绝缘层与所述第一衬底内形成接触孔，所述接触孔露出所述功能层；在所述接触孔内形成所述第一触点，所述第一触点与所述功能层平齐。
其中，所述功能层包括第一钝化层，所述第一钝化层层叠在所述第一衬底上，“在所述第一绝缘层与所述第一衬底内形成接触孔”包括：选择性刻蚀所述第一衬底与所述第一绝缘层，以使得所述接触孔在贯穿所述第一绝缘层与所述第一衬底后，停止在所述第一钝化层表面。
其中，在形成所述功能层之后，所述制备方法还包括：在所述功能层上形成第一过孔和第二过孔，所述第一过孔露出所述第一触点，所述第二过孔露出所述第一衬底。
其中，所述功能层还包括第二绝缘层，所述第二绝缘层形成在所述第一钝化层上，所述第二绝缘层背离所述第一钝化层的表面上层叠有第二衬底；“在所述功能层上形成第一过孔和第二过孔”包括：从所述第二衬底背离所述第二绝缘层的表面去除部分所述第二衬底以形成参考衬底，其中，所述参考衬底的厚度小于所述第二衬底的厚度；去除所述参考衬底；在所述第二绝缘层与所述第一钝化层上形成所述第一过孔和所述第二过孔。
其中，在形成所述第一过孔和所述第二过孔之后，所述制备方法还包括：在所述第一过孔内形成第一连接结构，以及在所述第二过孔内形成第二连接结构，其中，所述第一连接结构连接所述第一触点，所述第二连接结构连接所述第一衬底。
其中，在形成所述第一连接结构与所述第二连接结构之后，所述制备方法还包括：在所述第一连接结构、所述第二连接结构以及所述第二绝缘层上依次形成平坦层、第二钝化层以及保护层，其中，所述平坦层、第二钝化层以及保护层上形成有第一通孔和第二通孔，所述第一通孔露出所述第一连接结构，所述第二通孔露出所述第二连接结构。
其中，所述存储单元阵列还包括多个栅极层与多个沟道结构，多个所述栅极层间隔位于所述第一绝缘层之内，且多个所述栅极层形成台阶状；每个所述沟道结构均贯穿多个所述栅极层；所述存储单元阵列还包括第一键合层，所述第一键合层设于所述第一绝缘层上，所述第一绝缘层内还设有多个第一布线、多个第二触点，多个所述第二触点各连接一个所述栅极层后连接在一个所述第一布线上，多个所述沟道结构连接在一个所述第一布线上，每个所述第一触点连接在一个所述第一布线上；所述晶圆结构还包括外围电路，所述外围电路包括第三衬底、设于所述第三衬底上的外围互连层与设于所述外围互连层上的第二键合层，所述外围互连层内设有多个间隔设置的第二布线；所述第一键合层与所述第二绝缘层键合连接，多个所述第一布线与多个所述第二布线对应连接。
其中，所述第一触点的材质为钨，所述第一连接结构和所述第二连接结构的材质均为铝；所述第一钝化层和所述第二钝化层的材质均为氮化硅；所述第一衬底的材质为非晶硅；所述第一绝缘层和所述第二绝缘层的材质为均二氧化硅；所述平坦层的材质为二氧化硅。
本发明提供一种三维存储器，所述三维存储器由上述的制备方法制备形成。
本发明提供一种三维存储器，包括：存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；第一触点，所述第一触点形成在所述第一绝缘层与所述第一衬底内，且所述第一触点与所述功能层平齐。
其中，所述功能层包括第一钝化层，所述第一钝化层层叠在所述第一衬底上，所述第一触点与所述第一钝化层平齐。
其中，所述功能层还包括第二绝缘层，所述第二绝缘层形成在所述第一钝化层上，在所述第二绝缘层与所述第一钝化层上形成有第一过孔和第二过孔，所述第一过孔内形成第一连接结构，所述第二过孔内形成有第二连接结构，所述第一连接结构与所述第一触点连接，所述第二连接结构与所述第一衬底连接。
其中，所述存储单元阵列还包括：平坦层、第二钝化层以及保护层，所述平坦层、所述第二钝化层以及所述保护层依次形成在所述第二绝缘层、所述第一连接结构以及所述第二连接结构上，其中，所述平坦层、第二钝化层以及保护层上形成有第一通孔和第二通孔，所述第一通孔露出所述第一连接结构，所述第二通孔露出所述第二连接结构。
综上所述，本申请通过设置第一触点与功能层平齐，在功能层对应第一触点的位置形成过孔时，第一触点不会延伸在过孔内，在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图3为传统的制备方法制备三维存储器的结构示意图。
图4是本发明实施例提供的三维存储器的制备方法的流程示意图。
图5是图4中的晶圆结构的结构示意图。
图6是对图4中的第二衬底进行减薄以得到参考衬底的结构示意图。
图7是去除图6中的参考衬底的结构示意图。
图8是在图7中的功能层中形成第一通孔和第二通孔的结构示意图。
图9是在图8中的第一通孔内形成第一连接结构与在第二通孔内形成第二连接结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器的制备方法。
请参阅图1-图3，传统的三维存储器的制备方法通常包括：提供晶圆结构，晶圆结构包括存储单元阵列10，存储单元阵列10包括第一衬底101、第一绝缘层102以及功能层20，第一衬底101包括第一表面101a以及与第一表面101a相对设置的第二表面101b，第一绝缘层102形成在第一表面101a上，功能层20形成在第二表面101b上，功能层20上层叠有第二衬底90(图1)；在第一绝缘层102与第一衬底101内形成接触孔30，在接触孔30内形成第一触点40。然而由于第一衬底101、功能层20以及第二衬底90的刻蚀性能比较接近，刻蚀形成的接触孔30通常延伸到第二衬底90内，在接触孔30内形成第一触点40后，第一触点40也延伸在第二衬底90之内，在去除功能层20之后，第一触点40凸出在功能层20外(图2)，当然，在功能层20对应第一触点40的位置形成过孔时，第一触点40也凸出在过孔内，在过孔内形成后续结构时，通常在后续结构对应第一触点40的位置形成凸起C(图3)，最终形成的三维存储器结构不平整，影响三维存储器的良率。
为了解决上述技术问题，本发明提供三维存储器的制备方法。请参阅图4，图4为本发明提供的一种三维存储器的制备方法。本申请通过设置第一触点40与功能层20平齐，在功能层20对应第一触点40的位置形成过孔时，第一触点40不会延伸在过孔内，在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。
三维存储器的制备方法在图4中示出。如图4所示，该方法可以大致概括为如下过程：提供晶圆结构(S1)，在第一绝缘层102与第一衬底101内形成接触孔30(S2)，在接触孔30内形成第一触点40(S3)。以下将分别描述。
请参阅图4，该方法首先执行S1-S3的操作：
S1，请参阅图5，提供晶圆结构，晶圆结构包括存储单元阵列10，存储单元阵列10包括第一衬底101、第一绝缘层102以及功能层20，第一衬底101包括第一表面101a以及与第一表面101a相对设置的第二表面101b，第一绝缘层102形成在第一表面101a上，功能层20形成在第二表面101b上。
S2，在第一绝缘层102与第一衬底101内形成接触孔30，接触孔30露出功能层20。本步骤中，接触孔30贯穿第一衬底101后，不向功能层20延伸。也就是说，接触孔30仅贯穿第一绝缘层102与第一衬底101。
S3，在接触孔30内形成第一触点40，其中，第一触点40与功能层20平齐。可以理解的是，第一触点40的表面与功能层20的表面共面，第一触点40不延伸入功能层20内。第一触点40的材质通常为钨(W)。
可以理解的是，第一衬底101包括衬底本体105与设于衬底本体105内的绝缘体106，接触孔30贯穿绝缘体106。绝缘体106的形成方法可以为：在衬底本体105上形成绝缘孔，在绝缘孔内填充绝缘材料以形成绝缘体106。第一触点40与衬底本体105绝缘。绝缘体106的材质可以为二氧化硅(SiO2)。衬底本体105的材质例如为非晶硅(a-Si)，当然还可以为其他含硅的衬底本体105，例如绝缘体106上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底本体105内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。第一绝缘层102的材质通常为二氧化硅(SiO2)。
本申请中，通过设置第一触点40与功能层20平齐，在功能层20对应第一触点40的位置形成过孔时，第一触点40不会延伸在过孔内，在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。
如图5所示，可以理解的是，存储单元阵列10具有台阶区域A以及与台阶区域A连接的边缘区域B。
存储单元阵列10还包括多个栅极层103与多个沟道结构107，多个栅极层103间隔位于第一绝缘层102之内，且多个栅极层103形成台阶状；每个沟道结构107均贯穿多个栅极层103；多个栅极层103位于台阶区域A，第一触点40位于边缘区域B。可以理解的是，在台阶区域A设有贯穿多个栅极层103与第一绝缘层102的多个沟道孔，每个沟道孔内设有一个沟道结构107，沟道结构107包括电荷存储层与沟道层，电荷存储层包括沿沟道孔的侧壁向孔中心的阻挡绝缘层、电荷捕获层和隧穿绝缘层。阻挡绝缘层和隧穿绝缘层的示例性材料为氧化硅，电荷捕获层的示例性材料为氮化硅，电荷存储层形成了氧化硅-氮化硅-氧化硅(ONO)的叠层结构。沟道层的示例性材料为硅(Si)。阻挡绝缘层、电荷捕获层以及隧穿绝缘层可以选择其他材料，在此不做限定。
存储单元阵列10还包括第一键合层108，第一键合层108设于第一绝缘层102上，第一绝缘层102内还设有多个第一布线50、多个第二触点104，多个第二触点104各连接一个栅极层103后连接在一个第一布线50上，多个沟道结构107连接在一个第一布线50上，每个第一触点40连接在一个第一布线50上。
晶圆结构还包括外围电路60，外围电路60包括第三衬底601、设于第三衬底601上的外围互连层602与设于外围互连层602上的第二键合层603，外围互连层602内设有多个间隔设置的第二布线604；第一键合层108与第二键合层108键合连接，多个第一布线50与多个第二布线604对应连接。第三衬底601的材质通常为硅(Si)。
可以理解的是，通过第一键合层108与第二键合层603的键合，使得存储单元阵列10与外围电路60连接形成晶圆结构。第一布线50与对应的第二布线604的连接使得晶圆结构的内部形成通路结构。图5中，第一触点40为两个，两个第一触点40分别连接在位于左侧的一个第一布线50上，栅极层103为五层，第二触点104为五个，五个第二触点104各连接一个栅极层103后连接在一个第一布线50上，如图5中位于中间的第一布线50，沟道结构107为两个，两个沟道结构107连接在位于右侧的第一布线50上。可选地，可以在第一绝缘层102内设置内部焊盘70与导电通道80，第一触点40、第二触点104以及沟道结构107可以各连接在一个内部焊盘70上，导电通道80连接内部焊盘70与第一布线50。即第一触点40、第二触点104以及沟道结构107可以通过内部焊盘70与导电通道80连接在第一布线50上。
可以理解的是，第一键合层108内设有第一互连通道，第二键合层603内设有第二互连通道，第一键合层108与第二键合层603键合时，第一互连通道和第二互连通道对应连接，以使得多个第一布线50与多个第二布线604对应连接。
在一个具体的实施例中，功能层20包括第一钝化层201，第一钝化层201层叠在第一衬底101上，“在第一绝缘层102与第一衬底101内形成接触孔30”包括：
选择性刻蚀第一衬底101与第一绝缘层102，以使得接触孔30在贯穿第一绝缘层102与第一衬底101后，停止在第一钝化层201表面。可以理解的是，第一钝化层201与第一衬底101的材质性能不同，以使得接触孔30在贯穿第一衬底101后，停止延伸，不刻蚀第一钝化层201。第一绝缘层102和第一衬底101的刻蚀工艺可以为各向异性的干法刻蚀工艺，可以采用选择性的刻蚀剂，如刻蚀气体，刻蚀气体例如为SF6、NF3、COS、Cl2、HBr、以及碳氟比较小的氟代烃(CF4、CHF3)等；当然，本申请还可以采用高碳/氟比气体(C/F ratio)和/或碳氢气体(CHx)对第一衬底101和第一绝缘层102进行刻蚀，以避免刻蚀气体对第一钝化层201进行刻蚀。第一衬底101与第一钝化层201的刻蚀比可以大于5，如刻蚀比可以为6、10、15、100、1000等，本申请不具体限定第一衬底101与第一钝化层201的刻蚀比，只要刻蚀气体在刻蚀第一衬底101之后，不刻蚀或者基本不刻蚀第一钝化层201即可。本申请中，由于接触孔30不向第一钝化层201内延伸，则第一触点40也不会延伸在第一钝化层201内，即第一钝化层201内完全没有第一触点40，第一钝化层201与第一触点40平齐。在功能层20对应衬底触电的位置形成过孔时，第一触点40不会延伸在过孔内，过孔内没有第一触点40，后续在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。第一钝化层201的材质可以为氮化硅(SiN)。
在一个具体的实施例中，在形成功能层20之后，制备方法还包括：
请参阅图8，在功能层20上形成第一过孔20a和第二过孔20b，第一过孔20a露出第一触点40，第二过孔20b露出第一衬底101。可以理解的是，由于第一触点40没有延伸在功能层20内，在功能层20上形成第一过孔20a之后，第一触点40不会延伸在第一过孔20a之内，第一触点40与第一过孔20a的底壁平齐。在第一过孔20a内形成后续结构时，后续结构可以平整容置在第一过孔20a内。第二过孔20b用于露出第一衬底101，第二过孔20b内用于形成将第一衬底101引出的后续结构，在第二过孔20b内形成后续结构时，后续结构也可以平整容置在第二过孔20b内。
请参阅图6-图7，在一个具体的实施例中，功能层20还包括第二绝缘层202，第二绝缘层202形成在第一钝化层201上，第二绝缘层202背离第一钝化层201的表面上层叠有第二衬底90；
“在功能层20上形成第一过孔20a和第二过孔20b”包括：
请参阅图6，从第二衬底90背离第二绝缘层202的表面去除部分第二衬底90以形成参考衬底110，其中，参考衬底110的厚度小于第二衬底90的厚度；
请参阅的图7，去除参考衬底110；
在第二绝缘层202与第一钝化层201上形成第一过孔20a和第二过孔20b。
可以理解的是，存储单元阵列10的形成方法通常为：在第二衬底90上形成存储单元阵列10的层结构，然后再去除第二衬底90。本申请首先从第二衬底90背离第二绝缘层202的表面去除部分第二衬底90，即从第二衬底90背离第二绝缘层202的表面对第二衬底90进行减薄，对第二衬底90进行减薄的方法可以为化学机械研磨。由于第二衬底90较厚，去除部分第二衬底90的过程可以为快速研磨、粗研磨，即从第二衬底90到参考衬底110的过程为快速研磨，以加快第二衬底90的减薄速度，节约时间；在形成参考衬底110之后，去除参考衬底110的方法也可以为化学机械研磨，去除参考衬底110的过程为可以慢速研磨、精细化研磨，进而可以将参考衬底110研磨到所需要的厚度，且避免研磨到第二绝缘层202。本实施例中，参考衬底110全部研磨掉，且不会研磨到第二绝缘层202。第一过孔20a可以为多个，第二过孔20b也可以为多个，第一过孔20a和第二过孔20b的数量均可以按照实际的需求设置。第二衬底90的材质通常为硅(Si)。第二绝缘层202的材质可以为二氧化硅(SiO2)。
在一个具体的实施例中，在形成第一过孔20a和第二过孔20b之后，制备方法还包括：
请参阅图9，在第一过孔20a内形成第一连接结构120，以及在第二过孔20b内形成第二连接结构130，其中，第一连接结构120连接第一触点40，第二连接结构130连接第一衬底101。可以理解的是，第一连接结构120用于将第一触点40引出，第二连接结构130用于将第一衬底101引出。上文中的后续结构可以为此处的第一连接结构120和第二连接结构130。第一连接结构120可以平整地形成在第一过孔20a内，第二连接结构130可以平整地形成在第二过孔20b内。
在一个具体的实施例中，在形成第一连接结构120与第二连接结构130之后，制备方法还包括：
在第一连接结构120、第二连接结构130以及第二绝缘层202上依次形成平坦层140、第二钝化层150以及保护层160，其中，平坦层140、第二钝化层150以及保护层160上形成有第一通孔170和第二通孔180，第一通孔170露出第一连接结构120，第二通孔180露出第二连接结构130。可以理解的是，第一通孔170用于导通第一连接结构120与外界，第二通孔180用于导通第二连接结构130与外界。从而，当第一连接结构120平整地形成在第一过孔20a内时，最终形成的三维存储器结构平整，三维存储器的良率较好。平坦层140的材质为二氧化硅(SiO2)。第一连接结构120和第二连接结构130的材质均为铝(Al)；第二钝化层150的材质可以为氮化硅(SiN)。保护层的材质为聚酰胺(polyamide)。
请参阅图9，除了上述三维存储器的制备方法，本发明实施例还提供了一种三维存储器。本发明实施例的三维存储器及三维存储器的制备方法都可以实现本发明的优点，二者可以一起使用，当然也可以单独使用，本发明对此没有特别限制。在一种具体的实施例中，三维存储器由上述的三维存储器的制备方法制备形成。
请参阅图9，本发明提供一种三维存储器，包括：
存储单元阵列10，存储单元阵列10包括第一衬底101、第一绝缘层102以及功能层20，第一衬底101包括第一表面101a以及与第一表面101a相对设置的第二表面101b，第一绝缘层102形成在第一表面101a上，功能层20形成在第二表面101b上；
第一触点40，第一触点40形成在第一绝缘层102与第一衬底101内，且第一触点40与功能层20平齐。
本申请中，第一触点40与功能层20平齐，在功能层20对应第一触点40的位置形成过孔时，第一触点40不会延伸在过孔内，在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。
在一个具体的实施例中，功能层20包括第一钝化层201，第一钝化层201层叠在第一衬底101上，第一触点40与第一钝化层201平齐。本申请中，由于接触孔30不向第一钝化层201内延伸，则第一触点40也不会延伸在第一钝化层201内，即第一钝化层201内完全没有第一触点40，第一钝化层201与第一触点40平齐。在功能层20对应衬底触电的位置形成过孔时，第一触点40不会延伸在过孔内，过孔内没有第一触点40，后续在过孔内形成后续结构时，后续结构也是平整的，三维存储器结构平整，三维存储器的良率较好。第一钝化层201的材质可以为氮化硅(SiN)。
在一个具体的实施例中，功能层20还包括第二绝缘层202，第二绝缘层202形成在第一钝化层201上，在第二绝缘层202与第一钝化层201上形成有第一过孔20a和第二过孔20b，第一过孔20a内形成第一连接结构120，第二过孔20b内形成有第二连接结构130，第一连接结构120与第一触点40连接，第二连接结构130与第一衬底101连接。本申请中，第一连接结构120可以平整地形成在第一过孔20a内，第二连接结构130可以平整地形成在第二过孔20b内，三维存储器结构平整，三维存储器的良率较好。
在一个具体的实施例中，存储单元阵列10还包括：平坦层140、第二钝化层150以及保护层160，平坦层140、第二钝化层150以及保护层160依次形成在第二绝缘层202、第一连接结构120以及第二连接结构130上，其中，平坦层140、第二钝化层150以及保护层160上形成有第一通孔170和第二通孔180，第一通孔170露出第一连接结构120，第二通孔180露出第二连接结构130。本申请中，第一通孔170用于导通第一连接结构120与外界，第二通孔180用于导通第二连接结构130与外界。
存储单元阵列10还包括第一键合层108，第一键合层108设于第一绝缘层102上，第一绝缘层102内还设有多个第一布线50、多个第二触点104，多个第二触点104各连接一个栅极层103后连接在一个第一布线50上，多个沟道结构107连接在一个第一布线50上，每个第一触点40连接在一个第一布线50上。
三维存储器还包括外围电路60，外围电路60包括第三衬底601、设于第三衬底601上的外围互连层602与设于外围互连层602上的第二键合层603，外围互连层602内设有多个间隔设置的第二布线604；第一键合层108与第二键合层108键合连接，多个第一布线50与多个第二布线604对应连接。第三衬底601的材质通常为硅(Si)。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (13)

1.一种三维存储器的制备方法，其特征在于，包括：
提供晶圆结构，所述晶圆结构包括存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；
在所述第一绝缘层与所述第一衬底内形成接触孔，所述接触孔露出所述功能层；
在所述接触孔内形成所述第一触点，所述第一触点与所述功能层平齐。
2.根据权利要求1所述的制备方法，其特征在于，所述功能层包括第一钝化层，所述第一钝化层层叠在所述第一衬底上，“在所述第一绝缘层与所述第一衬底内形成接触孔”包括：
选择性刻蚀所述第一衬底与所述第一绝缘层，以使得所述接触孔在贯穿所述第一绝缘层与所述第一衬底后，停止在所述第一钝化层表面。
3.根据权利要求2所述的制备方法，其特征在于，在形成所述功能层之后，所述制备方法还包括：
在所述功能层上形成第一过孔和第二过孔，所述第一过孔露出所述第一触点，所述第二过孔露出所述第一衬底。
4.根据权利要求3所述的制备方法，其特征在于，所述功能层还包括第二绝缘层，所述第二绝缘层形成在所述第一钝化层上，所述第二绝缘层背离所述第一钝化层的表面上层叠有第二衬底；
“在所述功能层上形成第一过孔和第二过孔”包括：
从所述第二衬底背离所述第二绝缘层的表面去除部分所述第二衬底以形成参考衬底，其中，所述参考衬底的厚度小于所述第二衬底的厚度；
去除所述参考衬底；
在所述第二绝缘层与所述第一钝化层上形成所述第一过孔和所述第二过孔。
5.根据权利要求3所述的制备方法，其特征在于，在形成所述第一过孔和所述第二过孔之后，所述制备方法还包括：
在所述第一过孔内形成第一连接结构，以及在所述第二过孔内形成第二连接结构，其中，所述第一连接结构连接所述第一触点，所述第二连接结构连接所述第一衬底。
6.根据权利要求5所述的制备方法，其特征在于，在形成所述第一连接结构与所述第二连接结构之后，所述制备方法还包括：
在所述第一连接结构、所述第二连接结构以及所述第二绝缘层上依次形成平坦层、第二钝化层以及保护层，其中，所述平坦层、第二钝化层以及保护层上形成有第一通孔和第二通孔，所述第一通孔露出所述第一连接结构，所述第二通孔露出所述第二连接结构。
7.根据权利要求6所述的制备方法，其特征在于，所述存储单元阵列还包括多个栅极层与多个沟道结构，多个所述栅极层间隔位于所述第一绝缘层之内，且多个所述栅极层形成台阶状；每个所述沟道结构均贯穿多个所述栅极层；
所述存储单元阵列还包括第一键合层，所述第一键合层设于所述第一绝缘层上，所述第一绝缘层内还设有多个第一布线、多个第二触点，多个所述第二触点各连接一个所述栅极层后连接在一个所述第一布线上，多个所述沟道结构连接在一个所述第一布线上，每个所述第一触点连接在一个所述第一布线上；
所述晶圆结构还包括外围电路，所述外围电路包括第三衬底、设于所述第三衬底上的外围互连层与设于所述外围互连层上的第二键合层，所述外围互连层内设有多个间隔设置的第二布线；所述第一键合层与所述第二绝缘层键合连接，多个所述第一布线与多个所述第二布线对应连接。
8.根据权利要求6所述的制备方法，其特征在于，所述第一触点的材质为钨，所述第一连接结构和所述第二连接结构的材质均为铝；所述第一钝化层和所述第二钝化层的材质均为氮化硅；所述第一衬底的材质为非晶硅；所述第一绝缘层和所述第二绝缘层的材质为均二氧化硅；所述平坦层的材质为二氧化硅。
9.一种三维存储器，其特征在于，所述三维存储器由权利要求1-8任一项所述的制备方法制备形成。
10.一种三维存储器，其特征在于，包括：
存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；
第一触点，所述第一触点形成在所述第一绝缘层与所述第一衬底内，且所述第一触点与所述功能层平齐。
11.根据权利要求10所述的三维存储器，其特征在于，所述功能层包括第一钝化层，所述第一钝化层层叠在所述第一衬底上，所述第一触点与所述第一钝化层平齐。
12.根据权利要求11所述的三维存储器，其特征在于，所述功能层还包括第二绝缘层，所述第二绝缘层形成在所述第一钝化层上，在所述第二绝缘层与所述第一钝化层上形成有第一过孔和第二过孔，所述第一过孔内形成第一连接结构，所述第二过孔内形成有第二连接结构，所述第一连接结构与所述第一触点连接，所述第二连接结构与所述第一衬底连接。
13.根据权利要求12所述的三维存储器，其特征在于，所述存储单元阵列还包括：平坦层、第二钝化层以及保护层，所述平坦层、所述第二钝化层以及所述保护层依次形成在所述第二绝缘层、所述第一连接结构以及所述第二连接结构上，其中，所述平坦层、第二钝化层以及保护层上形成有第一通孔和第二通孔，所述第一通孔露出所述第一连接结构，所述第二通孔露出所述第二连接结构。
CN202110132823.XA 2021-01-29 2021-01-29 三维存储器及其制备方法 Active CN112768462B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110132823.XA CN112768462B (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法
CN202211542608.8A CN116193858A (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110132823.XA CN112768462B (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211542608.8A Division CN116193858A (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112768462A true CN112768462A (zh) 2021-05-07
CN112768462B CN112768462B (zh) 2022-12-20

Family

ID=75704366

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211542608.8A Pending CN116193858A (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法
CN202110132823.XA Active CN112768462B (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211542608.8A Pending CN116193858A (zh) 2021-01-29 2021-01-29 三维存储器及其制备方法

Country Status (1)

Country Link
CN (2) CN116193858A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410252A (zh) * 2021-05-27 2021-09-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN113410253A (zh) * 2021-05-27 2021-09-17 长江存储科技有限责任公司 三维存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326557A (zh) * 2018-09-28 2019-02-12 长江存储科技有限责任公司 三维存储器结构及制造方法
US20190067310A1 (en) * 2017-08-28 2019-02-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
CN111326499A (zh) * 2020-02-27 2020-06-23 长江存储科技有限责任公司 半导体结构及其制备方法
CN111370411A (zh) * 2020-03-12 2020-07-03 长江存储科技有限责任公司 三维存储器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067310A1 (en) * 2017-08-28 2019-02-28 Toshiba Memory Corporation Method for manufacturing semiconductor device and semiconductor device
CN109326557A (zh) * 2018-09-28 2019-02-12 长江存储科技有限责任公司 三维存储器结构及制造方法
CN111326499A (zh) * 2020-02-27 2020-06-23 长江存储科技有限责任公司 半导体结构及其制备方法
CN111370411A (zh) * 2020-03-12 2020-07-03 长江存储科技有限责任公司 三维存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410252A (zh) * 2021-05-27 2021-09-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN113410253A (zh) * 2021-05-27 2021-09-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN113410252B (zh) * 2021-05-27 2022-03-25 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
CN116193858A (zh) 2023-05-30
CN112768462B (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
CN109417073B (zh) 使用梳状路由结构以减少金属线装载的存储器件
US11600636B2 (en) Stacked connections in 3D memory and methods of making the same
US10916468B2 (en) Semiconductor device with buried local interconnects
US6649959B2 (en) Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
CN112768462B (zh) 三维存储器及其制备方法
CN113517233B (zh) 半导体结构及其制备方法
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
US20210020498A1 (en) Method For Manufacturing Semiconductor Device
US10840125B2 (en) Memory structure and method for forming the same
CN111816605A (zh) 半导体元件及其制作方法
CN112185969B (zh) 三维存储器结构及其制备方法
US20040079984A1 (en) Polysilicon self-aligned contact and a polysilicon common source line and method of forming the same
CN114361175A (zh) 一种三维存储器件及其制造方法
CN113410253B (zh) 三维存储器及其制备方法
CN113410252B (zh) 三维存储器及其制备方法
US20230056408A1 (en) Semiconductor device and method of fabricating the same
KR100214530B1 (ko) 트렌치 소자격리구조 형성방법
JP2000031489A (ja) 半導体装置の製造方法
JP2000340647A (ja) 基板の素子分離方法、半導体装置の製造方法及び半導体装置
KR20030058634A (ko) 반도체소자의 제조방법
CN111357110A (zh) 用于在三维存储器件中形成沟道结构的方法
JP2000269322A (ja) 半導体装置及びその製造方法
CN113889484A (zh) 三维存储器及其制备方法
CN117594440A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant