CN112749106A - 一种基于fpga的中断管理方法 - Google Patents

一种基于fpga的中断管理方法 Download PDF

Info

Publication number
CN112749106A
CN112749106A CN201911038329.6A CN201911038329A CN112749106A CN 112749106 A CN112749106 A CN 112749106A CN 201911038329 A CN201911038329 A CN 201911038329A CN 112749106 A CN112749106 A CN 112749106A
Authority
CN
China
Prior art keywords
interrupt
fifo
fpga
cpu
empty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911038329.6A
Other languages
English (en)
Inventor
刘升
王一凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN KEYWAY TECHNOLOGY CO LTD
Original Assignee
XI'AN KEYWAY TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN KEYWAY TECHNOLOGY CO LTD filed Critical XI'AN KEYWAY TECHNOLOGY CO LTD
Priority to CN201911038329.6A priority Critical patent/CN112749106A/zh
Publication of CN112749106A publication Critical patent/CN112749106A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Abstract

一种基于FPGA的中断管理方法，属于计算机系统领域，其特征在于：将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。在FPGA中对中断进行缓冲及处理，从而使得CPU能够对中断进行高效和无遗漏响应，能够避免CPU由于处理中断不及时而产生的丢失中断问题，降低CPU进入中断的次数从而提高CPU运行的效率；且可以准确记录高速、并发的中断时间及信息，同时提高CPU对外部时间的响应。

Description

一种基于FPGA的中断管理方法
技术领域
本发明属于计算机系统领域，尤其涉及一种基于FPGA的中断管理方法。
背景技术
CPU对事件的中断处理方式具有很高的实时性，但常规的CPU中断处理电路在中断频繁发生时容易产生丢失的问题，同时频繁地进出中断消耗了大量的CPU时间，侵占主程序运行时间，从而影响了系统的可靠性和效率。
发明内容
本发明旨在解决上述问题，提供一种在FPGA中对中断进行缓冲及处理，从而使得CPU能够对中断进行高效和无遗漏响应的中断管理方法。
本发明所述基于FPGA的中断管理方法，将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。使每一类中断信号被存储在FPGA的对应的FIFO中，CPU通过读取该FIFO中的内容获知中断信息，并进行中断处理。由于FIFO具有极高的存取速度和缓冲能力，该方法避免了当中断频繁发生时，由于CPU响应不及时而丢失中断，同时也减少CPU进出中断的次数，降低了程序的开销，提高了CPU的运行效率。
进一步，本发明所述基于FPGA的中断管理方法，包括如下步骤：
1）在FPGA内部为每一种中断建立一个独立对应的FIFO；
2）当任意一种中断发生时，通过外部中断信号的边沿将中断状态及发生的时刻写入与该中断对应的FIFO；
3）当任意一个FIFO非空时，FPGA向CPU输出中断信号；
4）CPU收到中断信号后进入中断处理程序。
进一步，本发明所述基于FPGA的中断管理方法，步骤4）所述中断处理程度的具体过程为：先查询各个FIFO是否为空；若不为空，说明该FIFO中存储有中断信息；CPU先读取优先级最高的中断所对应的FIFO，并根据其中的中断状态信息及中断发生时间处理中断；若该FIFO仍然非空则继续读取直到该FIFO为空；然后读取优先级次之的FIFO并处理中断直至所有FIFO均为空。
本发明所述基于FPGA的中断管理方法，在FPGA中对中断进行缓冲及处理，从而使得CPU能够对中断进行高效和无遗漏响应，能够避免CPU由于处理中断不及时而产生的丢失中断问题，降低CPU进入中断的次数从而提高CPU运行的效率；且可以准确记录高速、并发的中断时间及信息，同时提高CPU对外部时间的响应。
附图说明
图1为本发明所述基于FPGA的中断管理方法原理框图。
具体实施方式
下面通过附图及实施例对本发明所述基于FPGA的中断管理方法进行详细说明。
本发明所述基于FPGA的中断管理方法，包括如下步骤：
1）在FPGA内部为每一种中断建立一个独立对应的FIFO；
2）当任意一种中断发生时，通过外部中断信号的边沿将中断状态及发生的时刻写入与该中断对应的FIFO；
3）当任意一个FIFO非空时，FPGA向CPU输出中断信号；
4）CPU收到中断信号后进入中断处理程序。
步骤4）所述中断处理程度的具体过程为：先查询各个FIFO是否为空；若不为空，说明该FIFO中存储有中断信息；CPU先读取优先级最高的中断所对应的FIFO，并根据其中的中断状态信息及中断发生时间处理中断；若该FIFO仍然非空则继续读取直到该FIFO为空；然后读取优先级次之的FIFO并处理中断直至所有FIFO均为空。
如图1所示，为每一类外部中断在FPGA中建立一个独立的FIFO；外部中断不直接输入CPU，而是输入FPGA处理；每一类中断的发生时间和状态通过FIFO的输入数据总线，在中断发生时刻被写入对应的FIFO；当有FIFO为非空状态时，FPGA产生中断并通知CPU；CPU接收到中断信号后进入中断，并按照优先级先读取高优先级中断对应FIFO中的中断信息并处理中断，直至所有FIFO全部为空后退出中断。

Claims (3)

1.一种基于FPGA的中断管理方法，其特征在于：将中断信息存储在FPGA的FIFO中；CPU通过读取FIFO中的内容获知中断信息，并进行中断处理。
2.根据权利要求1所述基于FPGA的中断管理方法，其特征在于包括如下具体步骤：
1）在FPGA内部为每一类中断建立一个独立对应的FIFO；
2）当任意一类中断发生时，通过外部中断信号的边沿将中断状态及发生的时刻写入与该中断对应的FIFO；
3）当任意一个FIFO非空时，FPGA向CPU输出中断信号；
4）CPU收到中断信号后进入中断处理程序。
3.根据权利要求1所述基于FPGA的中断管理方法，其特征在于：步骤4）所述中断处理程序的具体过程为：先查询各个FIFO是否为空；若不为空，说明该FIFO中存储有中断信息；CPU先读取优先级最高的中断所对应的FIFO，并根据其中的中断状态信息及中断发生时间处理中断；若该FIFO仍然非空则继续读取直到该FIFO为空；然后读取优先级次之的FIFO并处理中断直至所有FIFO均为空。
CN201911038329.6A 2019-10-29 2019-10-29 一种基于fpga的中断管理方法 Withdrawn CN112749106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911038329.6A CN112749106A (zh) 2019-10-29 2019-10-29 一种基于fpga的中断管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911038329.6A CN112749106A (zh) 2019-10-29 2019-10-29 一种基于fpga的中断管理方法

Publications (1)

Publication Number Publication Date
CN112749106A true CN112749106A (zh) 2021-05-04

Family

ID=75641903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911038329.6A Withdrawn CN112749106A (zh) 2019-10-29 2019-10-29 一种基于fpga的中断管理方法

Country Status (1)

Country Link
CN (1) CN112749106A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835855A (zh) * 2021-09-08 2021-12-24 深圳市道通智能汽车有限公司 基于中断系统的多任务访问方法、处理器及任务访问系统
CN117193991A (zh) * 2023-11-08 2023-12-08 广州翼辉信息技术有限公司 一种实时操作系统中断处理时间的准确测量方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236541A (zh) * 2008-03-03 2008-08-06 北京中星微电子有限公司 一种集中控制的中断控制器及其中断控制方法
CN102591821A (zh) * 2011-01-12 2012-07-18 中兴通讯股份有限公司 处理数据上报中断控制方法及装置
CN102855156A (zh) * 2011-06-30 2013-01-02 重庆重邮信科通信技术有限公司 一种中断控制器及中断控制方法
CN103955255A (zh) * 2014-04-28 2014-07-30 国家电网公司 基于fpga的开入量事件精确测量的系统及其方法
CN106557441A (zh) * 2015-09-29 2017-04-05 北京东土科技股份有限公司 一种基于中断控制器的低速接口中断处理方法及系统
CN109753266A (zh) * 2019-01-02 2019-05-14 西安微电子技术研究所 一种基于fifo的空间计算机多中断缓存控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236541A (zh) * 2008-03-03 2008-08-06 北京中星微电子有限公司 一种集中控制的中断控制器及其中断控制方法
CN102591821A (zh) * 2011-01-12 2012-07-18 中兴通讯股份有限公司 处理数据上报中断控制方法及装置
CN102855156A (zh) * 2011-06-30 2013-01-02 重庆重邮信科通信技术有限公司 一种中断控制器及中断控制方法
CN103955255A (zh) * 2014-04-28 2014-07-30 国家电网公司 基于fpga的开入量事件精确测量的系统及其方法
CN106557441A (zh) * 2015-09-29 2017-04-05 北京东土科技股份有限公司 一种基于中断控制器的低速接口中断处理方法及系统
CN109753266A (zh) * 2019-01-02 2019-05-14 西安微电子技术研究所 一种基于fifo的空间计算机多中断缓存控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱晓鹏等: "ARM+FPGA的实时数据采集系统设计", 《计算机工程与设计》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835855A (zh) * 2021-09-08 2021-12-24 深圳市道通智能汽车有限公司 基于中断系统的多任务访问方法、处理器及任务访问系统
CN117193991A (zh) * 2023-11-08 2023-12-08 广州翼辉信息技术有限公司 一种实时操作系统中断处理时间的准确测量方法
CN117193991B (zh) * 2023-11-08 2024-02-23 广州翼辉信息技术有限公司 一种实时操作系统中断处理时间的准确测量方法

Similar Documents

Publication Publication Date Title
US8683093B2 (en) Memory system having high data transfer efficiency and host controller
JP3810449B2 (ja) キュー装置
CN102750257B (zh) 基于访问信息调度的片上多核共享存储控制器
EP4137956A1 (en) On-chip cache device, on-chip cache read/write method, and computer readable medium
KR20010007007A (ko) 판독／기록 일관성을 갖는 버스 사용의 최적화 방법 및 장치
CN109698824B (zh) 一种fc-ae-1553协议转换多协议多通道数据记录系统
CN112749106A (zh) 一种基于fpga的中断管理方法
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US11010094B2 (en) Task management method and host for electronic storage device
US20120233372A1 (en) Data transfer control device, integrated circuit of same, data transfer control method of same, data transfer completion notification device, integrated circuit of same, data transfer completion notification method of same, and data transfer control system
CN101227689B (zh) 信息上报方法及装置
CN113126911B (zh) 基于ddr3 sdram的队列管理方法、介质、设备
US8688872B2 (en) Method and device for managing queues, and corresponding computer program product
US20120221831A1 (en) Accessing Common Registers In A Multi-Core Processor
CN110399219B (zh) 内存访问方法、dmc及存储介质
CN109062857B (zh) 一种能高速实现多处理器间通信的新型消息控制器及其通信方法
CN112767978B (zh) 一种ddr命令调度方法、装置、设备及介质
CN115981893A (zh) 消息队列任务处理方法、装置、服务器及存储介质
CN114091384A (zh) 数据处理电路及人工智能芯片、数据处理方法和装置
US20060020718A1 (en) Resource sharing apparatus, systems, and methods
US20040103229A1 (en) Bus management techniques
JPS63123130A (ja) パイプライン制御方式
CN111078384A (zh) 核心数据迁移的方法、装置、计算机设备及存储介质
CN115794750B (zh) 异步i/o系统文件打开/关闭的控制方法、装置及设备
CN110955507B (zh) 基于vxWorks系统的多任务访问同一IIC总线的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210504