CN101227689B - 信息上报方法及装置 - Google Patents
信息上报方法及装置 Download PDFInfo
- Publication number
- CN101227689B CN101227689B CN2008100060083A CN200810006008A CN101227689B CN 101227689 B CN101227689 B CN 101227689B CN 2008100060083 A CN2008100060083 A CN 2008100060083A CN 200810006008 A CN200810006008 A CN 200810006008A CN 101227689 B CN101227689 B CN 101227689B
- Authority
- CN
- China
- Prior art keywords
- information
- last time
- pointer
- state flag
- flag bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及一种信息上报方法及装置,其中方法包括:根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;根据所述中断请求,读取信息。装置包括:第一设置模块,用于根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;发送模块,用于当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;读取模块,用于根据所述中断请求,读取信息。本发明克服了现有技术采用请求排队电路实现信息上报占用大量逻辑资源的缺点。
Description
技术领域
本发明实施例涉及通信领域,尤其涉及一种信息上报方法及装置。
背景技术
在陆地移动信道中,空间中存在的障碍,如建筑物、山等,使得无线电波传播具有多反射、多衍射和信号能量衰减等特点。天线接收到终端发送的无线信号后,经过上行芯片的解扰、去信道化码、能量计算、阿尔法滤波、门限判决等处理,得到信道的多径信息,然后将该多径信息上报至数字信号处理器(Digital Signal Process,以下简称:DSP)。由于DSP需要完成复杂的算法和计算,当DSP具有很大的负载时,可能无法及时读取多径信息,故有时需要将多达几百个信道的多径信息进行预先保存,待DSP空闲时读取已保存的多径信息。
现有技术中一般采用将每个信道的多径信息依次写入随机存储器(Random Access Memory,以下简称:RAM),向DSP发送中断请求,等待DSP读取RAM中的多径信息,即将RAM用作循环缓冲器。
图1为现有技术多径信息上报方法的示意图。如图1所示,当某信道的多径信息需要上报时,先将该多径信息写入由芯片内部逻辑维护的当前写指针所对应的地址块。当写到一个地址块的尾地址时,以当前写指针作为排队号产生一个排队电平,并且将当前写指针加一作为新的写指针,新的写指针继续循环计数。当通过实时检测获得排队请求时,设置查询计数器开始计数,当查询计数器查询到排队电平为高时,停止计数,并产生一个中断电平发送给DSP,DSP根据当前的负载情况决定是否响应这次上报请求。DSP响应该请 求后,将从查询计数器的计数值所对应的地址块中读取多径信息,并且在读到该地址块的尾地址时,将中断电平和排队电平同时清除。上述排队电路的原理是:通过实时检测是否存在排队请求,决定是否启动查询计数器,并且由查询计数器的计数值计算出读地址,而后由DSP读取该读地址对应的地址块内的多径信息。
在实现本发明实施例的过程中,发明人发现上述现有技术提供的多径信息上报方法至少存在以下缺点:
(1)排队电路数=RAM深度÷每信道占用的地址块深度,即用于请求排队的逻辑资源与RAM深度成正比,因此该方法占用较多的逻辑资源。
(2)当根据查询计数器的计数值计算读地址时,需要将主时钟域的计数值转换到DSP时钟域,因此,跨时钟域的多位值转换太过频繁,且转换过程中易出现异常值,稳定性较差。
(3)异常时未清除的排队电平极大地影响新数据的及时上报,例如:查询计数器漏掉某一个排队电平,那么会使查询计数器再进行一次循环来读这个漏掉的排队电平,导致DSP读取新数据的时间延迟。
(4)双口RAM的个数和排队单元的个数一一对应,若调整双口RAM的个数和深度,则需调整排队单元的个数,因此,该方法对应的结构不便于扩展。
发明内容
本发明实施例所要解决的技术问题在于提供了一种信息上报方法及装置,解决了现有技术采用请求排队电路实现信息上报占用大量逻辑资源的缺点。
本发明实施例提供了一种信息上报方法,包括:
根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;
当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息 的中断请求;
根据所述中断请求,读取信息。
当写到地址块的尾地址时,将第一时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为第一时钟域的新的当前写指针,并将所述前次写指针转换到第二时钟域;
当读到地址块的尾地址时,将第二时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为第二时钟域的新的当前读指针,并将所述前次读指针转换到第一时钟域;
所述根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位包括:
在第二时钟域,若前次读指针和转换后的前次写指针不相等,则将所述先进先出存储器的第一状态标志位设置为非空;若读到地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将所述先进先出存储器的第一状态标志位设置为空。
本发明实施例提供了一种信息上报装置,包括:
第一设置模块,用于根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;
发送模块,用于当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;
读取模块,用于根据所述中断请求,读取信息;
保存模块,用于当写到地址块的尾地址时,将第一时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为第一时钟域的新的当前写指针,以及,当读到地址块的尾地址时,将第二时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为第二时钟域的新的当前读指针;
转换模块,用于将所述前次写指针转换到第二时钟域,以及将所述前次读指针转换到第一时钟域;
所述第一设置模块为第二设置模块,用于在第二时钟域,若前次读指针和转换后的前次写指针不相等,则将所述先进先出存储器的第一状态标志位设置为非空;若读到地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将所述先进先出存储器的第一状态标志位设置为空。
本发明实施例利用先进先出存储器代替排队电路,当先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求,减少了信息上报占用的逻辑资源。
附图说明
图1为现有技术多径信息上报方法的示意图;
图2为本发明实施例一信息上报方法的流程图;
图3为本发明实施例二信息上报方法的流程图;
图4为本发明实施例信息上报装置的示意图。
具体实施方式
下面通过附图和实施例,对本发明实施例的技术方案做进一步的详细描述。
图2为本发明实施例一信息上报方法的流程图。如图2所示,本实施例具体包括如下步骤:
步骤101、根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;
步骤102、当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;
步骤103、根据所述中断请求,读取信息。
本实施例利用先进先出存储器代替排队电路,通过设置先进先出存储器的第一状态标志位,当第一状态标志位为非空时,发送请求读取信息的中断请求,大幅度减少了占用的逻辑资源。
图3为本发明实施例二信息上报方法的流程图。本实施例为基于先进先出存储器(First In First Out,以下简称:FIFO)机制的向DSP上报多径信息的方法,第一时钟域为主时钟域,第二时钟域为DSP时钟域。
在图3所示的步骤之前,本实施例包括:
在主时钟域某信道的多径信息上报的过程中,先将其写入由RAM芯片内部逻辑维护的当前写指针所对应的地址块。当写到地址块的尾地址时,将主时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为主时钟域的新的当前写指针,并将所述前次写指针转换到DSP时钟域;
在DSP时钟域DSP读取RAM中多径信息的过程中,DSP从RAM的地址块中读取信息,当读到地址块的尾地址时,将DSP时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为DSP时钟域的新的当前读指针,并将所述前次读指针转换到主时钟域。
如图3所示,本实施例还包括如下步骤:
步骤201、在DSP时钟域,若前次读指针和转换后的前次写指针不相等,则将FIFO的第一状态标志位设置为非空;若读到某地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将FIFO的第一状态标志位设置为空;
第一状态标志位可以为空标志位,该空标志位置为0表示将第一状态标志位设置为非空,该空标志位置为1表示将第一状态标志位设置为空。
步骤202、在主时钟域,若前次写指针和转换后的前次读指针不相等,则将FIFO的第二状态标志位设置为非满;若写到某地址块的尾地址时,转换 后的前次读指针和新的当前写指针相等,则将FIFO的第二状态标志位设置为满;
第二状态标志位可以为满标志位,该满标志位置为0表示将第二状态标志位设置为非满,该满标志位置为1表示将第二状态标志位设置为满。
步骤203、判断FIFO的第一状态标志位是否为非空,若是则执行步骤204;否则执行步骤209;
步骤204、向DSP发送读取多径信息的中断请求;
步骤205、DSP根据该中断请求,读取信息;
步骤206、判断FIFO的第二状态标志位是否为满,若是则执行步骤207;否则执行步骤209;
步骤207、发送阻止写入信息的通知消息;
步骤208、根据该通知消息,阻止向RAM继续写入信息;
步骤209、不做任何处理,结束。
本实施例通过FIFO的状态标志位即可获知何时向DSP发送中断请求,进一步的,还可获知RAM存储信息的状况,控制向RAM写入信息的逻辑过程。因此,相对于现有技术,本实施例具有以下优点:
(1)采用FIF0代替排队电路,大幅度减少了占用的逻辑资源;
(2)由于当前读指针在DSP时钟域,避免了需经跨时钟域转换才能计算出读地址的情况,消除了跨时钟域时出错的概率,稳定性良好;
(3)当出现时钟异常情况时,例如漏掉未读的地址块,只要读指针落后于写指针,就不会出现读指针循环的问题,通过丢弃漏掉的地址块,保证DSP及时读取新写入的信息,提高了异常情况下数据的同步速度;
(4)若增加RAM的个数或深度,只需考虑读写指针的位数是否满足要求,不需增加新的排队电路,便于扩展。
图4为本发明实施例信息上报装置的示意图。如图4所示,本实施例具体包括:第一设置模块,用于根据写入信息的写指针和读取信息的读指针, 设置先进先出存储器的第一状态标志位;发送模块1,用于当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;读取模块2,用于根据所述中断请求,读取信息。
本实施例还可以包括:保存模块3,用于当写到地址块的尾地址时,将第一时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为第一时钟域的新的当前写指针,以及,当读到地址块的尾地址时,将第二时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为第二时钟域的新的当前读指针;转换模块4,用于将所述前次写指针转换到第二时钟域,以及将所述前次读指针转换到第一时钟域。
进一步的,上述第一设置模块可以为第二设置模块5,用于在第二时钟域,若前次读指针和转换后的前次写指针不相等,则将所述先进先出存储器的第一状态标志位设置为非空;若读到地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将所述先进先出存储器的第一状态标志位设置为空。
本实施例还可以包括:第三设置模块,用于根据写入信息的写指针和读取信息的读指针,设置所述先进先出存储器的第二状态标志位。
进一步的,上述第三设置模块可以为第四设置模块6,用于在第一时钟域,若前次写指针和转换后的前次读指针不相等,则将所述先进先出存储器的第二状态标志位设置为非满;若写到地址块的尾地址时,转换后的前次读指针和新的当前写指针相等,则将所述先进先出存储器的第二状态标志位设置为满。
本实施例还可以包括:通知模块7,用于当先进先出存储器的第二状态标志位为满时,发送阻止写入信息的通知消息;阻止模块8,用于根据所述通知消息,阻止向随机存储器写入信息。
本实施例利用先进先出存储器代替排队电路,通过第一设置模块设置先进先出存储器的第一状态标志位,当第一状态标志位为非空时,通过发送模 块1发送请求读取信息的中断请求,大幅度减少了占用的逻辑资源。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤,而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明实施例的技术方案,而非对其限制;尽管参照前述实施例对本发明实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例各实施例技术方案的精神和范围。
Claims (8)
1.一种信息上报方法,其特征在于包括:
根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;
当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;
根据所述中断请求,读取信息;
当写到地址块的尾地址时,将第一时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为第一时钟域的新的当前写指针,并将所述前次写指针转换到第二时钟域;
当读到地址块的尾地址时,将第二时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为第二时钟域的新的当前读指针,并将所述前次读指针转换到第一时钟域;
所述根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位包括:
在第二时钟域,若前次读指针和转换后的前次写指针不相等,则将所述先进先出存储器的第一状态标志位设置为非空;若读到地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将所述先进先出存储器的第一状态标志位设置为空。
2.根据权利要求1所述的信息上报方法,其特征在于还包括:根据写入信息的写指针和读取信息的读指针,设置所述先进先出存储器的第二状态标志位。
3.根据权利要求2所述的信息上报方法,其特征在于,所述设置先进先出存储器的第二状态标志位包括:
在第一时钟域,若前次写指针和转换后的前次读指针不相等,则将所述先进先出存储器的第二状态标志位设置为非满;若写到地址块的尾地址时,转换后的前次读指针和新的当前写指针相等,则将所述先进先出存储器的第二状态标志位设置为满。
4.根据权利要求3所述的信息上报方法,其特征在于还包括:
当先进先出存储器的第二状态标志位为满时,发送阻止写入信息的通知消息;
根据所述通知消息,阻止向随机存储器写入信息。
5.一种信息上报装置,其特征在于包括:
第一设置模块,用于根据写入信息的写指针和读取信息的读指针,设置先进先出存储器的第一状态标志位;
发送模块,用于当所述先进先出存储器的第一状态标志位为非空时,发送请求读取信息的中断请求;
读取模块,用于根据所述中断请求,读取信息;
保存模块,用于当写到地址块的尾地址时,将第一时钟域的当前写指针保存作为前次写指针,将前次写指针加一作为第一时钟域的新的当前写指针,以及,当读到地址块的尾地址时,将第二时钟域的当前读指针保存作为前次读指针,将前次读指针加一作为第二时钟域的新的当前读指针;
转换模块,用于将所述前次写指针转换到第二时钟域,以及将所述前次读指针转换到第一时钟域;
所述第一设置模块为第二设置模块,用于在第二时钟域,若前次读指针和转换后的前次写指针不相等,则将所述先进先出存储器的第一状态标志位设置为非空;若读到地址块的尾地址时,转换后的前次写指针和新的当前读指针相等,则将所述先进先出存储器的第一状态标志位设置为空。
6.根据权利要求5所述的信息上报装置,其特征在于还包括:第三设置模块,用于根据写入信息的写指针和读取信息的读指针,设置所述先进先出存储器的第二状态标志位。
7.根据权利要求6所述的信息上报装置,其特征在于,所述第三设置模块为第四设置模块,用于在第一时钟域,若前次写指针和转换后的前次读指针不相等,则将所述先进先出存储器的第二状态标志位设置为非满;若写到地址块的尾地址时,转换后的前次读指针和新的当前写指针相等,则将所述先进先出存储器的第二状态标志位设置为满。
8.根据权利要求7所述的信息上报装置,其特征在于还包括:
通知模块,用于当先进先出存储器的第二状态标志位为满时,发送阻止写入信息的通知消息;
阻止模块,用于根据所述通知消息,阻止向随机存储器写入信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100060083A CN101227689B (zh) | 2007-12-27 | 2008-01-18 | 信息上报方法及装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710302287.3 | 2007-12-27 | ||
CN200710302287 | 2007-12-27 | ||
CN2008100060083A CN101227689B (zh) | 2007-12-27 | 2008-01-18 | 信息上报方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101227689A CN101227689A (zh) | 2008-07-23 |
CN101227689B true CN101227689B (zh) | 2011-01-19 |
Family
ID=39859403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100060083A Expired - Fee Related CN101227689B (zh) | 2007-12-27 | 2008-01-18 | 信息上报方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101227689B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292569B2 (en) * | 2012-10-02 | 2016-03-22 | Oracle International Corporation | Semi-join acceleration |
CN103049706B (zh) * | 2012-11-21 | 2015-06-17 | 飞天诚信科技股份有限公司 | 一种提高数据操作速率的方法 |
WO2015131350A1 (zh) * | 2014-03-05 | 2015-09-11 | 华为技术有限公司 | 时钟同步方法、设备及通信系统 |
WO2020020309A1 (zh) | 2018-07-25 | 2020-01-30 | 云丁网络技术(北京)有限公司 | 一种智能设备的控制方法及系统 |
CN108958665B (zh) * | 2018-07-25 | 2021-04-23 | 云丁智能科技(北京)有限公司 | 一种历史记录信息的存储方法及装置 |
CN113051197A (zh) * | 2021-03-31 | 2021-06-29 | 上海阵量智能科技有限公司 | 数据传输、数据处理装置及方法、计算机设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488688A (en) * | 1994-03-30 | 1996-01-30 | Motorola, Inc. | Data processor with real-time diagnostic capability |
CN1252658A (zh) * | 1998-10-22 | 2000-05-10 | 日本电气株式会社 | 时钟同步方法及其所用的装置 |
CN1967515A (zh) * | 2006-04-19 | 2007-05-23 | 华为技术有限公司 | 主机访问接口及其实现方法 |
CN101097508A (zh) * | 2006-06-27 | 2008-01-02 | 三星电子株式会社 | 使用先进先出器件的数据处理装置和方法 |
-
2008
- 2008-01-18 CN CN2008100060083A patent/CN101227689B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488688A (en) * | 1994-03-30 | 1996-01-30 | Motorola, Inc. | Data processor with real-time diagnostic capability |
CN1252658A (zh) * | 1998-10-22 | 2000-05-10 | 日本电气株式会社 | 时钟同步方法及其所用的装置 |
CN1967515A (zh) * | 2006-04-19 | 2007-05-23 | 华为技术有限公司 | 主机访问接口及其实现方法 |
CN101097508A (zh) * | 2006-06-27 | 2008-01-02 | 三星电子株式会社 | 使用先进先出器件的数据处理装置和方法 |
Non-Patent Citations (1)
Title |
---|
CN 101097508 A,全文. |
Also Published As
Publication number | Publication date |
---|---|
CN101227689A (zh) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101227689B (zh) | 信息上报方法及装置 | |
KR102197401B1 (ko) | 확장 가능 메모리 시스템 프로토콜로 패킷들을 송신하기 위한 시스템들 및 방법들 | |
CN102866971A (zh) | 传输数据的装置、系统及方法 | |
CN113535633A (zh) | 一种片上缓存装置和读写方法 | |
CN101515898A (zh) | 芯片的统计数据的管理方法和装置 | |
EP2219114A1 (en) | Method and apparatus for allocating storage addresses | |
US20050033875A1 (en) | System and method for selectively affecting data flow to or from a memory device | |
CN113126911B (zh) | 基于ddr3 sdram的队列管理方法、介质、设备 | |
CN113791892A (zh) | 数据通路仲裁方法、数据通路仲裁装置及芯片 | |
CN112463655B (zh) | 一种高速数据采集存储系统的数据存储及读取方法 | |
CN111984198B (zh) | 消息队列实现方法、装置及电子设备 | |
CN116724287A (zh) | 一种内存控制方法及内存控制装置 | |
CN116257191B (zh) | 存储器的控制器、组件、电子设备及命令调度方法 | |
CN112749106A (zh) | 一种基于fpga的中断管理方法 | |
WO2023093335A1 (zh) | 数据处理电路及人工智能芯片、数据处理方法和装置 | |
CN109062857B (zh) | 一种能高速实现多处理器间通信的新型消息控制器及其通信方法 | |
CN108228104B (zh) | 数据传输方法及固态硬盘控制器 | |
CN102147786A (zh) | 一种双端口虚拟fifo数据交换的方法 | |
CN102609240B (zh) | 处理器电路及读取数据的方法 | |
CN111126584B (zh) | 数据回写系统 | |
CN100561588C (zh) | 一种提高ram读写效率的方法 | |
CN111414148A (zh) | 面向高性能处理器的混合型fifo数据存储方法及装置 | |
CN115794446B (zh) | 一种消息处理方法、装置、电子设备和存储介质 | |
CN100499631C (zh) | 数据丢弃模块及数据丢弃的实现方法 | |
CN115454889B (zh) | 存储访问调度方法、系统及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110119 Termination date: 20200118 |