CN112737724A - 时间信息的同步方法及装置、存储介质、电子装置 - Google Patents

时间信息的同步方法及装置、存储介质、电子装置 Download PDF

Info

Publication number
CN112737724A
CN112737724A CN202011556790.3A CN202011556790A CN112737724A CN 112737724 A CN112737724 A CN 112737724A CN 202011556790 A CN202011556790 A CN 202011556790A CN 112737724 A CN112737724 A CN 112737724A
Authority
CN
China
Prior art keywords
time
synchronization
line card
message
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011556790.3A
Other languages
English (en)
Other versions
CN112737724B (zh
Inventor
胥平春
徐昌发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centec Networks Suzhou Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN202011556790.3A priority Critical patent/CN112737724B/zh
Publication of CN112737724A publication Critical patent/CN112737724A/zh
Application granted granted Critical
Publication of CN112737724B publication Critical patent/CN112737724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例提供了一种时间信息的同步方法及装置、存储介质、电子装置，上述方法包括：确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，即对支持PTP协议的线卡与机架设备的对端设备进行时钟同步及PTP时间同步，并将同步后的时间信息通过时钟板卡同步至其他线卡，解决了现有技术中软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽的问题。

Description

时间信息的同步方法及装置、存储介质、电子装置
技术领域
本发明涉及通信领域，具体而言，涉及一种时间信息的同步方法及装置、存储介质、电子装置。
背景技术
随着网络技术的发展，在分布式网络环境中，网络设备之间的时间同步要求越来越高。时延测量、运维分析等业务也需要以精度高的时间同步方案为基础。目前直接采用直连全球定位系统GPS(Global Positioning System)做时间同步的精度是最高的，但是使用GPS需要给每个网络设备安装天线，施工、维护的成本比较高。另外，也可以在某个网络环境中选举一个专门时钟设备通过专门的线缆连接周边网络设备进行时间同步，但是由于分布式网络各节点位置的分散性，成本也比较高。
NTP(Network Time Protocol，网络时间协议)和PTP(Precision Time Protocol，精准时间协议)时间同步协议不需要占用额外的硬件资源，采用专门报文交换时间信息，协议算法简单。适用于分布式网络系统中各种类型的网络设备。NTP是纯软件实现的，只能达到亚秒级的时间同步精度，不一定能满足设备的精度要求。
PTP以IEEE1588标准为基础，需要底层硬件的配合，有更高的精准度。IEEE1588标准的全称是Precision Clock Synchronization Protocol(网络测量和控制系统的精密时间同步协议标准)。支持EtherNet、V4 UPD、V6 UDP、MPLS等报文做承载。
在交换机领域，大部分厂商提供的设备都能支持PTP功能。盒式设备实现PTP方案相对简单，框式机架设备除了涉及和上下游互连设备间的时间同步，还涉及到机架内部各个线卡之间的时间同步。
针对相关技术中，现有技术中软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽等问题，尚未提出有效的技术方案。
发明内容
本发明实施例提供了一种时间信息的同步方法及装置、存储介质、电子装置，以至少解决相关技术中，软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽等问题。
根据本发明的一个实施例，提供了一种时间信息的同步方法，包括：确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
在一个示例性实施例中，将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，包括：将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
在一个示例性实施例中，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：在所述机架设备为普通时钟/边界时钟slaver的情况下，接收所述对端设备发送的同步报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；从所述同步报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
在一个示例性实施例中，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：在所述机架设备为普通时钟/边界时钟slaver的情况下，依次接收所述对端设备发送的同步报文以及跟随报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；从所述跟随报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
在一个示例性实施例中，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：在所述机架设备为普通时钟/边界时钟master的情况下，向对端设备发送同步报文，以使所述对端设备从所述同步报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述同步报文中携带有所述目标线卡发送所述同步报文的时间t5；接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
在一个示例性实施例中，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：在所述机架设备为普通时钟/边界时钟master的情况下，依次向对端设备发送同步报文以及跟随报文，以使所述对端设备从所述跟随报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述跟随报文中携带有所述目标线卡发送所述同步报文的时间t5；接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
根据本发明的另一个实施例，提供了一种时间信息的同步装置，包括：确定模块，用于确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；同步模块，用于指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；传输模块，用于将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
在一个示例性实施例中，所述传输模块，还用于将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过上述步骤S202至步骤206，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，即对支持PTP协议的线卡与机架设备的对端设备进行时钟同步及PTP时间同步，并将同步后的时间信息通过时钟板卡同步至其他线卡，解决了现有技术中软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例的一种时间信息的同步方法的计算机终端的硬件结构框图；
图2是根据本发明实施例的时间信息的同步方法的流程图；
图3是根据本发明一可选实施例的时间信息的同步方法流程示意图(一)；
图4是根据本发明一可选实施例的时间信息的同步方法流程示意图(二)；
图5是根据本发明一可选实施例的时间信息的同步方法流程示意图(三)；
图6是根据本发明一可选实施例的时间信息的同步方法流程示意图(四)；
图7是根据本发明一可选实施例的时间信息的同步原理流程图；
图8是根据本发明一可选实施例的时间信息的同步方法运行框图；
图9为根据本发明实施例的时间信息的同步装置的结构框图；
图10为根据本发明一可选实施例的时间信息的同步装置的结构示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请实施例所提供的方法实施例可以在计算机终端或者类似的运算装置中执行。以运行在计算机终端上为例，图1是本发明实施例的一种时间信息的同步方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，在一个示例性实施例中，上述计算机终端还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示等同功能或比图1所示功能更多的不同的配置。
存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本发明实施例中的时间信息的同步方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，简称为RF)模块，其用于通过无线方式与互联网进行通讯。
在本实施例中提供了一种时间信息的同步方法，应用于上述计算机终端，图2是根据本发明实施例的时间信息的同步方法的流程图，该流程包括如下步骤：
步骤S202，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
步骤S204，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
步骤S206，将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
通过上述步骤S202至步骤S206，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，即对支持PTP协议的线卡与机架设备的对端设备进行时钟同步及PTP时间同步，并将同步后的时间信息通过时钟板卡同步至其他线卡，解决了现有技术中软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽的问题。
可选的，上述步骤S206包括：将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
即，可以通过现场可编程逻辑门阵列FPGA时钟板卡的时间脉冲，将时间信息传输给其余线卡。
图3是根据本发明一可选实施例的时间信息的同步方法流程示意图(一)，如图3所示，上述步骤S204包括：
步骤S302，在所述机架设备为普通时钟/边界时钟slaver的情况下，接收所述对端设备发送的同步报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；
步骤S304，从所述同步报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；
步骤S306，指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；
步骤S308，接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；
步骤S310，指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
换句话说，进行时钟同步可以在机架设备为普通时钟/边界时钟slaver的情况下，先接收携带时间t1的同步报文，再解析出时间t1并记录当时的时间t2，再指示目标小线卡发送延迟请求报文并记录发送时的时间t3，再根据时间t1、t2、t3以及接收延迟请求报文的时间t4进行时钟同步和PTP时间同步。
图4是根据本发明一可选实施例的时间信息的同步方法流程示意图(二)，如图4所示，上述步骤S204包括：
步骤S402，在所述机架设备为普通时钟/边界时钟slaver的情况下，依次接收所述对端设备发送的同步报文以及跟随报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；
步骤S404，从所述跟随报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；
步骤S406，指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；
步骤S408，接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；
步骤S410，指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
简而言之，进行时钟同步可以在机架设备为普通时钟/边界时钟slaver的情况下，依次接收对端设备发送的同步报文以及跟随报文，再解析出时间t1并记录当时的时间t2，再指示目标小线卡发送延迟请求报文并记录发送时的时间t3，再根据时间t1、t2、t3以及接收延迟请求报文的时间t4进行时钟同步和PTP时间同步。
图5是根据本发明一可选实施例的时间信息的同步方法流程示意图(三)，如图5所示，上述步骤S204包括：
步骤S502，在所述机架设备为普通时钟/边界时钟master的情况下，向对端设备发送同步报文，以使所述对端设备从所述同步报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述同步报文中携带有所述目标线卡发送所述同步报文的时间t5；
步骤S504，接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；
步骤S506，获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
即，在机架设备为普通时钟/边界时钟master的情况下，先向对端设备发送同步报文，使得对端设备解析出时间t5，并保存接收时间t6，再接收对端设备的延时请求并获得延时请求的时间t7，再获取目标线卡接收延时请求的时间t8，并将t8反馈给对端设备，对端设备根据时间t5、t6、t7、t8进行时钟同步以及PTP时间同步。
图6是根据本发明一可选实施例的时间信息的同步方法流程示意图(四)，如图6所示，上述步骤S204包括：
步骤S602，在所述机架设备为普通时钟/边界时钟master的情况下，依次向对端设备发送同步报文以及跟随报文，以使所述对端设备从所述跟随报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述跟随报文中携带有所述目标线卡发送所述同步报文的时间t5；
步骤S604，接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；
步骤S606，获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
即，在机架设备为普通时钟/边界时钟master的情况下，先依次向对端设备发送同步报文以及跟随报文，使得对端设备解析出时间t5，并保存接收时间t6，再接收对端设备的延时请求并获得延时请求的时间t7，再获取目标线卡接收延时请求的时间t8，并将t8反馈给对端设备，对端设备根据时间t5、t6、t7、t8进行时钟同步以及PTP时间同步。
图7是根据本发明一可选实施例的时间信息的同步原理流程图，如图7所示：
步骤S1，Master发送一个Sync消息，若为One-Step模式，则携带发送时间戳t1；
步骤S2，Slave收到Sync，记录t1，并记录Sync接收时间戳t2；
步骤S3，若为Two-Step模式，Master在发送Sync后发送Follow_up消息，携带Sync发送时间戳t1，Slave接收Follow_up，记录t1；
步骤S4，Slave发送Delay_Req消息，并记录发送时间戳t3；
步骤S5，Master收到Delay_Req后，将Delay_Req接收时间戳t4通过Delay_Resp发送给Slave；
步骤S6，此时，Slave获得t1、t2、t3和t4四个时间戳。
到此，可以计算出Slave与Master的时间偏差Offset以及链路时延Tms和Tsm，则有
t1+Offset+Tms＝t2；
t3-Offset+Tsm＝t4；
PTP协议是建立在链路时延对称的基础上的，就是Tms＝Tsm，则
Offset＝[(t2-t1)-(t4-t3)]/2；
步骤S7，Slave计算出Offset之后，便可进行时间同步。
而实际情况中，Tms和Tsm往往不等，称之为链路延时不均衡，这由物理线路所决定，关于链路延时不均衡的计算，不在本文的讨论范围之内。
图8是根据本发明一可选实施例的时间信息的同步方法运行框图，如图8所示，包括主控模块连接多个线卡，对端设备，时钟板卡，其中，线卡n支持ptp协议。
线卡n可以独立的和下游或者上游设备完成PTP时间同步。同时，支持SyncE同步以太网时钟功能，线卡n通过SyncE恢复上游设备的时钟频率，在FPGA时钟板卡上通过电阻选焊来选择使用本地时钟还是同步以太网时钟。如使用同步以太网时钟，再通过FPGA钟板卡将时钟信号传送到各个线卡上。
线卡n完成时间同步后，再通过ToD/1PPS将时间信息传送给FPGA时钟板卡。时钟板卡再将时间信息通过ToD/1PPS分发给其他各个线卡。使用FPGA，可以灵活的对1PPS/ToD进行1：N路的扩展。
具体的，整个机架设备作为OC/BC Slaver时，One Step同步的流程：对端设备发送Sync报文携带t1传给线卡n；线卡n收到Sync报文后会产生t2，线卡n得到t1，t2；线卡n发送Delay_req报文给对端设备，同时产生t3，线卡n会得到t1，t2，t3；对端设备收到Delay_req报文，产生t4，再通过Delay_resp报文传给线卡n；线卡n收到Delay_resp报文后，线卡n会得到t1，t2，t3，t4，线卡n完成时间同步；线卡n做1PPS/ToD的Master设备通过ToD/1PPS将时间同步给FPGA时钟板卡，FPGA时钟板卡再将时间信息通过1PPS/ToD传送给线卡1、2…。此时整个机架设备完成时间同步。
Two Step同步的流程：对端设备发送Sync报文给线卡n，同时产生t1，对端设备发送Follow_up报文携带t1传给线卡n；线卡n收到Sync报文后会产生t2，接收Follow_up报文能得到t2，线卡得到t1，t2；线卡n发送Delay_req报文给对端设备，同时产生t3，线卡n会得到t1，t2，t3；对端设备收到Delay_req报文，产生t4，再通过Delay_resp报文传给线卡n；线卡n收到Delay_resp报文后，线卡n会得到t1，t2，t3，t4，线卡n完成时间同步；线卡n做1PPS/ToD的Master设备通过ToD/1PPS将时间同步给FPGA时钟板卡，FPGA时钟板卡再将时间信息通过1PPS/ToD传送给线卡1、2…。此时整个机架设备完成时间同步。
整个机架设备作为OC/BC Master时，One Step同步流程：线卡n发送Sync报文携带t5传给对端设备；对端设备收到Sync报文之后会产生t6，对端设备得到t5，t6；对端设备发送Delay_req报文给线卡n，同时产生t7，对端设备会得到t5，t6，t7；线卡n收到Delay_req报文，产生t8，再通过Delay_resp报文传给对端设备；对端设备收到Delay_resp报文后，对端设备会得到t5，t6，t7，t8，对端设备完成时间同步；
Two Step同步流程：线卡n发送Sync报文产生t5，线卡发送Follow_up报文携带t5传给对端设备；对端设备收到Sync报文之后会产生t6，收到Follow_up报文之后得到t5，对端设备得到t5，t6；对端设备发送Delay_req报文给线卡n，同时产生t7，对端设备会得到t5，t6，t7；线卡n收到Delay_req报文，产生t8，再通过Delay_resp报文传给对端设备；对端设备收到Delay_resp报文后，对端设备会得到t5，t6，t7，t8，对端设备完成时间同步；
整个机架设备作为TC时，线卡n将TC设备上的驻留时间(Residence Time)更新到PTP事件报文的CF域中。
需要说明的是，上述步骤的执行顺序在部分情况下可以进行调换或者循环执行，本发明实施例对此不进行限定。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
在本实施例中还提供了一种时间信息的同步装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图9为根据本发明实施例的时间信息的同步装置的结构框图，如图9所示，包括：
确定模块92，用于确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
同步模块94，用于指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
传输模块96，用于将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
通过上述装置，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，即对支持PTP协议的线卡与机架设备的对端设备进行时钟同步及PTP时间同步，并将同步后的时间信息通过时钟板卡同步至其他线卡，解决了现有技术中软件实现复杂，线卡之间的PTP协议报文交互会浪费机架内部带宽的问题。
可选的，所述传输模块96，还用于将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
即，可以通过现场可编程逻辑门阵列FPGA时钟板卡的时间脉冲，将时间信息传输给其余线卡。
图10为根据本发明一可选实施例的时间信息的同步装置的结构示意图，如图10所示，上述同步模块94还包括：
第一接收单元102，用于在所述机架设备为普通时钟/边界时钟slaver的情况下，接收所述对端设备发送的同步报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；
处理单元104，用于从所述同步报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；
发送单元106，用于指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；
第二接收单元108，用于接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；
同步单元110，用于指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
换句话说，进行时钟同步可以在机架设备为普通时钟/边界时钟slaver的情况下，先接收携带时间t1的同步报文，再解析出时间t1并记录当时的时间t2，再指示目标小线卡发送延迟请求报文并记录发送时的时间t3，再根据时间t1、t2、t3以及接收延迟请求报文的时间t4进行时钟同步和PTP时间同步。
可选的，上述同步模块94还用于：在所述机架设备为普通时钟/边界时钟slaver的情况下，依次接收所述对端设备发送的同步报文以及跟随报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；从所述跟随报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
简而言之，进行时钟同步可以在机架设备为普通时钟/边界时钟slaver的情况下，依次接收对端设备发送的同步报文以及跟随报文，再解析出时间t1并记录当时的时间t2，再指示目标小线卡发送延迟请求报文并记录发送时的时间t3，再根据时间t1、t2、t3以及接收延迟请求报文的时间t4进行时钟同步和PTP时间同步。
可选的，上述同步模块94还用于：在所述机架设备为普通时钟/边界时钟master的情况下，向对端设备发送同步报文，以使所述对端设备从所述同步报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述同步报文中携带有所述目标线卡发送所述同步报文的时间t5；接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
即，在机架设备为普通时钟/边界时钟master的情况下，先向对端设备发送同步报文，使得对端设备解析出时间t5，并保存接收时间t6，再接收对端设备的延时请求并获得延时请求的时间t7，再获取目标线卡接收延时请求的时间t8，并将t8反馈给对端设备，对端设备根据时间t5、t6、t7、t8进行时钟同步以及PTP时间同步。
可选的，上述同步模块94还用于：在所述机架设备为普通时钟/边界时钟master的情况下，依次向对端设备发送同步报文以及跟随报文，以使所述对端设备从所述跟随报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述跟随报文中携带有所述目标线卡发送所述同步报文的时间t5；接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
即，在机架设备为普通时钟/边界时钟master的情况下，先依次向对端设备发送同步报文以及跟随报文，使得对端设备解析出时间t5，并保存接收时间t6，再接收对端设备的延时请求并获得延时请求的时间t7，再获取目标线卡接收延时请求的时间t8，并将t8反馈给对端设备，对端设备根据时间t5、t6、t7、t8进行时钟同步以及PTP时间同步。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
本发明的实施例还提供了一种计算机可读的存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
S1，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
S2，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
S3，将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
在一个示例性实施例中，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
在一个示例性实施例中，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S1，确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
S2，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
S3，将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
在一个示例性实施例中，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，在一个示例性实施例中，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时间信息的同步方法，其特征在于，包括：
确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
2.根据权利要求1所述的方法，其特征在于，将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡，包括：
将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
3.根据权利要求1所述的方法，其特征在于，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：
在所述机架设备为普通时钟/边界时钟slaver的情况下，接收所述对端设备发送的同步报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；
从所述同步报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；
指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；
接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；
指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
4.根据权利要求1所述的方法，其特征在于，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：
在所述机架设备为普通时钟/边界时钟slaver的情况下，依次接收所述对端设备发送的同步报文以及跟随报文，其中，所述同步报文中携带有所述对端设备发送所述同步报文的时间t1；
从所述跟随报文中解析出所述时间t1，并记录目标线卡接收所述同步报文的时间t2；
指示目标线卡向所述对端设备发送延迟请求报文，并记录所述目标线卡发送所述延迟请求报文的时间t3；
接收所述对端设备接收到所述延迟请求报文后反馈的响应报文，其中，所述响应报文中携带有所述对端设备接收到所述延迟请求报文的时间t4；
指示所述目标线卡根据所述时间t1，所述时间t2，所述时间t3，所述时间t4进行时钟同步以及PTP时间同步。
5.根据权利要求1所述的方法，其特征在于，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：
在所述机架设备为普通时钟/边界时钟master的情况下，向对端设备发送同步报文，以使所述对端设备从所述同步报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述同步报文中携带有所述目标线卡发送所述同步报文的时间t5；
接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；
获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
6.根据权利要求1所述的方法，其特征在于，指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，包括：
在所述机架设备为普通时钟/边界时钟master的情况下，依次向对端设备发送同步报文以及跟随报文，以使所述对端设备从所述跟随报文中解析出时间t5，并保存所述对端设备接收到所述同步报文的时间t6，其中，所述跟随报文中携带有所述目标线卡发送所述同步报文的时间t5；
接收所述对端设备发送的延迟请求报文，并指示所述对端设备获取所述对端设备发送所述延迟请求报文的时间t7；
获取所述目标线卡接收所述延迟请求报文的时间t8，并将所述时间t8发送至所述对端设备，以使所述对端设备根据所述时间t5，所述时间t6，所述时间t7和所述时间t8进行所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步。
7.一种时间信息的同步装置，其特征在于，包括：
确定模块，用于确定机架设备内多个线卡中的目标线卡支持运行精准时间协议PTP协议；
同步模块，用于指示所述目标线卡与所述机架设备的对端设备进行时钟同步以及PTP时间同步，得到同步后的时间信息；
传输模块，用于将同步后的时间信息发送至所述机架设备内的时钟板卡，以指示所述时钟板卡将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
8.根据权利要求7所述的装置，其特征在于，所述传输模块，还用于将同步后的时间信息发送至所述机架设备内的现场可编程逻辑门阵列FPGA时钟板卡，以指示所述FPGA时钟板卡通过秒脉冲的方式将所述时间信息传输至所述多个线卡中除所述目标线卡之外的其他线卡。
9.一种计算机可读的存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至6任一项中所述的方法。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至6任一项中所述的方法。
CN202011556790.3A 2020-12-24 2020-12-24 时间信息的同步方法及装置、存储介质、电子装置 Active CN112737724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011556790.3A CN112737724B (zh) 2020-12-24 2020-12-24 时间信息的同步方法及装置、存储介质、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011556790.3A CN112737724B (zh) 2020-12-24 2020-12-24 时间信息的同步方法及装置、存储介质、电子装置

Publications (2)

Publication Number Publication Date
CN112737724A true CN112737724A (zh) 2021-04-30
CN112737724B CN112737724B (zh) 2022-09-23

Family

ID=75615668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011556790.3A Active CN112737724B (zh) 2020-12-24 2020-12-24 时间信息的同步方法及装置、存储介质、电子装置

Country Status (1)

Country Link
CN (1) CN112737724B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219037A (zh) * 2013-05-30 2014-12-17 鼎点视讯科技有限公司 光纤线路终端设备的时间同步方法及装置、系统
CN107294634A (zh) * 2017-06-13 2017-10-24 烽火通信科技股份有限公司 一种分布式系统上实现1588时间同步的集中式方法
WO2018006686A1 (zh) * 2016-07-04 2018-01-11 中兴通讯股份有限公司 一种通信网络设备间时间同步的优化方法、装置及设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219037A (zh) * 2013-05-30 2014-12-17 鼎点视讯科技有限公司 光纤线路终端设备的时间同步方法及装置、系统
WO2018006686A1 (zh) * 2016-07-04 2018-01-11 中兴通讯股份有限公司 一种通信网络设备间时间同步的优化方法、装置及设备
CN107579793A (zh) * 2016-07-04 2018-01-12 中兴通讯股份有限公司 一种通信网络设备间时间同步的优化方法、装置及设备
CN107294634A (zh) * 2017-06-13 2017-10-24 烽火通信科技股份有限公司 一种分布式系统上实现1588时间同步的集中式方法

Also Published As

Publication number Publication date
CN112737724B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
CN112838903B (zh) 一种时钟同步方法、设备及存储介质
US8819161B1 (en) Auto-syntonization and time-of-day synchronization for master-slave physical layer devices
US7778283B2 (en) Timing bridge device
CN105262555B (zh) 一种时间同步方法、可编程逻辑器件、单板及网元
US9900120B2 (en) Clock synchronization method and apparatus
CN110100408B (zh) 交互时间同步报文的方法以及网络装置
CN110875818A (zh) 时钟同步方法及装置、系统、存储介质、电子装置
CN102082653B (zh) 一种时钟同步的方法、系统及装置
CN105281885B (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
CN103168440A (zh) 时间路径补偿方法和装置
CN102932083A (zh) 一种微波同步对时的方法和装置
CN102342051B (zh) 用于通过经由至少一个时间分发协议分开传输第一和第二数据来同步时钟的方法和相关的系统及模块
CN103166792A (zh) 线路非对称性补偿方法、设备及系统
CN107959537B (zh) 一种状态同步方法及装置
CN113541838A (zh) 确定时钟的方法和相关装置
JP5913067B2 (ja) 時刻同期システム、伝送路遅延時間補正方法、時刻同期装置
CN112737724B (zh) 时间信息的同步方法及装置、存储介质、电子装置
CN101420281A (zh) 用于在网络要素之间传送日内时间值的方法和装置
CN110896337B (zh) 时钟、时间同步方法、装置以及多路由器系统
CN102983959B (zh) 在多个mac中实现ptp一步模式和两步模式的方法及装置
EP2680466A1 (en) Low latency transparent clock
CN112583513A (zh) 云平台时钟授时方法及系统
Ryzhkov et al. Frequency and time provision in telecommunication networks
CN110224777A (zh) 一种基于1588协议传递时间的方法及其系统
US11360505B2 (en) Distributed network time synchronization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant