CN112701153A - 具有注入拖尾补偿区的碳化硅器件 - Google Patents

具有注入拖尾补偿区的碳化硅器件 Download PDF

Info

Publication number
CN112701153A
CN112701153A CN202011051349.XA CN202011051349A CN112701153A CN 112701153 A CN112701153 A CN 112701153A CN 202011051349 A CN202011051349 A CN 202011051349A CN 112701153 A CN112701153 A CN 112701153A
Authority
CN
China
Prior art keywords
region
conductivity type
mask
buried
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011051349.XA
Other languages
English (en)
Other versions
CN112701153B (zh
Inventor
M·黑尔
R·埃尔佩尔特
C·莱恩德茨
D·彼得斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112701153A publication Critical patent/CN112701153A/zh
Application granted granted Critical
Publication of CN112701153B publication Critical patent/CN112701153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了具有注入拖尾补偿区的碳化硅器件。一种半导体器件的SiC衬底，包括：第一导电类型的漂移区；具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；与沟道区的第一端部邻接的第一导电类型的源极区；在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处。

Description

具有注入拖尾补偿区的碳化硅器件
背景技术
硅(Si)器件的掺杂可以通过注入和扩散这两者容易地实现。除了硼的扩散之外，仅通过注入就可以容易地实现碳化硅(SiC)器件的掺杂。这针对在SiC器件中实现平滑的注入轮廓提出了挑战，并且导致掺杂轮廓进入到SiC器件的深度中的峰状结构以及还有掩模边缘效应。例如，在掩模边缘处，深注入导致到达SiC衬底的表面的注入拖尾。注入拖尾影响靠近表面的掺杂轮廓。
例如，在平面SiC MOSFET(金属氧化物半导体场效应晶体管)结构中，掩模边缘效应对沟道掺杂具有不想要的影响。特别是在功率MOSFET中，通过在沟道/本体区下面形成的p型掩埋区来针对大的源极-漏极电压遮蔽栅极氧化物免受电场影响。由于用以形成p型掩埋区和沟道/本体区这两者的注入典型地使用相同的掩模，因此p型掩埋区经常具有邻接沟道在器件的漏极侧上的端部的注入拖尾。由于注入掩模的边缘角度因处理变化而改变，因此p型注入拖尾的掺杂改变。这影响针对电压控制的沟道的反型条件，并且因此影响针对接通的阈值电压。以此方式，掩模角度的处理变化导致阈值电压的强烈变化，并且因此导致在特定导通电阻(RonA)上的变化。
对器件性能或寿命的其它不利影响(诸如大的漏极引发的势垒降低(DIBL))也可能由于这样的掩模边缘效应而恶化。在一些情况下，DIBL是平面MOSFET设计的限制因素。除了其它影响之外，DIBL负面地影响器件的短路时间。
因此存在针对改进的SiC器件以及制造该器件的方法的需要。
发明内容
根据半导体器件的实施例，半导体器件包括碳化硅(SiC)衬底，该碳化硅衬底包括：第一导电类型的漂移区；在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；第一导电类型的延伸区，其在本体区的与源极区相对的一侧处，并且从第一表面竖向地延伸到漂移区；在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
根据生产半导体器件的方法的实施例，方法包括：在碳化硅(SiC)衬底中形成第一导电类型的漂移区；形成第二导电类型的本体区，其在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区；形成第一导电类型的源极区，其在本体区中并且与沟道区的第一端部邻接；形成第一导电类型的延伸区，其在本体区的与源极区相对的一侧处，并且从第一表面竖向地延伸到漂移区；形成第二导电类型的掩埋区，其在本体区下方，该掩埋区具有朝向第一表面延伸并且与延伸区邻接的拖尾；以及形成第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
根据碳化硅(SiC)器件的实施例，SiC器件包括：第一导电类型的漂移区；在漂移区上方并且具有沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区下方并且具有朝向沟道区向上延伸的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其邻接沟道区的与第一端部相对的第二端部。掩埋区在补偿区下方延伸。补偿区的平均掺杂浓度大于掩埋区的拖尾的平均掺杂浓度，从而补偿区过补偿掩埋区的拖尾并且将拖尾与沟道区的第二端部分离。
本领域技术人员在阅读以下详细描述并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了实施例并且在随后的描述中详述实施例。
图1图示SiC器件的实施例的部分横截面视图，该SiC器件具有用于遮蔽器件的栅极电介质免受高电场影响的掩埋区和用于过补偿掩埋区的注入拖尾的补偿区。
图2A至图2F图示在生产图1中示出的SiC器件的不同阶段期间具有补偿区的一个晶体管单元的相应的部分横截面视图。
图3A至图3F图示根据另一实施例的在生产图1中示出的SiC器件的不同阶段期间具有补偿区的一个晶体管单元的相应的部分横截面视图。
图4图示具有掩埋区和补偿区的SiC器件的另一实施例的部分横截面视图，掩埋区用于遮蔽器件的栅极电介质免受高电场影响，补偿区用于过补偿掩埋区的注入拖尾。
图5A至图5G图示在生产图4中示出的SiC器件的不同阶段期间具有补偿区的一个晶体管单元的相应的部分横截面视图。
图6A至图6F图示根据另一实施例的在生产图4中示出的SiC器件的不同阶段期间具有补偿区的一个晶体管单元的相应的部分横截面视图。
具体实施方式
在此描述的实施例提供了一种SiC器件以及制造这样的SiC器件的方法，所述SiCk器件具有用于遮蔽器件的栅极电介质免受高电场影响的掩埋区和用于过补偿掩埋区的注入拖尾(在下面也称为掩埋区的拖尾)的补偿区。补偿区具有与掩埋(遮蔽)区相反的导电类型，并且具有足以过补偿掩埋区的拖尾的掺杂浓度。如在此所使用的，术语“过补偿”意味着在SiC器件的同一区中一种导电类型的掺杂剂杂质较之相反导电类型的掺杂剂杂质在数量上超出。例如，当过补偿时，初始p型的半导体区变为至少弱n型。同样，当过补偿时，初始n型的半导体区变为至少弱p型。通过以在此描述的方式过补偿掩埋区的拖尾，从而拖尾被通过具有与掩埋区相反的导电类型的区与器件的沟道区分离。这样，SiC器件可以更少地受到与用于形成掩埋区的注入掩模的边缘角度相关联的不利影响。
图1图示半导体器件100的两个相邻的晶体管单元T1、T2的部分横截面视图。半导体器件100可以包括数十、数百、数千或者甚至更多的这样的晶体管单元。半导体器件100包括碳化硅(SiC)衬底102。SiC衬底102可以包括SiC基底104(诸如SiC生长衬底或外延层)以及在SiC基底104上生长的一个或多个外延层106。第一导电类型的漂移区108形成在SiC衬底102中，并且由晶体管单元T1、T2共享。
每个晶体管单元T1、T2包括在SiC衬底102中在漂移区108上方形成的与第一导电类型相反的第二导电类型的本体区110。本体区110具有与SiC衬底102的第一表面114邻接的沟道区112。第一导电类型的源极区116形成在本体区110中并且与沟道区112的第一端部邻接。
第一导电类型的漏极区118在SiC衬底102中形成在漂移区108下方。漏极区118在SiC衬底102的与第一表面114相对的第二表面120处邻接漏极接触119。
第一导电类型的延伸区122形成在本体区110的与源极区116相对的一侧处。延伸区122竖向地延伸到漂移区108。延伸区122提供在漂移区108和形成在SiC衬底102中的第一导电类型的补偿区124之间的导电路径。补偿区124从延伸区122沿着SiC衬底102的第一表面114横向地突出到本体区110中。根据图1中图示的实施例，补偿区124在相邻的晶体管单元T1、T2的本体区110之间沿着SiC衬底102的第一表面114无中断地延伸。
SiC器件100还包括形成在SiC衬底102的第一表面114上的绝缘栅极126以用于控制每个晶体管单元T1、T2的沟道区112的导电状态。根据该实施例，SiC器件100是平面栅极器件，并且绝缘栅极126包括栅极电介质128和栅极电极130。栅极电介质128将栅极电极130与SiC衬底102的第一表面114分离开。通过在栅极电极130和对应的源极区116之间施加电压来控制每个晶体管单元T1、T2的沟道区112的导电状态。补偿区124可以沿着绝缘栅极126比延伸区122朝向源极区116在横向上延伸得更远，例如，具有半岛或细长结构的形状。
每个晶体管单元T1、T2还包括在SiC衬底102中在本体区110下方形成的第二导电类型的掩埋区132，并且与延伸区122一起形成pn-JFET(结型场效应晶体管)。掩埋区132针对大的源极-漏极电压遮蔽栅极电介质128免受高电场影响。由于在半导体器件的制造中所采用的光刻和蚀刻处理的不完美性质，用于注入每个晶体管单元T1、T2的掩埋(遮蔽)区132的掩模(未示出)具有倾斜 (成角度)的侧壁。因此所得到的掩埋区132具有朝向SiC衬底102的第一表面114延伸的注入拖尾134，这是由于注入掩模在该区中不具有完全的阻挡能力。掩埋区132的拖尾134邻接在本体区110的与源极区116相对的一侧处形成的第一导电类型的延伸区122。每个掩埋区132的拖尾134由图1中的相应的一组虚线表示。
补偿区124终止于沟道区112的与源极区116相对的第二端部处，并且被提供用于过补偿掩埋区132的拖尾134，从而拖尾134与沟道区112的第二端部分离。至少最靠近SiC衬底102的第一表面114的拖尾134的上部被补偿区124过补偿，这意味着由于补偿区124的存在，至少拖尾134的上部的初始导电类型已经被相反的导电类型取代。换句话说，如果不是由于补偿区124的存在，则沟道区112的与源极区116相对的第二端部将邻接第二导电类型而不是第一导电类型的区。
在n沟道SiC器件的情况下，第一导电类型是n型并且第二导电类型是p型。相反地，在p沟道SiC器件的情况下，第一导电类型是p型并且第二导电类型是n型。对于n沟道SiC器件而言，至少初始为p型的拖尾134的上部被补偿区124过补偿，并且因此现在为n型。对于p沟道SiC器件而言，至少初始为n型的拖尾134的上部被补偿区124过补偿，并且因此现在为p型。
在两种(n沟道和p沟道)类型的SiC器件中，补偿区124将掩埋区132的拖尾134与沟道区112的与源极区116相对的端部分离开，并且形成沟道区112和延伸区122之间的横向连接。这样，SiC器件100更少地受到与用于形成每个晶体管单元T1、T2的掩埋区132的注入掩模的边缘/侧壁角度相关联的不利影响。
例如，通过在SiC器件100中包括补偿区124，掩埋区132的拖尾134对沟道区112具有很小的影响或没有影响，并且因此对阈值电压具有很小的影响或没有影响。通过提供补偿区124，掩埋区132被有效地延伸以容纳用于所得到的鼻部的横向空间。这样的延伸的掩埋区132可以更有效地遮蔽沟道区112的与源极区116相对的端部免受由漏极电势引发的电场影响。这可以导致更低的DIBL。此外，补偿区124延伸了形成在掩埋区132和延伸区122之间的p-n JFET结区的长度，由此降低了饱和电流。即使没有注入拖尾134，由于通过补偿区124而使得能够有延伸的JFET区，因而得到降低的饱和电流。
如从SiC衬底102的第一表面114测量的那样，与源极区116和本体区110这两者相比补偿区124可以在SiC衬底102中具有更浅的平均深度。
分离地或组合地，补偿区124可以具有比延伸区122大的掺杂浓度。一般而言，贯穿于本申请，如果比较两个区(例如，补偿区124和延伸区122)的掺杂浓度，则如果所述两个区部分地重叠，则该比较可以仅指代两个区的非重叠的部分。例如，在两个区122、124的非重叠部分中，补偿区124的净掺杂浓度可以在大约3e16 cm-3至大约3e17 cm-3的范围内，并且延伸区122的净掺杂浓度可以在大约3e16 cm-3至大约1e17 cm-3的范围内。
分离地或组合地，在SiC衬底102的在其处形成沟道区112的第一表面114处补偿区124可以具有比本体区110略低的净掺杂浓度。例如，补偿区124和沟道区112的每个可以具有在大约3e16 cm-3至大约3e17 cm-3的范围内的净掺杂浓度。
分离地或组合地，与掩埋(遮蔽)区132的净掺杂浓度相比补偿区124可以具有大约大概为十分之一倍的净掺杂浓度。例如，补偿区124可以具有在大约3e16 cm-3至大约3e17cm-3的范围内的净掺杂浓度，并且掩埋区132可以具有大约3e18 cm-3的净掺杂浓度。
分离地或组合地，与源极区116的净掺杂浓度相比补偿区124可以具有低得多的净掺杂浓度。例如，补偿区124可以具有在大约3e16 cm-3至大约3e17 cm-3的范围内的净掺杂浓度，并且源极区116可以具有大约2e19 cm-3的净掺杂浓度。以上提供的掺杂浓度示例可以在这些值附近的窗口内变化。
图2A至图2F图示在生产图1中示出的半导体器件100的不同阶段期间具有补偿区124的一个晶体管单元的相应的简化的部分横截面视图。
图2A示出在进行第一导电类型的掺杂剂到SiC衬底102的第一表面114中的毯覆式注入200以限定补偿区124的掺杂轮廓202期间的SiC衬底102。毯覆式注入200的剂量被选取从而掺杂轮廓202产生针对补偿区124的平均掺杂浓度，该平均掺杂浓度大于随后要形成的掩埋区132的拖尾134的平均掺杂浓度。如果补偿区124的平均掺杂浓度太低，则该区中的器件的电阻可能太大，并且最坏的情况下补偿区124不能过补偿掩埋区132的拖尾134。如果补偿区124的平均掺杂浓度太高，则电场增加，这可能引起针对栅极电介质128的可靠性问题。补偿区124的最小掺杂取决于几个因素，包括掩埋区注入的剂量、掩埋区注入的能量、以及在掩埋区注入期间使用的掩模204的边缘/侧壁216的角度(α)。如果掩埋区注入掩模204的边缘/侧壁216与注入方向之间的角度α大，则所得到的拖尾134将非常明显，并且使用更高的注入剂量来形成补偿区124。相反，如果掩埋区注入掩模204的边缘/侧壁216与注入方向之间的角度α小(例如，接近0度)和/或掩埋区注入掩模204的边缘/侧壁216几乎垂直于SiC衬底102的第一表面114(例如，接近90度)，则所得到的拖尾134几乎不存在，并且可以对应地减小用于补偿区124的剂量。
在毯覆式注入200之后，如在图2B中示出那样，在SiC衬底102的第一表面114上形成掩模204。掩模204具有开口206，其限定了用于源极区116的位置。在一个实施例中，掩模204是氧化物硬掩模，并且开口206是使用多晶硅掩模210而被蚀刻通过氧化物硬掩模204的。通过如下来形成源极区116：将第一导电类型的掺杂剂通过掩模204中的开口206注入208到SiC衬底102的第一表面114中。
在形成源极区116之后，加宽掩模204中的开口206以限定用于本体区110的位置，如在图2C中示出那样。替换地，可以在SiC衬底102的第一表面114上形成具有开口的新掩模(未示出)，所述开口限定用于本体区110的位置。
在任一情况下，然后通过如下来形成本体区110：如在图2D中示出那样通过掩模204中的加宽的开口206'或者通过新掩模(未示出)中的开口将第二导电类型的掺杂剂注入212到SiC衬底102的第一表面114中。在SiC衬底102的在其处形成道区112的第一表面114处与用于补偿区124的掺杂轮廓202相比本体区110具有略微更高或大致相同的量值的净掺杂浓度，以限定补偿区124和沟道区112之间的边界/边缘。
在形成本体区110之后，掩模204中的开口206'再次被加宽以限定用于掩埋(遮蔽)区132的位置，如在图2E中示出那样。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于掩埋区132的位置的开口的新掩模。
在任一情况下，如在图2F中示出那样通过掩模204中的加宽的开口206″或者通过新掩模(未示出)中的开口执行第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入214，以限定掩埋区132的掺杂轮廓。由于在半导体器件的制造中采用的光刻和蚀刻处理的不完美的性质，用于注入掩埋(遮蔽)区132的掩模204具有倾斜的/成角度的侧壁216。因此掩埋区132的掺杂轮廓包括朝向SiC衬底102的第一表面114延伸的注入拖尾134，这是由于掩模204在该区中不具有完全的阻挡能力。与限定补偿区124的掺杂轮廓202的第一导电类型的掺杂剂200相比限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂214是以更高的剂量并且还以更大的能量被注入的，从而限定补偿区124的掺杂轮廓202的第一导电类型的掺杂剂200过补偿在沟道区112的与源极区116相对的端部处的注入拖尾134。掩埋区132的拖尾134在图2F中由一组虚线表示，以指示至少拖尾134的最靠近SiC衬底102的第一表面114的上部已经被补偿区124过补偿。
图3A至图3F图示根据另一实施例的在生产图1中示出的半导体器件100的不同阶段期间具有补偿区124的一个晶体管单元的相应的简化的部分横截面视图。图3A至图3C中示出的处理分别对应于在图2A至图2C中示出的处理。因此不提供对图3A至图3C的进一步描述。
然而，根据在图3A至图3F中图示的实施例，掩埋区132在本体区110之前形成。
更特别地，在形成源极区116之后并且在形成本体区110之前，加宽掩模204中的开口206以限定用于掩埋区132的位置，如在图3D中示出那样。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于掩埋区132的位置的开口的新掩模(未示出)。
在任一情况下，通过如在图3D中示出那样的掩模204中的加宽的开口206'或限定用于掩埋区132的位置的新掩模(未示出)中的开口执行第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入300，以限定掩埋区132的掺杂轮廓。如在上面解释那样，用于注入掩埋(遮蔽)区132的掩模204具有倾斜/成角度的侧壁216。因此，掩埋区132的掺杂轮廓包括朝向SiC衬底102的第一表面114延伸的注入拖尾134。与限定补偿区124的掺杂轮廓202的第一导电类型的掺杂剂200相比限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂300是以更高的剂量并且还以更大的能量被注入的，从而限定补偿区124的掺杂轮廓202的第一导电类型的掺杂剂200过补偿在沟道区112的与源极区116相对的端部处的注入拖尾134，由此限定补偿区124与沟道区112之间的边界/边缘。
在形成掩埋区132之后，使掩模204中的加宽的开口206'变窄以限定用于本体区110的位置。根据在图3E中图示的实施例，通过在掩模204中的加宽的开口206'的倾斜/成角度的侧壁216上形成间隔部302来使掩模204中的加宽的开口206'变窄。例如，可以通过在SiC衬底102上沉积间隔部材料并且图案化间隔部材料以便在掩模204中的加宽的开口206'的倾斜/成角度的侧壁216上留下间隔部302来形成间隔部302。在另一实施例中，可以在SiC衬底102的第一表面114上形成具有限定用于本体区110的位置开口的新掩模。
在每种情况下，通过如在图3F中示出那样的掩模204中的变窄的开口206'''或者限定用于本体区110的位置的新掩模(未示出)中的开口执行第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入304，以限定本体区110的掺杂轮廓。与限定补偿区124的掺杂轮廓202的第一导电类型的掺杂剂200相比限定本体区110的掺杂轮廓的第二导电类型的掺杂剂304是以更高的剂量被注入的，从而限定本体区110的掺杂轮廓的第二导电类型的掺杂剂304过补偿沟道区112中的第一导电类型的掺杂剂200。
图4图示半导体器件400的两个相邻的晶体管单元T1、T2的部分横截面视图。在图4中图示的半导体器件400与在图1中图示的半导体器件100类似。然而不同在于，补偿区124没有沿着SiC衬底102的第一表面114在相邻的晶体管单元T1、T2的本体区110之间无中断地延伸。相反，每个补偿区124被定位到对应的晶体管单元T1、T2。根据该实施例，与SiC衬底102的第一表面114邻接的延伸区122的一部分将相邻的晶体管单元T1、T2的补偿区124分离开。所定位的补偿区124可以是通过掩模注入而不是图2A和图3A中示出的毯覆式注入200来形成的。
图5A至图5G图示在生产图4中示出的半导体器件400的不同阶段期间具有被定位的补偿区124的一个晶体管单元的相应的简化的部分横横截面视图。
在图5A中，在SiC衬底102的第一表面114上形成掩模500。掩模500具有开口502，其具有限定用于源极区116位置的第一宽度。在一个实施例中，掩模500是氧化物硬掩模，并且开口502是使用多晶硅掩模504而被蚀刻通过氧化物硬掩模500的。通过如下来形成源极区116：通过掩模500中的开口502将第一导电类型的掺杂剂注入506到SiC衬底102的第一表面114中。
在形成源极区116之后，将掩模500中的开口502加宽508到第二宽度，限定用于本体区110的位置，如在图5B中示出那样。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于本体区110的位置的开口的新掩模(未示出)。
图5C示出进行通过掩模中的加宽的开口502'或限定用于本体区110的位置的新掩模(未示出)中的开口的第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入510，以限定本体区110的掺杂轮廓。
在形成本体区110之后，图5D示出将掩模500中的开口502'加宽512到大于第二宽度的第三宽度，以限定用于掩埋区132的位置。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于掩埋区132的位置的开口的新掩模(未示出)。
在任一情况下，图5E示出进行通过掩模500中的加宽的开口502″或限定用于掩埋区132的位置的新掩模(未示出)中的开口的第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入514，以限定掩埋区132的掺杂轮廓。如上面解释的那样，用于注入掩埋(遮蔽)区132的掩模500具有倾斜/成角度的侧壁516。因此，掩埋区132的掺杂轮廓包括朝向SiC衬底102的第一表面114延伸的注入拖尾134，这是由于掩模500在该区中不具有完全的阻挡能力。
与限定源极区116的掺杂轮廓的第一导电类型的掺杂剂506相比限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂514是以更低的剂量被注入的。与限定本体区110的掺杂轮廓的第二导电类型的掺杂剂510相比限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂514是以更大的能量被注入的，从而掩埋区132被形成在SiC衬底102中的本体区110下方。
在形成掩埋区132之后，图5F图示将掩模500中的开口502"加宽516到大于第三宽度的第四宽度，以限定用于补偿区124的位置。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于补偿区124的位置的开口的新掩模(未示出)。
在任一情况下，图5G示出进行通过掩模500中的加宽的开口502'''或者通过限定用于补偿区124的位置的新掩模(未示出)中的开口的第一导电类型的掺杂剂到SiC衬底102的第一表面114中的注入518，以限定补偿区124的掺杂轮廓。根据该实施例，仅在需要补偿掩埋区132的注入拖尾134的地方执行第一导电类型的目标注入518。
与限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂514相比限定补偿区124的掺杂轮廓的第一导电类型的掺杂剂518是以更低的剂量和更低的能量被注入的，从而限定补偿区124的掺杂轮廓的第一导电类型的掺杂剂518过补偿在沟道区112的与源极区116相对的端部处的注入拖尾134。掩埋区132的拖尾134在图5G中由一组虚线表示，以指示至少拖尾134的最靠近SiC衬底102的第一表面114的上部已经被补偿区124过补偿。
图6A至图6F图示根据另一实施例的在生产图4中示出的半导体器件400的不同阶段期间具有补偿区124的一个晶体管单元的相应的简化的部分横截面视图。图6A和图6B中示出的处理分别对应于图5A和图5B中示出的处理。因此，不提供对图6A和图6B的进一步描述。
然而，根据图6A至图6F中图示的实施例，掩埋区132在本体区110之前形成。
更特别地，在形成源极区116以及加宽508掩模500中的开口502或者形成具有限定用于掩埋区132的位置的开口的新掩模(未示出)之后，图6C示出进行通过掩模500中的加宽的开口502'或限定用于掩埋区132的位置的新掩模(未示出)中的开口的第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入600，以限定掩埋区132的掺杂轮廓。如上面解释的那样，用于注入掩埋(遮蔽)区132的掩模500可能具有倾斜/成角度的侧壁512。此外或者作为替换，掺杂剂可以是以高的能量和/或更高的剂量被注入的。具有倾斜/成角度的侧壁512的掩模500或者高的注入能量或者这两者的组合可能造成掩埋区132的包括朝向SiC衬底102的第一表面114延伸的注入拖尾134的掺杂轮廓。
在形成掩埋区132之后，如在图6D中示出那样，使掩模500中的加宽的开口502'变窄到用于形成掩埋区132的宽度502'和用于形成源极区116的宽度502之间的宽度，以限定用于本体区110的位置。根据图6D中图示的实施例，通过在掩模500中的加宽的开口502'的倾斜/成角度的侧壁516上形成间隔部602来使用于形成掩埋区132的掩模500中的加宽的开口502'变窄。例如，可以通过在SiC衬底102上沉积间隔部材料并且对间隔部材料进行图案化以便在掩模500中的加宽的开口502'的倾斜/成角度的侧壁516上留下间隔部602来形成间隔部602。在另一实施例中，可以在SiC衬底102的第一表面114上形成具有限定用于本体区110的位置的开口的新掩模。
图6D还示出进行通过掩模500中的变窄的开口502″或限定用于本体区110的位置的新掩模(未示出)中的开口的第二导电类型的掺杂剂到SiC衬底102的第一表面114中的注入604，以限定本体区110的掺杂轮廓。与限定源极区116的掺杂轮廓的第一导电类型的掺杂剂506相比限定本体区110的掺杂轮廓的第二导电类型的掺杂剂604是以更低的剂量被注入的。与限定本体区110的掺杂轮廓的第二导电类型的掺杂剂604相比限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂600是以更大的能量被注入的，从而掩埋区132被形成在SiC衬底102中的本体区110下方。
在形成本体区110之后，图6E示出将掩模500中的开口502″加宽606到大于用于形成掩埋区132的宽度502'的宽度。如果间隔部602先前被用于使掩模500中的开口502'变窄以形成本体区110，则作为掩模加宽处理的一部分将间隔部602移除。替换地，可以在SiC衬底102的第一表面114上形成具有限定用于补偿区124的位置的开口的新掩模(未示出)。
在任一情况下，图6F示出进行通过掩模500中的加宽的开口502'''或者通过限定用于补偿区124的位置的新掩模(未示出)中的开口的第一导电类型的掺杂剂到SiC衬底102的第一表面114中的注入608，以限定补偿区124的掺杂轮廓。与限定掩埋区132的掺杂轮廓的第二导电类型的掺杂剂600相比限定补偿区124的掺杂轮廓的第一导电类型的掺杂剂608是以更低的剂量和更低的能量被注入的，从而限定补偿区124的掺杂轮廓的第一导电类型的掺杂剂608过补偿在沟道区112的与源极区116相对的端部处的注入拖尾134。
在图5A至图5G和图6A至图6F中图示的实施例避免了将用于形成补偿区124的掺杂剂注入到延伸区122中，由此与用于形成图2A至图2F和图3A至图3F中的补偿区124的毯覆式注入处理相比降低了栅极电介质128中的电场。在图2A至图2F和图3A至图3F中图示的实施例更易于实现，这是由于使用毯覆式注入而不是目标注入来形成补偿区124。
上面描述的并且在图2A至图2F、图3A至图3F、图5A至图5G和图6A至图6F中图示的方法实施例中的每个产生SiC，该SiC包括：第一导电类型的漂移区108；在漂移区108上方并且具有沟道区112的第二导电类型的本体区110；在本体区110中并且邻接沟道区112的第一端部的第一导电类型的源极区116；在本体区110下方并且具有朝向沟道区112向上延伸的拖尾134的第二导电类型的掩埋区132；以及，第一导电类型的补偿区124，其邻接沟道区112的与第一端部相对的第二端部，其中掩埋区132在补偿区124下方延伸，并且其中补偿区124的平均掺杂浓度大于掩埋区132的拖尾134的平均掺杂浓度，从而补偿区124过补偿掩埋区132的拖尾134并且将拖尾134与沟道区112的第二端部分离。
虽然本公开不限制于如此，但是下面的编号示例展示了本公开的一个或多个方面。
示例1。一种半导体器件，包括：碳化硅(SiC)衬底，其包括：第一导电类型的漂移区；在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
示例2。示例1的半导体器件，其中，如从第一表面测量那样，与源极区和本体区这两者相比补偿区在SiC衬底中具有更浅的平均深度。
示例3。示例1或2的半导体器件，其中，与延伸区相比补偿区被更重地掺杂。
示例4。示例1至3中的任何一个的半导体器件，其中，半导体器件进一步包括在第一表面上并且被配置为控制沟道区的导电状态的绝缘栅极，其中，与延伸区相比补偿区沿着绝缘栅极朝向源极区在横向上延伸得更远。
示例5。示例1至4中的任何一个的半导体器件，其中，半导体器件进一步包括在漂移区下方并且邻接SiC衬底的与第一表面相对的第二表面的第一导电类型的漏极区。
示例6。一种生产半导体器件的方法，该方法包括：在碳化硅(SiC)衬底中形成第一导电类型的漂移区；形成第二导电类型的本体区，其在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区；形成第一导电类型的源极区，其在本体区中并且与沟道区的第一端部邻接；形成第一导电类型的延伸区，其在本体区的与源极区相对的一侧处，并且竖向地延伸到漂移区；形成第二导电类型的掩埋区，其在本体区下方，该掩埋区具有朝向第一表面延伸并且与延伸区邻接的拖尾；以及形成第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
示例7。示例6的方法，其中，形成补偿区包括将第一导电类型的掺杂剂毯覆式注入到SiC衬底的第一表面中以限定补偿区的掺杂轮廓，该掺杂轮廓与掩埋区的拖尾的平均掺杂浓度相比具有更大的平均掺杂浓度。
示例8。示例7的方法，其中，形成掩埋区包括：在毯覆式注入之后，在SiC衬底的第一表面上形成掩模，该掩模具有限定用于源极区的位置的开口；在形成源极区之后，加宽掩模中的开口或形成具有开口的新掩模以限定用于本体区的位置；以及在形成本体区之后，进一步加宽掩模中的开口或形成具有开口的新掩模以限定用于掩埋区的位置，并且然后通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括与掩埋区的拖尾对应的注入拖尾，其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量和更大的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿在沟道区的第二端部处的注入拖尾。
示例9。示例7的方法，其中，形成掩埋区包括：在毯覆式注入之后，在SiC衬底的第一表面上形成掩模，该掩模具有限定用于源极区的位置的开口；在形成源极区之后，加宽掩模中的开口或形成具有开口的新掩模以限定用于掩埋区的位置；以及通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾，其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量和更大的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
示例10。示例9的方法，其中，形成本体区包括：在形成掩埋区之后，使掩模中的加宽的开口变窄或形成具有开口的新掩模以限定用于本体区的位置；以及通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓，其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定本体区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量被注入的，从而限定本体区的掺杂轮廓的第二导电类型的掺杂剂过补偿沟道区中的第一导电类型的掺杂剂。
示例11。示例10的方法，其中，使掩模中的加宽的开口变窄包括在掩模中的加宽的开口的侧壁上形成间隔部。
示例12。示例6的方法，其中，形成源极区包括：在SiC衬底的第一表面上形成掩模，该掩模具有限定用于源极区的位置的开口(开口具有第一宽度)；以及通过掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定源极区的掺杂轮廓。
示例13。示例12的方法，其中，形成本体区包括：在形成源极区之后，将掩模中的开口加宽到大于第一宽度的第二宽度或者形成具有开口的新掩模以限定用于本体区的位置；以及通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓。
示例14。示例13的方法，其中，形成掩埋区包括：在形成本体区之后，将掩模中的开口加宽到大于第二宽度的第三宽度或者形成具有开口的新掩模以限定用于掩埋区的位置；以及通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾，其中，与限定源极区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更低的剂量被注入的，其中，与限定本体区的掺杂轮廓的第二导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更大的能量被注入的，从而在本体区下方形成掩埋区。
示例15。示例14的方法，其中，形成补偿区包括：在形成掩埋区之后，通过限定用于补偿区的位置的具有第三宽度的掩模或具有开口的新掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定补偿区的掺杂轮廓，其中，与限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂相比限定补偿区的掺杂轮廓的第一导电类型的掺杂剂是以更低的剂量和更低的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
示例16。示例12的方法，其中，形成掩埋区包括：在形成源极区之后，将掩模中的开口加宽到大于第一宽度的第二宽度或者形成具有开口的新掩模以限定用于掩埋区的位置；以及通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾。
示例17。示例16的方法，其中，形成本体区包括：在形成掩埋区之后，使掩模中的开口变窄到在第二宽度和第一宽度之间的第三宽度或者形成具有开口的新掩模以限定用于本体区的位置；以及通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓，其中，与限定源极区的掺杂轮廓的第一导电类型的掺杂剂相比限定本体区的掺杂轮廓的第二导电类型的掺杂剂是以更低的剂量被注入的，其中，与限定本体区的掺杂轮廓的第二导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以大的能量被注入的，从而掩埋区形成在本体区下方。
示例18。示例17的方法，其中，使掩模中的开口变窄到第三宽度包括在具有第二宽度的掩模中的开口的侧壁上形成间隔部。
示例19。示例17或18的方法，其中，形成补偿区包括：在形成本体区之后，将掩模中的开口加宽到大于第三宽度的第四宽度或者形成具有开口的新掩模以限定用于补偿区的位置；以及通过限定用于补偿区的位置的掩模或新掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定补偿区的掺杂轮廓，其中，与限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂相比限定补偿区的掺杂轮廓的第一导电类型的掺杂剂是以更低的剂量和更低的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
实施例20。一种碳化硅(SiC)器件，包括：第一导电类型的漂移区；在漂移区上方并且具有沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区下方并且具有朝向沟道区向上延伸的拖尾的第二导电类型的掩埋区；以及第一导电类型的补偿区，其邻接沟道区的与第一端部相对的第二端部，其中，掩埋区在补偿区下方延伸，其中，补偿区的平均掺杂浓度大于掩埋区的拖尾的平均掺杂浓度，从而补偿区过补偿掩埋区的拖尾并且将该拖尾与沟道区的第二端部分离。
实施例21。一种半导体器件，包括碳化硅(SiC)衬底，碳化硅衬底包括：第一导电类型的漂移区；在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；在本体区下方的第二导电类型的掩埋区；以及第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处。
实施例22。一种半导体器件，包括碳化硅(SiC)衬底，碳化硅衬底包括：第一导电类型的漂移区；在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；在本体区下方的第二导电类型的掩埋区；以及第一导电类型的补偿区，其在沟道区的与第一端部相对的第二端部处至少部分地被本体区包围，并且在补偿区的底部处至少部分地被延伸区包围或重叠。
诸如“第一”、“第二”等的术语被用于描述各种元件、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元素。
如在此使用的那样，术语“具有”、“包含”、“包括”、和“包括有”等是开放式术语，其指示所声明的元素或特征的存在但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。
要理解的是，除非另外具体地注明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种各样的替换和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (20)

1.一种半导体器件，包括：
碳化硅(SiC)衬底，其包括：
第一导电类型的漂移区；
在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区的第二导电类型的本体区；
在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；
在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区的第一导电类型的延伸区；
在本体区下方并且具有朝向第一表面延伸并且与延伸区邻接的拖尾的第二导电类型的掩埋区；以及
第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
2.根据权利要求1所述的半导体器件，其中，如从第一表面测量那样，与源极区和本体区这两者相比补偿区在SiC衬底中具有更浅的平均深度。
3.根据权利要求1所述的半导体器件，其中，在补偿区和延伸区的非重叠的部分中，补偿区与延伸区相比被更重地掺杂。
4.根据权利要求1所述的半导体器件，进一步包括在第一表面上并且被配置为控制沟道区的导电状态的绝缘栅极，其中，与延伸区相比补偿区沿着绝缘栅极朝向源极区在横向上延伸得更远。
5.根据权利要求1所述的半导体器件，进一步包括在漂移区下方并且邻接SiC衬底的与第一表面相对的第二表面的第一导电类型的漏极区。
6.一种生产半导体器件的方法，所述方法包括：
在碳化硅(SiC)衬底中形成第一导电类型的漂移区；
形成第二导电类型的本体区，其在漂移区上方并且具有与SiC衬底的第一表面邻接的沟道区；
形成第一导电类型的源极区，其在本体区中并且与沟道区的第一端部邻接；
形成第一导电类型的延伸区，其在本体区的与源极区相对的一侧处并且竖向地延伸到漂移区；
形成第二导电类型的掩埋区，其在本体区下方，掩埋区具有朝向第一表面延伸并且与延伸区邻接的拖尾；以及
形成第一导电类型的补偿区，其沿着第一表面从延伸区突出到本体区中并且终止于沟道区的与第一端部相对的第二端部处，补偿区过补偿掩埋区的拖尾，从而拖尾与沟道区的第二端部分离。
7.根据权利要求6所述的方法，其中，形成补偿区包括：
将第一导电类型的掺杂剂毯覆式注入到SiC衬底的第一表面中以限定补偿区的掺杂轮廓，该掺杂轮廓与掩埋区的拖尾的平均掺杂浓度相比具有更大的平均掺杂浓度。
8.根据权利要求7所述的方法，其中，形成掩埋区包括：
在毯覆式注入之后，在SiC衬底的第一表面上形成掩模，掩模具有限定用于源极区的位置的开口；
在形成源极区之后，加宽掩模中的开口或形成具有开口的新掩模以限定用于本体区的位置；以及
在形成本体区之后，进一步加宽掩模中的开口或形成具有开口的新掩模以限定用于掩埋区的位置，并且然后通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括与掩埋区的拖尾对应的注入拖尾，
其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量和更大的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿在沟道区的第二端部处的注入拖尾。
9.根据权利要求7所述的方法，其中，形成掩埋区包括：
在毯覆式注入之后，在SiC衬底的第一表面上形成掩模，掩模具有限定用于源极区的位置的开口；
在形成源极区之后，加宽掩模中的开口或形成具有开口的新掩模以限定用于掩埋区的位置；以及
通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾，
其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量和更大的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
10.根据权利要求9所述的方法，其中，形成本体区包括：
在形成掩埋区之后，使掩模中的加宽的开口变窄或形成具有开口的新掩模以限定用于本体区的位置；以及
通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓，
其中，与限定补偿区的掺杂轮廓的第一导电类型的掺杂剂相比限定本体区的掺杂轮廓的第二导电类型的掺杂剂是以更高的剂量被注入的，从而限定本体区的掺杂轮廓的第二导电类型的掺杂剂过补偿沟道区中的第一导电类型的掺杂剂。
11.根据权利要求10所述的方法，其中，使掩模中的加宽的开口变窄包括：
在掩模中的加宽的开口的侧壁上形成间隔部。
12.根据权利要求6所述的方法，其中，形成源极区包括：
在SiC衬底的第一表面上形成掩模，该掩模具有限定用于源极区的位置的开口，开口具有第一宽度；以及
通过掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定源极区的掺杂轮廓。
13.根据权利要求12所述的方法，其中，形成本体区包括：
在形成源极区之后，将掩模中的开口加宽到大于第一宽度的第二宽度或者形成具有开口的新掩模以限定用于本体区的位置；以及
通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓。
14.根据权利要求13所述的方法，其中，形成掩埋区包括：
在形成本体区之后，将掩模中的开口加宽到大于第二宽度的第三宽度或者形成具有开口的新掩模以限定用于掩埋区的位置；以及
通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾，
其中，与限定源极区的掺杂轮廓的第一导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更低的剂量被注入的，
其中，与限定本体区的掺杂轮廓的第二导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以更大的能量被注入的，从而在本体区下方形成掩埋区。
15.根据权利要求14所述的方法，其中，形成补偿区包括：
在形成掩埋区之后，通过限定用于补偿区的位置的具有第三宽度的掩模或具有开口的新掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定补偿区的掺杂轮廓，
其中，与限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂相比限定补偿区的掺杂轮廓的第一导电类型的掺杂剂是以更低的剂量和更低的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
16.根据权利要求12所述的方法，其中，形成掩埋区包括：
在形成源极区之后，将掩模中的开口加宽到大于第一宽度的第二宽度或者形成具有开口的新掩模以限定用于掩埋区的位置；以及
通过限定用于掩埋区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定掩埋区的掺杂轮廓，掩埋区的掺杂轮廓包括朝向第一表面延伸的注入拖尾。
17.根据权利要求16所述的方法，其中，形成本体区包括：
在形成掩埋区之后，使掩模中的开口变窄到在第二宽度和第一宽度之间的第三宽度或者形成具有开口的新掩模以限定用于本体区的位置；以及
通过限定用于本体区的位置的掩模或新掩模中的开口将第二导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定本体区的掺杂轮廓，
其中，与限定源极区的掺杂轮廓的第一导电类型的掺杂剂相比限定本体区的掺杂轮廓的第二导电类型的掺杂剂是以更低的剂量被注入的，
其中，与限定本体区的掺杂轮廓的第二导电类型的掺杂剂相比限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂是以大的能量被注入的，从而掩埋区形成在本体区下方。
18.根据权利要求17所述的方法，其中，使掩模中的开口变窄到第三宽度包括：
在具有第二宽度的掩模中的开口的侧壁上形成间隔部。
19.根据权利要求17所述的方法，其中，形成补偿区包括：
在形成本体区之后，将掩模中的开口加宽到大于第三宽度的第四宽度或者形成具有开口的新掩模以限定用于补偿区的位置；以及
通过限定用于补偿区的位置的掩模或新掩模中的开口将第一导电类型的掺杂剂注入到SiC衬底的第一表面中，以限定补偿区的掺杂轮廓，
其中，与限定掩埋区的掺杂轮廓的第二导电类型的掺杂剂相比限定补偿区的掺杂轮廓的第一导电类型的掺杂剂是以更低的剂量和更低的能量被注入的，从而限定补偿区的掺杂轮廓的第一导电类型的掺杂剂过补偿沟道区的第二端部处的注入拖尾。
20.一种碳化硅(SiC)器件，包括：
第一导电类型的漂移区；
在漂移区上方并且具有沟道区的第二导电类型的本体区；
在本体区中并且与沟道区的第一端部邻接的第一导电类型的源极区；
在本体区下方并且具有朝向沟道区向上延伸的拖尾的第二导电类型的掩埋区；以及
第一导电类型的补偿区，其邻接沟道区的与第一端部相对的第二端部，
其中，掩埋区在补偿区下方延伸，
其中，补偿区的平均掺杂浓度大于掩埋区的拖尾的平均掺杂浓度，从而补偿区过补偿掩埋区的拖尾并且将拖尾与沟道区的第二端部分离。
CN202011051349.XA 2019-10-07 2020-09-29 具有注入拖尾补偿区的碳化硅器件 Active CN112701153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/595375 2019-10-07
US16/595,375 US10957768B1 (en) 2019-10-07 2019-10-07 Silicon carbide device with an implantation tail compensation region

Publications (2)

Publication Number Publication Date
CN112701153A true CN112701153A (zh) 2021-04-23
CN112701153B CN112701153B (zh) 2023-01-03

Family

ID=72752772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011051349.XA Active CN112701153B (zh) 2019-10-07 2020-09-29 具有注入拖尾补偿区的碳化硅器件

Country Status (3)

Country Link
US (1) US10957768B1 (zh)
EP (1) EP3806161A1 (zh)
CN (1) CN112701153B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031461B2 (en) * 2019-08-25 2021-06-08 Genesic Semiconductor Inc. Manufacture of robust, high-performance devices
US11302776B1 (en) * 2021-05-31 2022-04-12 Genesic Semiconductor Inc. Method and manufacture of robust, high-performance devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297100B1 (en) * 1998-09-30 2001-10-02 Denso Corporation Method of manufacturing silicon carbide semiconductor device using active and inactive ion species
US20030089947A1 (en) * 2001-11-14 2003-05-15 Yusuke Kawaguchi Power MOSFET device
DE10303232A1 (de) * 2002-01-31 2003-08-28 Infineon Technologies Ag Hochvolt-MOS-Feldeffekttransistor
US20050280004A1 (en) * 2004-06-22 2005-12-22 Das Mrinal K Silicon carbide devices with hybrid well regions and methods of fabricating silicon carbide devices with hybrid well regions
US20060057796A1 (en) * 2002-10-18 2006-03-16 National Instit. Of Adv.Industrial Sci. And Tech. Silicon carbide semiconductor device and its method of manufacturing method
CN101065847A (zh) * 2004-11-18 2007-10-31 独立行政法人产业技术综合研究所 碳化硅mos场效应晶体管以及其制造方法
US20090090920A1 (en) * 2007-10-05 2009-04-09 Denso Corporation Silicon carbide semiconductor device
CN105428404A (zh) * 2014-06-17 2016-03-23 快捷韩国半导体有限公司 功率器件及其制造方法
US20190252498A1 (en) * 2014-11-26 2019-08-15 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a silicon carbide semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297100B1 (en) * 1998-09-30 2001-10-02 Denso Corporation Method of manufacturing silicon carbide semiconductor device using active and inactive ion species
US20030089947A1 (en) * 2001-11-14 2003-05-15 Yusuke Kawaguchi Power MOSFET device
JP2003152180A (ja) * 2001-11-14 2003-05-23 Toshiba Corp パワーｍｏｓｆｅｔ装置
DE10303232A1 (de) * 2002-01-31 2003-08-28 Infineon Technologies Ag Hochvolt-MOS-Feldeffekttransistor
US20060057796A1 (en) * 2002-10-18 2006-03-16 National Instit. Of Adv.Industrial Sci. And Tech. Silicon carbide semiconductor device and its method of manufacturing method
US20050280004A1 (en) * 2004-06-22 2005-12-22 Das Mrinal K Silicon carbide devices with hybrid well regions and methods of fabricating silicon carbide devices with hybrid well regions
CN101065847A (zh) * 2004-11-18 2007-10-31 独立行政法人产业技术综合研究所 碳化硅mos场效应晶体管以及其制造方法
US20090090920A1 (en) * 2007-10-05 2009-04-09 Denso Corporation Silicon carbide semiconductor device
CN105428404A (zh) * 2014-06-17 2016-03-23 快捷韩国半导体有限公司 功率器件及其制造方法
US20190252498A1 (en) * 2014-11-26 2019-08-15 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing a silicon carbide semiconductor device

Also Published As

Publication number Publication date
EP3806161A1 (en) 2021-04-14
US20210104605A1 (en) 2021-04-08
CN112701153B (zh) 2023-01-03
US10957768B1 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
KR102000886B1 (ko) 절연 게이트형 스위칭 장치와 그 제조 방법
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
US9954072B2 (en) Silicon-carbide semiconductor device and manufacturing method thereof
CN110828561B (zh) 用于在垂直功率器件中减小接触注入物向外扩散的氧插入的Si层
KR101941295B1 (ko) 반도체 소자
US7906808B2 (en) Semiconductor device
US9735254B2 (en) Trench-gate RESURF semiconductor device and manufacturing method
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
US20110220991A1 (en) Semiconductor device
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US9679989B2 (en) Insulated gate type switching device and method for manufacturing the same
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
KR100608188B1 (ko) 반도체 장치 및 그 제조 방법
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
US8686500B2 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US10153366B2 (en) LDMOS transistor with lightly-doped annular RESURF periphery
JP5037103B2 (ja) 炭化珪素半導体装置
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
JP2020126932A (ja) トレンチゲート型半導体装置
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
US20220336657A1 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
KR102359373B1 (ko) 고전압 반도체소자의 제조방법
CN115881817A (zh) 带缓冲漏极的晶体管器件
JP2010283366A (ja) 半導体装置
KR20150055886A (ko) 전력 반도체 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant