CN112688666B

CN112688666B - 一种仪器仪表二级均值滤波算法

Info

Publication number: CN112688666B
Application number: CN202011485247.9A
Authority: CN
Inventors: 王夏伟; 王伟; 闫立超; 许京涛; 张波
Original assignee: Beijing Dahua Radio Instrument Co ltd
Current assignee: Beijing Dahua Radio Instrument Co ltd
Priority date: 2020-12-16
Filing date: 2020-12-16
Publication date: 2022-08-19
Anticipated expiration: 2040-12-16
Also published as: CN112688666A

Abstract

本发明公开了一种仪器仪表二级均值滤波算法，采用二级滤波，滤波参数设置为a＝11,b＝4，滤波周期131.072ms；4us采样率，采用2n作为累加次数，不采用除法器。基于FPGA高速AD采集下对采集结果进行滤波，该算法也适用于其他控制器在高速AD采集后进行有的效滤波处理。能保证仪器仪表表头的电压电流回读值的真实性和稳定性，可靠性高、滤波频率能在极宽宽度范围内灵活选择、执行效率高。

Description

一种仪器仪表二级均值滤波算法

技术领域

本发明涉及一种仪器仪表，尤其涉及一种仪器仪表二级均值滤波算法。

背景技术

为了保证仪器仪表表头的电压电流回读值的真实性和稳定性，需要通过一定的处理技术，满足仪器仪表设备中对于回读电压电流等参数采集结果的滤波效果。

现有技术中：

1.有限(FIR)滤波，如图1所示：

该算法在高频率采样下当低通滤波频率越高时滤波阶数增长过大，导致占用FPGA资源过多无法综合和布局。且由于系数为整数时归一化较困难，滤波结果出现衰减；而且浮点运算占用资源较多，执行效率较低(乘法器执行效率较慢)。

2、无限(IIR)滤波：

该算法克服了有限(FIR)滤波的大部分缺点，但是对于FPGA处理器无法实现。

3、均值滤波：

其中除法操作占用时间与资源较多，而且被除数不能超过57位左右(有上限)，导致滤波频率范围不够宽。当采样频率高时，滤波频率不够低。

4、平滑均值滤波，如图2所示：

该算法需要计算效率非常高，流水方式产生均值结果，缺点是占用RAM资源过多，如果滤波阶数过大时，将导致资源占用率过高。

5、二级均值滤波，如图3所示：

该算法为两级均值算法，极大的扩展了滤波范围。加法器采用分时复用方式，两阶求和次数为2a和2b，求均值只需要截取a和b以上的结果即可，省掉了除法器的使用，降低了加法器的位数，采用分时复用的方式让两阶加法计算用一个加法器，进一步降低了资源使用率。缺点是：均值结果不是流水方式输出。

上述现有技术的滤波不能够满足仪器仪表设备中对于回读电压电流等参数采集结果的滤波效果，总结缺点有：

高采样率，低滤波频率占用资源过大；

滤波频率调节不够灵活，滤波范围不够宽。

发明内容

本发明的目的是提供一种仪器仪表二级均值滤波算法。

本发明的目的是通过以下技术方案实现的：

本发明的仪器仪表二级均值滤波算法，采用二级滤波，滤波参数设置为a＝11,b＝4，滤波周期131.072ms；

4us采样率，采用2n作为累加次数，不采用除法器。

由上述本发明提供的技术方案可以看出，本发明实施例提供的仪器仪表二级均值滤波算法，基于FPGA高速AD采集下对采集结果进行滤波，该算法也适用于其他控制器在高速AD采集后进行有的效滤波处理，可靠性高、滤波频率可在极宽宽度范围内灵活选择、执行效率高。

附图说明

图1为现有技术中有限(FIR)滤波算法示意图；

图2为现有技术中平滑均值滤波算法示意图；

图3为现有技术中二级均值滤波算法示意图；

图4为本发明实施例提供的仪器仪表二级均值滤波算法示意图。

具体实施方式

下面将对本发明实施例作进一步地详细描述。本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

本发明的仪器仪表二级均值滤波算法，其较佳的具体实施方式是：

采用二级滤波，滤波参数设置为a＝11,b＝4，滤波周期131.072ms；

4us采样率，采用2n作为累加次数，不采用除法器。

包括步骤：

1)FPGA控制ADC每4us采集电压电流值，作为输入数据；

2)每次采集数据进入滤波器，与1阶累加结果Reg_1order_Add_Sum相加，同时1 阶累加计数器Reg_1order_Add_Num加1；

3)判断1阶累加计数器Reg_1order_Add_Num的第a位是否变为1：

若为0，则回到第1)步；

若为1，则截取1阶累加结果a位之上的数据位Reg_1order_Add_Sum[a+15:a]，作为2阶均值滤波器的输入数据Reg_1order_Add_Avg，同时清除1阶累加计数器 Reg_1order_Add_Num为0与1阶累加结果Reg_1order_Add_Sum为0，同时触发该结果与2阶累加结果Reg_2order_Add_Sum求和运算，2阶累加计数器Reg_2order_Add_Num 加1，判断2阶累加计数器Reg_2order_Add_Num的b位是否变为1：

若为0，则回到第1)步；

若为1，则截取2阶累加结果b位以上的数据位作为均值滤波的一次结果 Reg_2order_Add_Avg，并清除累加器结果Reg_2order_Add_Sum与累加计数器 Reg_2order_Add_Num。

本发明的仪器仪表二级均值滤波算法，能保证仪器仪表表头的电压电流回读值的真实性和稳定性，可靠性高、滤波频率能在极宽宽度范围内灵活选择、执行效率高。该算法是基于FPGA高速AD采集下对采集结果进行滤波，该算法也适用于其他控制器在高速 AD采集后进行有的效滤波处理。

具体实施例，如图4所示：

1、FPGA控制ADC每4us采集电压电流值，作为输入数据。

2、每次采集数据进入滤波器，与1阶累加结果Reg_1order_Add_Sum相加，同时1 阶累加计数器Reg_1order_Add_Num加1。

3、判断1级累加计数器Reg_1order_Add_Num的第a位是否变为1。若为0，则回到第1步。若为1，则截取1级累加结果a位之上的数据位Reg_1order_Add_Sum[a+15:a]，作为2阶均值滤波器的输入数据Reg_1order_Add_Avg，同时清除1级累加计数器 Reg_1order_Add_Num为0与1级累加结果Reg_1order_Add_Sum为0。同时触发该结果与2级累加结果Reg_2order_Add_Sum求和运算，2级累加计数器Reg_2order_Add_Num 加1，判断2级累加计数器Reg_2order_Add_Num的b位是否变为1，若为0，则回到第1 步。若为1，则截取2级累加结果b为以上的数据位作为均值滤波的一次结果 Reg_2order_Add_Avg，并清除累加器结果Reg_2order_Add_Sum与累加计数器 Reg_2order_Add_Num。

本发明采用二级滤波；采用2n作为累加次数，删除了除法器。能真实反映电源回读的电压电流平均值，目前15KW直流电源DH17800系列使用此方案，使得电源回读值成功滤除掉高频波形，非常稳定的反应了电源的回读电压电流平均值。4us采样率，滤波参数设置为a＝11,b＝4(131.072ms滤波周期)。

具体实施中，该帧格式内部改变地址字节格式定义，用于在复杂的多控制器之间传输数据；数据长度定义成1/2/3/4字节长度，单帧提高传输量。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1.一种仪器仪表二级均值滤波算法，其特征在于：

4us采样率，采用2n作为累加次数，不采用除法器；

包括步骤：

1)FPGA控制ADC每4us采集电压电流值，作为输入数据；

2)每次采集数据进入滤波器，与1级累加结果Reg_1order_Add_Sum相加，同时1级累加计数器Reg_1order_Add_Num加1；

3)判断1级累加计数器Reg_1order_Add_Num的第a位是否变为1：

若为0，则回到第1)步；

若为1，则截取1级累加结果a位之上的数据位Reg_1order_Add_Sum[a+15:a]，作为2级均值滤波器的输入数据Reg_1order_Add_Avg，同时清除1级累加计数器Reg_1order_Add_Num为0与1级累加结果Reg_1order_Add_Sum为0，同时触发该结果与2级累加结果Reg_2order_Add_Sum求和运算，2级累加计数器Reg_2order_Add_Num加1，判断2级累加计数器Reg_2order_Add_Num的b位是否变为1：

若为0，则回到第1)步；

若为1，则截取2级累加结果b位以上的数据位作为均值滤波的一次结果Reg_2order_Add_Avg，并清除累加器结果Reg_2order_Add_Sum与累加计数器Reg_2order_Add_Num。