CN112670217B - 芯片制造流程预测方法及芯片制造流程预测装置 - Google Patents
芯片制造流程预测方法及芯片制造流程预测装置 Download PDFInfo
- Publication number
- CN112670217B CN112670217B CN202110006934.6A CN202110006934A CN112670217B CN 112670217 B CN112670217 B CN 112670217B CN 202110006934 A CN202110006934 A CN 202110006934A CN 112670217 B CN112670217 B CN 112670217B
- Authority
- CN
- China
- Prior art keywords
- processing machine
- current
- tasks
- task
- task list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- General Factory Administration (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及一种芯片制造流程预测方法及芯片制造流程预测装置。所述芯片制造流程预测方法包括如下步骤：按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到当前任务列表；进行循环步骤，所述循环步骤包括：判断处理机台当前资源空间是否空闲，若是，则将资源空间分配给当前任务列表中优先级最高的任务；判断是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表。本发明增加了派工调度结果的可预测性、可控制性，提高了预测结果的准确性，提高了生产活动的效能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种芯片制造流程预测方法及芯片制造流程预测装置。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
3D NAND存储器是一种从二维到三维通过堆叠技术而形成的存储器。随着集成电路生成工艺的成熟化，3D NAND存储器对各层生成工艺的成本和工艺性能要求越来越高。随着对3D NAND存储器更高的存储功能的需求，其堆叠的层数在不断的增加。
在3D NAND存储器等半导体芯片的制造过程中，派工被定义为对待派工工件进行排序和选择加工的过程，用于控制已投料的工件在系统中的具体流动。派工规则为一种能够根据相关信息(例如时间相关信息或工作负荷相关信息)计算出每个待派工工件优先级指标的直接数学表达式或者实时算法。芯片制造流程预测是指，根据一定的派工规则建立数学表达式，预测出当前已投料的工件未来一段时间会在哪些时间点抵达何种操作设备。根据决策信息来源、决策信息种类、应用范围、处理机台的空闲情况、派工决策性质等不同的分类标准，可将现有的派工策略划分为局部、全局、面向整个晶圆厂、面向特定处理机台、静态、复合、启发响应、处理机台负载度、前摄性等不同的派工策略类别。基于这些派工策略方法建立预测模型是当前的晶圆制造派工计划有代表性的解决方案。但是，当前的预测模型在预测结果准确性以及众多派工规则的兼容性方面还存在着较大的缺陷。
因此，如何提高芯片制造流程预测结果的准确性，从而增加制造流程的可控性，提高生产活动的效能，是当前亟待解决的技术问题。
发明内容
本发明提供一种芯片制造流程预测方法及芯片制造流程预测装置，用于解决现有的芯片制造流程预测模型预测结果准确度较低的问题，以增加派工调度结果的可预测性及可控性，同时提高生产活动的效能。
为了解决上述问题，本发明提供了一种芯片制造流程预测方法，包括如下步骤：
按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表；
进行循环步骤，所述循环步骤包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中优先级最高的任务；
判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表。
可选的，按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序的具体步骤包括：
针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
可选的，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
在所述循环步骤中判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务的具体步骤包括：
判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
可选的，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
可选的，所述循环步骤还包括：
判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
为了解决上述问题，本发明还提供了一种芯片制造流程预测装置，包括：
排序模块，用于按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表；
处理模块，用于进行循环步骤，所述循环步骤包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中优先级最高的任务；
判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表。
可选的，还包括：
计算模块，用于针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取模块，用于获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
所述排序模块用于按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
可选的，所述计算模块还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
所述处理模块用于判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
可选的，所述计算模块还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间。
可选的，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
可选的，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
可选的，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
可选的，所述处理模块还用于判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
本发明提供的芯片制造流程预测方法及芯片制造流程预测装置，由于在每一任务进入处理机台之前，先给其确定了优先级，且在所述处理机台执行该任务的整个进程中保持不变，从而增加了派工调度结果的可预测性、可控制性，并提高了预测结果的准确性。由于处理机台一旦把资源空间分配给当前任务列表中优先级别最高的任务后，该任务便一直执行下去，直至完成，从而降低了派工调度过程中瞬时资源的请求成本。同时，本发明提供的芯片制造流程预测方法及芯片制造流程预测装置，改善了在模拟派工过程中添加新规则的可扩展性和灵活性，提高了生产活动的效能。
附图说明
附图1是本发明具体实施方式中芯片制造流程预测方法的流程图；
附图2是本发明具体实施方式的一芯片制造流程预测方法的时间分布图；
附图3是本发明具体实施方式中芯片制造流程预测装置的结构框图。
具体实施方式
下面结合附图对本发明提供的芯片制造流程预测方法及芯片制造流程预测装置的具体实施方式做详细说明。
在当前的芯片制造流程预测方法中，等待进入同一个处理机台的多个任务按照达到的先后顺序进行排序，并按照序号依次进入该处理机台进行处理。这种预测方法，由于没有考虑到任务本身的特性，只是机械式的进行堆积等待，不仅降低了派工过程的可扩展性和灵活性，也降低了生产活动的效能。而且，由于处理机台执行任务的不可控性，从而很难满足任务执行的时间要求。另外，由于处理机台按照任务达到的先后顺序进行执行，且在执行过程中存在资源抢占的问题，从而导致任务执行时间的预测结果准确度较低。
为了提高芯片制造流程预测结果的准确性，并增加制造流程的可控性，提高生产活动的效能，本具体实施方式提供了一种芯片制造流程预测方法，附图 1是本发明具体实施方式中芯片制造流程预测方法的流程图。本具体实施方式中所述的芯片可以是但不限于3D NAND存储器芯片。如图1所示，本具体实施方式提供的芯片制造流程预测方法，包括如下步骤：
步骤S11，按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表；
进行循环步骤，所述循环步骤包括：
步骤S12，判断所述处理机台当前资源空间是否空闲，若是，则进行步骤 S13，即将所述资源空间分配给所述当前任务列表中优先级最高的任务；
步骤S14，判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则进行步骤S15，即释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的认为列表作为下一次循环的当前任务列表。
举例来说，对于具有多个处理腔室的一个处理机台，由于每一所述处理腔室的处理功能相同，因此，只要有一个处理腔室空闲，即可确认所述处理机台当前资源空间是否空闲。另外，由于归属于同一制程配方(recipe)的多个任务之间具有关联性，因此，当确认所述处理机台当前资源空间是否空闲时，当一个任务满足载入所述处理机台的条件(即该任务在当前任务列表中优先级最高)时，可以将与该任务归属于同一制程配方的其他任务同时载入所述处理机台，优先进行处理。
本具体实施方式中，任务的优先级可以根据任务的类型、任务所属的制程配方的要求、任务对所述处理机台资源的需求量中的一种或者两种以上确定。本领域技术人员还可以根据实际需要从其他方面确定任务的优先级。本具体实施方式中的任务优先级是静态优先级，即所述优先级在所述任务等待进入一所述处理机台之前(即所述处理机台创建与所述任务对应的进程时)确定，且在所述任务于所述处理机台内运行的整个期间保持不变。
本具体实施方式中芯片制造流程预测方法是非抢占式的，即所述处理机台一旦将所述资源空间分配给所述当前任务列表中优先级最高的任务之后，该优先级最高的任务便会一直执行下去，直至该优先级最高的任务执行完成。当优先级最高的任务在所述处理机台内部执行的过程中，由于某些突发事件而导致优先级最高的任务放弃所述处理机台的资源空间时，可以直接进行步骤S15，即将所述处理机台的资源空间重新分配给新的当前任务列表中优先级最高的任务。所述循环步骤执行至所述当前任务列表中的所有任务均被执行完成；或者因某些特殊原因引起的任务执行中断，例如处理机台故障。
可选的，按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序的具体步骤包括：
针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
具体来说，通过计算当前所有正在进行的各类制程中所占用的各个机台的负载量，获取当前各类正在进行的制程中负载量最小(即负荷最小)的机台位置，形成能够接收任务的处理机台列表，这因为负荷最小的机台相较于所属进程的其他机台能够最先释放资源空间或者存在空闲资源空间，从而有助于提高机台资源的利用率。
可选的，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
在所述循环步骤中判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务的具体步骤包括：
判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
具体来说，计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间的具体方法，可以是基于所述任务执行的历史数据统计得到；也可以是基于模拟的方法统计所述任务在所述处理机台内部各个处理单元中的理论处理时间得到。自所述资源空间分配给所述当前任务列表中优先级最高的任务开始计时，当所述处理机台执行所述当前任务列表中优先级最高的所述任务的时间大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间时，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
可选的，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间(remain q-time)。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
具体来说，为了使得任务的当前步骤能够被及时完成，避免影响该任务后续步骤的实施，当所述处理机台程序具有被释放的资源空间(即所述处理机台当前资源空间空闲)时，优先将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务，而并非所述当前任务列表中优先级最高的任务。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
具体来说，当所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量在两个及两个以上时，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
可选的，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
具体来说，当所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级别最高的任务的数量在两个及两个以上时，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。即在本具体实施方式中，剩余的被允许占用所述处理机台的最大极限时间优先于任务本身的优先级顺序，任务本身的优先级顺序又优先于任务的已等待时间。
可选的，所述循环步骤还包括：
判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
具体来说，针对所述当前任务列表中的每一任务均设置一阈值时间，所述预置时间为其所对应的任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍(例如1.2倍)。为了避免人为在当前步骤被延误，当确认所述处理机台未饱和、且所述当前任务列表中存在一任务，其已等待时间大于或者等于该任务对应的阈值时间时，则可以将该任务强制进入所述处理机台执行处理。当确认所述处理机台已饱和时，则按照剩余的被允许占用所述处理机台的最大极限时间、优先级、以及已等待时间等因素排队等候。
附图2是本发明具体实施方式的一芯片制造流程预测方法的时间分布图。举例来说，如图2所示，一处理机台处理一任务的进程总时间TP为自载入到载出的整个过程所经过的时间。其中，所述处理机台执行所述任务的时间为运行时间T2。在所述任务载入当前所述处理机台前，先根据所述任务的优先级进行排序，计算所述任务当前步骤距离完成还需要的最短时间和所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间，并根据所述循环步骤等待该任务的执行。在所述任务载入所述处理机台之后(即所述处理机台的资源空间分配给所述任务之后)、且所述处理机台执行所述任务之前，先根据所述任务已配置的优先级、所述任务当前步骤距离完成还需要的最短时间和所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间等信息预测所述任务的运行时间，这一预测过程所需的时间为T1。在所述处理机台执行完所述任务之后、且所述任务载出所述处理机台之前，配置所述任务在下一处理机台上的优先级信息、计算所述任务下一步骤距离完成还需要的最短时间和所述任务下一步骤下剩余的被允许占用下一处理机台的最大极限时间，这一过程的时间为T3。
不仅如此，本具体实施方式还提供了一种芯片制造流程预测装置，附图3 是本发明具体实施方式中芯片制造流程预测装置的结构框图。本具体实施方式提供的芯片制造流程预测装置可以采用如图1和图2所示的方法预测芯片制造流程。如图3所示，本具体实施方式提供的芯片制造流程预测装置，包括：
排序模块30，用于按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表；
处理模块31，用于进行循环步骤，所述循环步骤包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中优先级最高的任务；
判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表。
可选的，还包括：
计算模块32，用于针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取模块33，用于获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
所述排序模块30用于按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
可选的，所述计算模块32还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
所述处理模块31用于判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
可选的，所述计算模块32还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间。
可选的，所述处理模块31还用于判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
可选的，所述处理模块31还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
可选的，所述处理模块31还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
可选的，所述处理模块31还用于判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
本具体实施方式提供的芯片制造流程预测方法及芯片制造流程预测装置，由于在每一任务进入处理机台之前，先给其确定了优先级，且在所述处理机台执行该任务的整个进程中保持不变，从而增加了派工调度结果的可预测性、可控制性，并提高了预测结果的准确性。由于处理机台一旦把资源空间分配给当前任务列表中优先级别最高的任务后，该任务便一直执行下去，直至完成，从而降低了派工调度过程中瞬时资源的请求成本。同时，本具体实施方式提供的芯片制造流程预测方法及芯片制造流程预测装置，改善了在模拟派工过程中添加新规则的可扩展性和灵活性，提高了生产活动的效能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (16)
1.一种芯片制造流程预测方法，其特征在于，包括如下步骤：
按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表，所述任务的优先级在所述任务等待进入所述处理机台之前确定，且在所述任务于所述处理机台内运行的整个期间保持不变；
进行循环步骤，所述循环步骤包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中优先级最高的任务；
判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表；所述处理机台一旦将所述资源空间分配给所述当前任务列表中优先级最高的任务之后，该优先级最高的任务会一直执行下去，直至该优先级最高的任务执行完成。
2.根据权利要求1所述的芯片制造流程预测方法，其特征在于，按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序的具体步骤包括：
针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
3.根据权利要求1所述的芯片制造流程预测方法，其特征在于，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
在所述循环步骤中判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务的具体步骤包括：
判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
4.根据权利要求1所述的芯片制造流程预测方法，其特征在于，进行所述循环步骤之前，还包括如下步骤：
计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间。
5.根据权利要求4所述的芯片制造流程预测方法，其特征在于，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
6.根据权利要求4所述的芯片制造流程预测方法，其特征在于，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
7.根据权利要求4所述的芯片制造流程预测方法，其特征在于，所述循环步骤还包括：
判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
8.根据权利要求4所述的芯片制造流程预测方法，其特征在于，所述循环步骤还包括：
判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
9.一种芯片制造流程预测装置，其特征在于，包括：
排序模块，用于按照优先级的高低顺序对等待进入一处理机台的多个任务进行排序，得到由多个所述任务及其对应的优先级顺序构成的当前任务列表，所述任务的优先级在所述任务等待进入所述处理机台之前确定，且在所述任务于所述处理机台内运行的整个期间保持不变；
处理模块，用于进行循环步骤，所述循环步骤包括：
判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中优先级最高的任务；
判断所述处理机台是否执行完成所述当前任务列表中优先级最高的任务，若是，则释放所述资源空间，并更新所述当前任务列表，以去除已被执行完的所述任务之后剩余的若干任务及其对应的优先级顺序构成的任务列表作为下一次循环的当前任务列表；所述处理机台一旦将所述资源空间分配给所述当前任务列表中优先级最高的任务之后，该优先级最高的任务会一直执行下去，直至该优先级最高的任务执行完成。
10.根据权利要求9所述的芯片制造流程预测装置，其特征在于，还包括：
计算模块，用于针对多种类别的制程，计算每一类所述制程进行过程中所需占用的各机台的负载量；
获取模块，用于获取每一类所述制程中负荷最小的机台位置，形成能够接收任务的处理机台列表；
所述排序模块用于按照优先级的高低顺序对等待进入所述处理机台列表中的一处理机台的多个任务进行排序。
11.根据权利要求10所述的芯片制造流程预测装置，其特征在于，所述计算模块还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤距离完成还需要的最短时间；
所述处理模块用于判断自所述资源空间分配给所述当前任务列表中优先级最高的任务开始所经历的时间是否大于或者等于所述当前任务列表中优先级最高的任务当前步骤距离完成还需要的最短时间，若是，则确认所述处理机台已执行完成所述当前任务列表中优先级最高的任务。
12.根据权利要求11所述的芯片制造流程预测装置，其特征在于，所述计算模块还用于计算所述当前任务列表中当前时刻下每一所述任务当前步骤下剩余的被允许占用所述处理机台的最大极限时间。
13.根据权利要求12所述的芯片制造流程预测装置，其特征在于，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务。
14.根据权利要求12所述的芯片制造流程预测装置，其特征在于，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、且优先级最高的任务。
15.根据权利要求12所述的芯片制造流程预测装置，其特征在于，所述处理模块还用于判断所述处理机台当前资源空间是否空闲，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的任务的数量是否存在多个，若是，则判断所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短的多个任务中优先级最高的任务是否存在多个，若是，则将所述资源空间分配给所述当前任务列表中剩余的被允许占用所述处理机台的最大极限时间最短、优先级最高、且已等待时间最长的任务。
16.根据权利要求9所述的芯片制造流程预测装置，其特征在于，所述处理模块还用于判断所述处理机台产能是否饱和，若否，则控制已等待时间大于或者等于阈值时间的任务进入所述处理机台，每一所述任务具有一与其对应的阈值时间，所述阈值时间为所述任务剩余的被允许占用所述处理机台的最大极限时间的1倍～1.5倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110006934.6A CN112670217B (zh) | 2021-01-05 | 2021-01-05 | 芯片制造流程预测方法及芯片制造流程预测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110006934.6A CN112670217B (zh) | 2021-01-05 | 2021-01-05 | 芯片制造流程预测方法及芯片制造流程预测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112670217A CN112670217A (zh) | 2021-04-16 |
| CN112670217B true CN112670217B (zh) | 2022-04-12 |
Family
ID=75412831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110006934.6A Active CN112670217B (zh) | 2021-01-05 | 2021-01-05 | 芯片制造流程预测方法及芯片制造流程预测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112670217B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114296413B (zh) * | 2021-12-28 | 2024-02-27 | 上海华力微电子有限公司 | 基于Q-time容时区间站点断线的智能调控方法及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470231B1 (en) * | 2000-04-21 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for auto dispatching wafer |
| CN103413771A (zh) * | 2013-06-04 | 2013-11-27 | 上海华力微电子有限公司 | 晶圆可接受测试机台的派工方法 |
| CN106557540A (zh) * | 2015-09-30 | 2017-04-05 | 台湾积体电路制造股份有限公司 | 用于晶圆与机台指派的系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5153668B2 (ja) * | 2009-01-26 | 2013-02-27 | 株式会社日立製作所 | 優先度算出装置、プログラム、優先度算出システム及び優先度算出方法 |
-
2021
- 2021-01-05 CN CN202110006934.6A patent/CN112670217B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470231B1 (en) * | 2000-04-21 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for auto dispatching wafer |
| CN103413771A (zh) * | 2013-06-04 | 2013-11-27 | 上海华力微电子有限公司 | 晶圆可接受测试机台的派工方法 |
| CN106557540A (zh) * | 2015-09-30 | 2017-04-05 | 台湾积体电路制造股份有限公司 | 用于晶圆与机台指派的系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112670217A (zh) | 2021-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Beezão et al. | Scheduling identical parallel machines with tooling constraints | |
| CN100416577C (zh) | 用于掩模版的智能自动化管理的方法和系统 | |
| CN105260237A (zh) | 异构多核平台的任务调度系统及其调度方法 | |
| US7673305B2 (en) | System and method of expediting certain jobs in a computer processing system | |
| CN106971235A (zh) | 一种存在中间存储约束的柔性作业车间分批优化调度方法 | |
| CN111400868B (zh) | 带订单和机器人搬运的分布式车间调度优化方法及系统 | |
| CN106293902A (zh) | 一种处理器调度方法及系统 | |
| US7257454B2 (en) | Dynamically adjusting the distribution for dispatching lot between current and downstream tool by using expertise weighting mechanism | |
| CN112670217B (zh) | 芯片制造流程预测方法及芯片制造流程预测装置 | |
| Lin et al. | A simulation-based optimization approach for a semiconductor photobay with automated material handling system | |
| CN101751025B (zh) | 一种硅片优化调度的方法和装置 | |
| CN114864456A (zh) | 半导体清洗设备调度方法、系统、装置及存储介质 | |
| CN112486657A (zh) | 一种任务调度方法及系统 | |
| Zhong et al. | An operation-group based soft scheduling approach for uncertain semiconductor wafer fabrication system | |
| CN112506640B (zh) | 一种用于加密运算芯片的多处理器架构及调配方法 | |
| WO2023015787A1 (zh) | 一种高吞吐云计算资源回收系统 | |
| CN115756792A (zh) | 适用于智能排程系统的cpu并行加速方法和系统 | |
| CN115099666A (zh) | 一种机器人调度方法和装置、电子设备 | |
| CN117331291B (zh) | 涂胶显影设备单元均衡流片的调度方法及系统 | |
| Sreenivasulu et al. | Modeling and analysis for minimization of mean flow time in FMS simulation | |
| Benhammadi et al. | Independent task scheduling in heterogeneous environment via makespan refinery approach | |
| CN104317653A (zh) | 加速短作业处理的调度方法和装置 | |
| Christ et al. | A multi-purpose operational capacity and production planning tool | |
| US7113840B2 (en) | Dispatch method and system | |
| Lee et al. | Scheduling a multi-chip package assembly line with reentrant processes and unrelated parallel machines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |