CN112669770A - Led驱动电路 - Google Patents
Led驱动电路 Download PDFInfo
- Publication number
- CN112669770A CN112669770A CN202011635965.XA CN202011635965A CN112669770A CN 112669770 A CN112669770 A CN 112669770A CN 202011635965 A CN202011635965 A CN 202011635965A CN 112669770 A CN112669770 A CN 112669770A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- current
- column
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明实施例公开了一种LED驱动电路,包括:信号接收模块,所述信号接收模块用于接收行驱动信号、第一列驱动信号和第二列驱动信号;信号保持模块,所述信号保持模块用于根据所述行驱动信号保持所述第一列驱动信号;调节模块,所述调节模块与LED芯片连接,所述调节模块用于接收调节信号,并根据所述第一列驱动信号、所述第二列驱动信号和所述调节信号驱动所述LED芯片发光。本发明实施例提供的LED驱动电路可同时实现高像素密度和大面积的Micro‑LED显示屏的驱动,同时可实现低功耗且高效率的驱动,使Micro‑LED显示模组有更好的亮度均匀性和对比度。
Description
技术领域
本发明实施例涉及半导体技术领域,尤其涉及一种LED驱动电路。
背景技术
微型发光二极管(Micro Light-Emitting Diode,Micro-LED)具有自发光显示特性,其为全固态发光二极管,寿命长、亮度高、功耗低、体积较小、具有超高分辨率,可应用于高温或辐射等极端环境,越来越多的厂家已将其作为新一代显示技术进行规划。
Micro-LED的产品形态上可分为两个方向:高像素密度(PPI(Pixels Per Inch,像素密度)>1000)Micro-LED阵列的微显示器和低像素密度(PPI<1000)Micro-LED阵列的较大尺寸显示屏。所以对于Micro-LED的驱动方法就分为高像素密度显示驱动和低像素密度显示驱动。然而,高像素密度显示驱动和低像素密度显示驱动均不能够实现高像素密度的大面积显示屏的驱动。
发明内容
有鉴于此,本发明实施例提供一种LED驱动电路,以实现高像素密度且大面积的Micro-LED阵列驱动。
本发明实施例提供一种LED驱动电路,包括:
信号接收模块,所述信号接收模块用于接收行驱动信号、第一列驱动信号和第二列驱动信号;
信号保持模块,所述信号保持模块用于根据所述行驱动信号保持所述第一列驱动信号;
调节模块,所述调节模块与LED芯片连接,所述调节模块用于接收调节信号,并根据所述第一列驱动信号、所述第二列驱动信号和所述调节信号驱动所述LED芯片发光。
进一步的,所述信号接收模块包括第一NMOS管和第二NMOS管,所述第一NMOS管的栅极和所述第二NMOS管的栅极连接且用于接收行驱动信号,所述第一NMOS管的漏极用于接收第一列驱动信号,所述第二NMOS管的漏极用于接收第二列驱动信号。
进一步的,所述信号保持模块包括第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管;
所述第一PMOS管的栅极、所述第三NMOS管的栅极、所述第二PMOS管的漏极和所述第四NMOS管的漏极四者相连接;
所述第二PMOS管的栅极、所述第四NMOS管的栅极、所述第一PMOS管的漏极和所述第三NMOS管的漏极四者相连接;
所述第三NMOS管的栅极与与所述第一NMOS管的源极连接,所述第四NMOS管的栅极与所述第二NMOS管的源极连接;
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接,所述第二PMOS管的漏极与所述第四NMOS管的漏极连接;
所述第一PMOS管的源极和第二PMOS管的源极均连接工作电源正极;
所述第三NMOS管的源极和第四NMOS管的源极均连接工作电源负极。
进一步的,所述调节模块包括第三PMOS管和第四PMOS管,所述第三PMOS管的栅极用于接收调节信号,所述第三PMOS管的源极连接工作电源正极,所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第四PMOS管的栅极与所述第三NMOS管的栅极连接,所述第四PMOS管的漏极与所述LED芯片连接。
进一步的,所述LED驱动电路还包括列扫描模块,所述列扫描模块包括移位寄存器和锁存器,所述移位寄存器的数据输入端接收列控制信号,所述移位寄存器的数据输出端连接所述锁存器的数据输入端,所述锁存器的数据输出端输出第一列驱动信号。
进一步的,所述第一列驱动信号输入反相器后得到第二列驱动信号。
进一步的,所述LED驱动电路还包括调节信号生成电路,所述调节信号生成电路包括控制电路、电流调节电路、译码器电路和镜像电路;
所述电流调节电路用于产生调节电流;
所述镜像电路用于复制所述调节电流以生成多个镜像电流;
所述译码器电路包括多个开关,所述译码器电路根据开关的闭合数量基于多个所述镜像电流生成调节信号;
所述控制电路用于根据控制信号输出所述调节信号。
进一步的,所述电流调节电路包括电源、电流加法器、电流减法器和NMOS管;所述电流加法器用于产生电流加信号,所述电流减法器用于产生电流减信号,所述电流加信号与所述电流减信号相减后生成调节电流,所述调节电流经所述电源和所述NMOS管输入至所述镜像电路。
进一步的,所述镜像电路包括多个NMOS管,每个NMOS管的基极连接所述电流调节电路,每个NMOS管的源极接地,每个NMOS管的漏极连接所述译码器电路中对应的开关。
进一步的,所述译码器电路还包括多个串联的译码器,每个译码器的数据输出端连接一个开关后再连接下一个译码器的数据输入端。
本发明实施例提供的LED驱动电路可同时实现高像素密度和大面积的Micro-LED显示屏的驱动,同时可实现低功耗且高效率的驱动,使Micro-LED显示模组有更好的亮度均匀性和对比度。
附图说明
图1为本发明实施例一提供的一种LED驱动电路的模块示意图;
图2为本发明实施例一提供的一种LED驱动电路的电路结构图;
图3为本发明实施例二提供的一种列扫描子电路的电路结构图;
图4为本发明实施例三提供的一种行扫描电路的电路结构图;
图5为本发明实施例四提供的一种调节信号生成电路的电路结构图;
图6为本发明实施例四提供的一种电流调节电路的电路结构图;
图7为本发明实施例四提供的一种译码器电路的电路结构图;
图8为本发明实施例五提供的一种列扫描子电路的时序图;
图9为本发明实施例五提供的一种行扫描电路的时序图;
图10为本发明实施例五提供的一种LED驱动电路的行列扫描时序图;
图11为本发明实施例五提供的120Hz刷新率的时序图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或电路。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于电路、函数、规程、子例程、子程序等等。
此外,术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等,但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”、“批量”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
实施例一
图1为本发明实施例一提供的一种LED驱动电路的示意图,本实施例可适用于高像素密度和大面积的Micro-LED阵列的驱动,如实现像素密度为5000PPI,分辨率为1920x1080的Micro-LED矩阵的驱动。
如图1所示,本发明实施例一提供的LED驱动电路包括:信号接收模块10、信号保持模块20和调节模块30,信号接收模块10用于接收行驱动信号、第一列驱动信号和第二列驱动信号;信号保持模块20用于根据行驱动信号保持第一列驱动信号;调节模块30与LED芯片连接,调节模块30用于接收调节信号,并根据第一列驱动信号、第二列驱动信号和调节信号驱动LED芯片发光。
行驱动信号为LED芯片在LED阵列中所在行的驱动信号,第一列驱动信号为LED芯片在LED阵列中所在列的驱动信号,第二列驱动信号与第一列驱动信号互为相反信号。调节信号用于调节LED芯片的发光亮度。信号保持模块20可以在一段时间内保持第一列驱动信号,从而延长LED芯片的发光时间,使显示屏发光更加均匀。
进一步的,参考图2。图2为本发明实施例一提供的一种LED驱动电路的电路图。
信号接收模块10包括第一NMOS管NMOS1和第二NMOS管NMOS2。第一NMOS管NMOS1的栅极和第二NMOS管NMOS2的栅极连接且用于接收行驱动信号Row1,第一NMOS管NMOS1的漏极用于接收第一列驱动信号Data1,第二NMOS管NMOS2的漏极用于接收第二列驱动信号Data_1。
信号保持模块20包括第一PMOS管PMOS1、第二PMOS管PMOS2、第三NMOS管NMOS3和第四NMOS管NMOS4;第一PMOS管PMOS1的栅极、第三NMOS管NMOS3的栅极、第二PMOS管PMOS2的漏极和第四NMOS管NMOS4的漏极四者相连接;第二PMOS管PMOS2的栅极、第四NMOS管NMOS4的栅极、第一PMOS管PMOS1的漏极和第三NMOS管NMOS3的漏极四者相连接;第三NMOS管NMOS3的栅极与与第一NMOS管NMOS1的源极连接,第四NMOS管NMOS4的栅极与第二NMOS管NMOS2的源极连接;第一PMOS管PMOS1的漏极与第三NMOS管NMOS3的漏极连接,第二PMOS管PMOS2的漏极与第四NMOS管NMOS4的漏极连接;第一PMOS管PMOS1的源极和第二PMOS管PMOS2的源极均连接工作电源正极VDD;第三NMOS管NMOS3的源极和第四NMOS管NMOS4的源极均连接工作电源负极VSS。
调节模块30包括第三PMOS管PMOS3和第四PMOS管PMOS4,第三PMOS管PMOS3的栅极用于接收调节信号Iref,第三PMOS管PMOS3的源极连接工作电源正极,第三PMOS管PMOS3的漏极与第四PMOS管PMOS4的源极连接,第四PMOS管PMOS4的栅极与第三NMOS管NMOS3的栅极连接,第四PMOS管PMOS4的漏极与LED芯片连接。
在图2所示的LED驱动电路中,当行驱动信号Row1=0时,EN信号保持原先的状态,为0或1。
当行驱动信号Row1=1时,第一列驱动信号Data1、第二列驱动信号Data_1传输到信号保持模块20,使得EN信号跟随第二列驱动信号Data_1。
当行驱动信号Row1=1,第一列驱动信号Data1=1,第二列驱动信号Data_1=0时,此时EN=0,第四PMOS管PMOS4导通,第一列驱动信号Data1结合调节信号Iref信号共同控制LED芯片的状态。调节信号Iref的电压(VDD-Iref)越大,流过LED芯片的电流越大,则LED芯片的亮度越大,故通过改变调节信号Iref可以调节LED芯片亮度。
本发明实施例提供的LED驱动电路为单个LED芯片的驱动电路,当驱动LED阵列时,每个LED芯片均连接本发明实施例提供的LED驱动电路。根据LED阵列中LED芯片的编号n,对应的行驱动信号记为Rown,第一列驱动信号记为Datan,第二列驱动信号记为Data_n。
本发明实施例提供的LED驱动电路可同时实现高像素密度和大面积的Micro-LED显示屏的驱动,同时可实现低功耗且高效率的驱动,使Micro-LED显示模组有更好的亮度均匀性和对比度。
实施例二
参考图3,在上述实施例的基础上,本发明实施例二提供的LED驱动电路还包括列扫描模块40。列扫描模块40包括移位寄存器diff1和锁存器diff_d1,移位寄存器diff1的数据输入端D接收列控制信号Data,移位寄存器diff1的数据输出端连接锁存器的数据输入端D1,锁存器diff_d1的数据输出端输出第一列驱动信号Data1。
移位寄存器diff1还包括复位端R和时钟信号端C,锁存器diff_d1也包括复位端R1和时钟信号端C1。移位寄存器diff1的复位端R与锁存器diff_d1的复位端R1连接相同的复位信号Reset,移位寄存器diff1的时钟信号端C连接第一时钟信号CLK_D,锁存器diff_d1的时钟信号端C1连接第二时钟信号CLK_L。
列扫描模块40工作时,当第一时钟信号CLK_D为上升沿时,移位寄存器diff1的数据输出端对其数据输入端D接收的列控制信号Data进行采样,采样数据存储在其数据输出端。同时第二时钟信号CLK_L为上升沿时,锁存器diff_d1的数据输出端对移位寄存器diff1的数据输出端的信号进行采样,输出第一列驱动信号Data1。第一列驱动信号Data1输入至信号接收模块的第一NMOS管NMOS1的漏极。同时,第一列驱动信号Data1还输入至一反相器(图中未示出),得到与第一列驱动信号Data1相反的第二列驱动信号Data_1,第二列驱动信号Data_1输入至信号接收模块的第二NMOS管NMOS2的漏极。
本实施例中,列扫描模块40为单个LED芯片对应的LED驱动电路中的列信号生成电路。当驱动LED阵列时,由多个列扫描模块40串联构成列扫描子电路,如图3所示,该列扫描子电路为LED阵列中部分LED芯片的列信号生成电路,由多个并行的列扫描子电路构成的列扫描电路即为LED阵列中全部LED芯片的列信号生成电路。
参考图3,在列扫描子电路中,包括n个列扫描模块40,第n个列扫描模块40包括移位寄存器diffn和锁存器diff_dn。所有移位寄存器(diff1~diffn)的复位端R与所有锁存器(diff_d1~diff_dn)的复位端R1均连接相同的复位信号Reset,所有移位寄存器(diff1~diffn)的时钟信号端C连接第一时钟信号CLK_D,所有锁存器(diff_d1~diff_dn)的时钟信号端C1连接第二时钟信号CLK_L。第i个列扫描模块的移位寄存器diffi的数据输入端D连接第i-1个列扫描模块的移位寄存器diffi-1的数据输出端。第i个列扫描模块的锁存器diff_di的数据输出端输出第一列驱动信号Datai至第i个LED芯片的信号接收模块10的第一NMOS管NMOS1的漏极,同时经反相器得到第二列驱动信号Data_i输入至对应的信号接收模块10的第二NMOS管NMOS2的漏极。
实施例三
参考图4,在上述实施例的基础上,本发明实施例三提供的LED驱动电路还包括行扫描模块60。行扫描模块包括寄存器diff1,其包括输入端、复位端、时钟信号端和输出端,复位端连接复位信号Reset,时钟信号端连接时钟信号CLK,输入端连接行信号Vscan。当时钟信号CLK处于上升沿时,寄存器diff1对输入端的行信号Vscan进行采样,其输出端输出行驱动信号Row1至信号接收模块10的第一NMOS管NMOS1的栅极和第二NMOS管NMOS2的栅极。
行扫描模块60为单个LED芯片对应的行驱动信号生成电路,在驱动LED阵列时,由n个行扫描模块60串联形成整个LED阵列的行扫描电路,如图4所示。所有寄存器(diff1~diffn)的复位端均连接复位信号Reset,所有寄存器(diff1~diffn)的时钟信号端均连接时钟信号CLK,第1个寄存器diff1输入端连接行信号Vscan,第i个寄存器diffi输入端连接第i-1个寄存器diffi-1输出端,第i个寄存器diffi的输出端输出行驱动信号Rowi至第i个LED芯片对应的信号接收模块10的第一NMOS管NMOS1的栅极和第二NMOS管NMOS2的栅极。
实施例四
参考图5,在上述实施例的基础上,本发明实施例四提供的LED驱动电路还包括调节信号生成电路。调节信号生成电路包括控制电路54、电流调节电路51、译码器电路53和镜像电路52,镜像电路52通过译码器电路53与控制电路54连接。
电流调节电路51产生调节电流Iin。进一步的,电流调节电路51的具体结构可参考图5。如图6所示,电流调节电路51包括电源511、电流加法器512、电流减法器513和NMOS管NM0。电流加法器512包括两个输入端:电流输入端I_plus和复位端I_reset,电流输入端I_plus的电流信号在上升沿有效,其输出电流加信号Ip。电流减法器513包括两个输入端:电流输入端I_minus和复位端I_reset,电流输入端I_minus的电流信号在上升沿有效,其输出电流减信号In。电流加信号Ip和电流减信号In相减后得到调节电流Iin,也即,Iin=Ip-In,然后经过电源511输入至NMOS管NM0。复位端I_reset的复位信号:0=0V,1=vdd,调节电流Iin最大调节级数为±20级。
进一步的,电流调节电路51的工作原理为:复位信号=0,调节电流Iin复位。复位信号=1,电流加法器512的电流输入端I_plus的电流信号=0,电流减法器513的电流输入端I_minus电流信号上升沿可以使调节电流Iin减小。复位信号=1,电流加法器512的电流输入端I_plus的电流信号=1,电流减法器513的电流输入端I_minus电流信号上升沿使调节电流Iin复位。复位信号=1,电流减法器513的电流输入端I_minus电流信号=0,电流加法器512的电流输入端I_plus的电流信号上升沿可以使调节电流Iin增加。复位信号=1,电流减法器513的电流输入端I_minus电流信号=1,电流加法器512的电流输入端I_plus的电流信号上升沿使电流Iin复位。
镜像电路52包括多个NMOS管(NM1~NMn),每个NMOS管均可对调节电流Iin进行复制,得到相同大小的镜像电流。译码器电路53包括多个开关S1~Sn,镜像电路52中的每个NMOS管均对应连接译码器电路53中的一个开关。当译码器电路53中的开关闭合时,对应NMOS管的镜像电流输入至译码器电路53,那么开关闭合的数量,即为输入译码器电路53的镜像电流的数量,这些镜像电流相加,记得到调节信号Iref,设开关闭合数量为N,则Iref=Iin*N。
进一步的,参考图7,为译码器电路53的具体电路图。译码器电路53包括多个译码器diff1~diffn和多个开关S1~Sn,每个译码器包括输入端D、复位端R、时钟信号端C和输出端。所有译码器的复位端均连接复位信号Reset_I,所有译码器的时钟信号端均连接计数信号Data_I,第一个译码器diff1的数据输入端连接工作电源正极VDD,第i个译码器diffi的输入端通过开关Si-1连接第i-1个译码器diffi-1的输出端。复位信号Reset_I为低电平时复位,复位后开关闭合数量为0,则调节信号Iref=0;复位信号Reset_I为高电平时,译码器电路53开始计数,计数信号Data_I的上升沿加1,则开关S闭合的数量加1,假设开关闭合的数量等于N,则Iref=Iin*N。
控制电路54包括两个PMOS管:PMS和PMO,其中,PMS和PMO的漏极相连且连接译码器电路53的输出端,PMS和PMO的源极均连接工作电流正极VDD,PMS的栅极为控制信号Switch_I的输入端,PMO的栅极为调节信号Iref的输出端。控制信号Switch_I为控制译码器电路53得到的调节信号Iref输出与否的开关信号,当控制信号Switch_I为高电平时,PMO的栅极输出调节信号Iref=Iin*N;当控制信号Switch_I为低电平时,PMO的栅极输出调节信号Iref=0。
实施例五
下面结合图2-10说明本发明提供的一个具体实施例的LED驱动电路的结构。
在一个具体实施例中,以驱动像素密度为5000ppi,分辨率为1920x1080的Micro-LED阵列为例。Micro-LED阵列中的每个LED芯片均连接如图2所示的LED驱动电路。
Micro-LED阵列的LED驱动电路中的列扫描电路由20个如图3所示的列扫描子电路构成,每个列扫描子电路包括96个列扫描模块40,共有96个移位寄存器和96个锁存器。每个列扫描子电路中,所有移位寄存器(diff1~diffn)的时钟信号端C连接第一时钟信号CLK_D;所有锁存器(diff_d1~diff_dn)的时钟信号端C1连接第二时钟信号CLK_L;第1个列扫描模块40的移位寄存器diff1的数据输入端D连接列控制信号Data,第i个列扫描模块40的移位寄存器diffi的数据输入端D连接第i-1个列扫描模块的移位寄存器diffi-1的数据输出端(2<i<95)。每个列扫描子电路具有一个对应的列控制信号Data,则列扫描电路共有20个列控制信号Data,记为Da<1:20>。每个列扫描子电路输出96个第一列驱动信号Data1~Data96,输入反相器后得到96个第一列驱动信号Data_1~Data_96,由20个列扫描子电路构成的列扫描电路输出1920个第一列驱动信号和第一列驱动信号。
列扫描子电路工作时,第一时钟信号CLK_D的上升沿对列控制信号Data采样,第一时钟信号CLK_D的上升沿加1,则列控制信号Data数据从移位寄存器diffi往diffi+1移1位,先进先出。每96个上升沿,则列扫描子电路完成96位数据的采样,96位数据从左往右记录为D<1:96>,数据D<1:96>暂存在移位寄存器的每一个锁存器的输出,直至第一时钟信号CLK_D下一个上升沿。第二时钟信号CLK_L的上升沿将移位寄存器所寄存的96位数据D<1:96>,锁存至锁存器的输出,得到对应的第一列驱动信号,从左至右记录为data<1:96>,直至第二时钟信号CLK_L下一个上升沿。列扫描子电路的时序图如图8所示。
由于20个列扫描子电路共用第一时钟信号CLK_D和第二时钟信号CLK_L,第一时钟信号CLK_D的96个上升沿完成了从第1列至1920列的数据采样,第二时钟信号CLK_L的1个上升沿将第1列至1920列的采样数据存储在锁存器的输出。
Micro-LED阵列的LED驱动电路中的行扫描电路如图4所示,由1080个寄存器构成。所有寄存器(diff1~diffn)的复位端均连接复位信号Reset,所有寄存器(diff1~diffn)的时钟信号端均连接时钟信号CLK,第1个寄存器diff1输入端连接行信号Vscan,第i个寄存器diffi输入端连接第i-1个寄存器diffi-1输出端。该行扫描电路输出1080个行驱动信号Row1~Row1080,且按顺序依次逐行为1,即某一行的Row=1,其余1079行的Row=0。当某一行的Row=1时,同时读取该行的第一列驱动信号Data<1:1920>数据,传输至信号接收模块和信号保持模块。
行扫描电路工作是,复位信号Reset为低电平时复位,复位后输出Row1-1080=0。复位信号Reset为高电平时,时钟信号CLK上升沿采样,将寄存器输入端的数据信号传输至输出端,形成行驱动信号Row1~Row1080。其余状态输出信号保持。图9为行扫描电路的时序图。
当行驱动信号Rowi为高电平时,则锁存器输出端(1920个输出)的信号就传输至对应的第i行的信号接收电路中,最终实现Data数据传输至信号保持电路中。如此循环1080次,然后1920x1080像素矩阵同时读取调节信号Iref,则对Micro-LED矩阵完成一个子场的扫描,子场扫描时间加发光时间为一个子场时间,8个子场组成1帧画面,图10为行列扫描时序图。
对于调节信号生成电路,其包括512个NMOS管,即为NM0~NM511。NM0与NM1~NM511组成镜像管拷贝流过NM0的调节电流Iin(S1~S511闭合),当控制信号Switch_I为高电平时,调节信号Iref等于流过NM1~NM511的电流之和(Iref=511*Iin)。当控制信号Switch_I为低电平时,调节信号Iref=0。
进一步的,本实施例提供的LED驱动电路可以实现超高分辨率的Micro-LED阵列的256级灰度调节,例如,实现像素密度为5000ppi,分辨率为1920x1080的Micro-LED阵列的256级灰度调节。灰度调节方式主要包括:PWM(Pulse-Width Modulation,脉冲宽度调节)、PAM(Pulse-Amplitude Modulation,脉冲幅度调节)和PFM(Pulse-Frequency Modulation,脉冲频率调节)。
PWM即调节每个子场的发光区宽度。本实施例中,8个子场(记为子场1~8)组成1帧画面,将8个子场的发光区宽度比设为1:2:4:8:16:32:64:128,将输入至8个子场的Data数据记为d1~d8。则灰度计算方式为:灰度(Gray)=1*d1+2*d2+4*d3+8*d4+16*d5+32*d6+64*d7+128*d8。当输入至子场m的Data数据为高电平时,dm=1;当输入至子场的Data数据为低电平时,dm=0。当输入至所有子场的Data数据均为高电平时,d1~d8全为1,则Gray=256;当输入至所有子场的Data数据均为低电平时,d1~d8全为0,则Gray=0。
PAM即调节每个子场的发光区调节信号Iref的幅值。将子场1~8的发光区调节信号Iref幅值比设为1:2:4:8:16:32:64:128,则可以实现256级灰度,计算方式为:灰度(Gray)=1*d1+2*d2+4*d3+8*d4+16*d5+32*d6+64*d7+128*d8。当输入至子场m的Data数据为高电平时,dm=1;当输入至子场的Data数据为低电平时,dm=0。当输入至所有子场的Data数据均为高电平时,d1~d8全为1,则Gray=256;当输入至所有子场的Data数据均为低电平时,d1~d8全为0,则Gray=0。
PFM即调节每个子场的扫描区宽度,并将调节信号Iref的幅值固定,发光区宽度设为0,即扫描区宽度等于子场宽度。那么,将子场1~8的宽度比设为1:2:4:8:16:32:64:128,则可实现256级灰度,计算方式为:灰度(Gray)=1*d1+2*d2+4*d3+8*d4+16*d5+32*d6+64*d7+128*d8。当输入至子场m的Data数据为高电平时,dm=1;当输入至子场的Data数据为低电平时,dm=0。当输入至所有子场的Data数据均为高电平时,d1~d8全为1,则Gray=256;当输入至所有子场的Data数据均为低电平时,d1~d8全为0,则Gray=0。
示例性的,采用PAM、120Hz刷新率的时序参数如下:
对于CLK_D,其周期T=5ns,频率f=200MHz;
对于CLK_L,其周期T=5*96=480ns,频率f=2.08MHz;
对于CLK,其周期T=5*96=480ns,频率f=2.08MHz;
其中,CLK与CLK_L的延时,t=0~0.1ns;
子场扫描区宽度等于子场发光区宽度。
每帧画面由8子场画面组成,TCLK=5ns,20分屏;Tframe_sub=TCLK*1080*(1920/20)*2=518.4us*2=1.0368ms;每一子场Micro-LED阵列选址时间518.4us,发光时间518.4us;Tframe=Tframe_sub*8=8.2944ms≈8.3ms,fframe=120Hz。其时序图如图11所示。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种LED驱动电路,其特征在于,包括:
信号接收模块,所述信号接收模块用于接收行驱动信号、第一列驱动信号和第二列驱动信号;
信号保持模块,所述信号保持模块用于根据所述行驱动信号保持所述第一列驱动信号;
调节模块,所述调节模块与LED芯片连接,所述调节模块用于接收调节信号,并根据所述第一列驱动信号、所述第二列驱动信号和所述调节信号驱动所述LED芯片发光。
2.如权利要求1所述的LED驱动电路,其特征在于,所述信号接收模块包括第一NMOS管和第二NMOS管,所述第一NMOS管的栅极和所述第二NMOS管的栅极连接且用于接收行驱动信号,所述第一NMOS管的漏极用于接收第一列驱动信号,所述第二NMOS管的漏极用于接收第二列驱动信号。
3.如权利要求2所述的LED驱动电路,其特征在于,所述信号保持模块包括第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管;
所述第一PMOS管的栅极、所述第三NMOS管的栅极、所述第二PMOS管的漏极和所述第四NMOS管的漏极四者相连接;
所述第二PMOS管的栅极、所述第四NMOS管的栅极、所述第一PMOS管的漏极和所述第三NMOS管的漏极四者相连接;
所述第三NMOS管的栅极与与所述第一NMOS管的源极连接,所述第四NMOS管的栅极与所述第二NMOS管的源极连接;
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接,所述第二PMOS管的漏极与所述第四NMOS管的漏极连接;
所述第一PMOS管的源极和第二PMOS管的源极均连接工作电源正极;
所述第三NMOS管的源极和第四NMOS管的源极均连接工作电源负极。
4.如权利要求3所述的LED驱动电路,其特征在于,所述调节模块包括第三PMOS管和第四PMOS管,所述第三PMOS管的栅极用于接收调节信号,所述第三PMOS管的源极连接工作电源正极,所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第四PMOS管的栅极与所述第三NMOS管的栅极连接,所述第四PMOS管的漏极与所述LED芯片连接。
5.如权利要求1所述的LED驱动电路,其特征在于,所述LED驱动电路还包括列扫描模块,所述列扫描模块包括移位寄存器和锁存器,所述移位寄存器的数据输入端接收列控制信号,所述移位寄存器的数据输出端连接所述锁存器的数据输入端,所述锁存器的数据输出端输出第一列驱动信号。
6.如权利要求5所述的LED驱动电路,其特征在于,所述第一列驱动信号输入反相器后得到第二列驱动信号。
7.如权利要求1所述的LED驱动电路,其特征在于,所述LED驱动电路还包括调节信号生成电路,所述调节信号生成电路包括控制电路、电流调节电路、译码器电路和镜像电路;
所述电流调节电路用于产生调节电流;
所述镜像电路用于复制所述调节电流以生成多个镜像电流;
所述译码器电路包括多个开关,所述译码器电路根据开关的闭合数量基于多个所述镜像电流生成调节信号;
所述控制电路用于根据控制信号输出所述调节信号。
8.如权利要求7所述的LED驱动电路,其特征在于,所述电流调节电路包括电源、电流加法器、电流减法器和NMOS管;所述电流加法器用于产生电流加信号,所述电流减法器用于产生电流减信号,所述电流加信号与所述电流减信号相减后生成调节电流,所述调节电流经所述电源和所述NMOS管输入至所述镜像电路。
9.如权利要求7所述的LED驱动电路,其特征在于,所述镜像电路包括多个NMOS管,每个NMOS管的基极连接所述电流调节电路,每个NMOS管的源极接地,每个NMOS管的漏极连接所述译码器电路中对应的开关。
10.如权利要求7所述的LED驱动电路,其特征在于,所述译码器电路还包括多个串联的译码器,每个译码器的数据输出端连接一个开关后再连接下一个译码器的数据输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011635965.XA CN112669770A (zh) | 2020-12-31 | 2020-12-31 | Led驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011635965.XA CN112669770A (zh) | 2020-12-31 | 2020-12-31 | Led驱动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112669770A true CN112669770A (zh) | 2021-04-16 |
Family
ID=75413630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011635965.XA Pending CN112669770A (zh) | 2020-12-31 | 2020-12-31 | Led驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112669770A (zh) |
-
2020
- 2020-12-31 CN CN202011635965.XA patent/CN112669770A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5395728B2 (ja) | 発光表示装置の駆動方法 | |
US7224303B2 (en) | Data driving apparatus in a current driving type display device | |
US7265738B2 (en) | Method and apparatus for driving electro-luminescence display panel designed to perform efficient booting | |
US7239567B2 (en) | Light emitting display and data driver there of | |
US7570242B2 (en) | Data driving apparatus in a current driving type display device | |
JP4537256B2 (ja) | 発光表示装置及びその駆動方法 | |
US20050007316A1 (en) | Image display device | |
US6670771B2 (en) | Organic electroluminescence display and driving method and apparatus thereof | |
JP2005134874A (ja) | 発光表示装置およびその表示パネルと駆動方法 | |
US20070120868A1 (en) | Method and apparatus for displaying an image | |
CN114783353A (zh) | 一种μLED单元发光电路、其发光控制方法和显示装置 | |
CN111243515A (zh) | 像素电路、显示面板和像素电路的驱动方法 | |
JP4535441B2 (ja) | データ集積回路およびこれを用いる発光表示装置とその駆動方法 | |
US20080186216A1 (en) | Digital-analog (D/A) converter and data driver and flat panel display using the D/A converter and data driver | |
CN214336296U (zh) | Led驱动电路 | |
CN112669770A (zh) | Led驱动电路 | |
US7324099B2 (en) | Image display device | |
CN111883062B (zh) | 像素阵列的补偿驱动方法、驱动装置以及显示设备 | |
CN114724505A (zh) | 像素电路、显示基板和显示装置 | |
CN112599085B (zh) | 一种led亮度调节电路 | |
JP3931470B2 (ja) | マトリクス型表示装置 | |
KR20050001741A (ko) | 저소비 전력 유기 전계 발광 디바이스 디스플레이 구동 장치 | |
CN112017597B (zh) | 像素电路以及显示装置 | |
CN100353391C (zh) | 用于一电流驱动的显示元件的数据驱动电路 | |
KR101308428B1 (ko) | 발광 표시장치와 그의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |