CN111883062B - 像素阵列的补偿驱动方法、驱动装置以及显示设备 - Google Patents

像素阵列的补偿驱动方法、驱动装置以及显示设备 Download PDF

Info

Publication number
CN111883062B
CN111883062B CN202010609336.3A CN202010609336A CN111883062B CN 111883062 B CN111883062 B CN 111883062B CN 202010609336 A CN202010609336 A CN 202010609336A CN 111883062 B CN111883062 B CN 111883062B
Authority
CN
China
Prior art keywords
row
signal
group
time
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010609336.3A
Other languages
English (en)
Other versions
CN111883062A (zh
Inventor
林兴武
张盛东
焦海龙
张敏
文金元
白文龙
邱赫梓
李成林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN202010609336.3A priority Critical patent/CN111883062B/zh
Priority to PCT/CN2020/105151 priority patent/WO2022000667A1/zh
Publication of CN111883062A publication Critical patent/CN111883062A/zh
Application granted granted Critical
Publication of CN111883062B publication Critical patent/CN111883062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素阵列的补偿驱动方法，其中为每帧画面配置的操作时间包括第一时段和第二时段，其中，第一时段为相邻两帧画面之间的时间段，第二时段至少包括写入一帧画面的时间；所述方法包括：在第二时段的不同的时间分别写入针对所述像素阵列中多行的校正信号和所述像素阵列中各行显示信号，并且在每次写入操做之间不存在空闲时间；在第二时段中，每写入一行的校正信号后获取该行的反馈信号；以及基于所述反馈信号与参考信号之间的关系产生该行的补偿信号。本申请还公开了相应的像素阵列驱动装置以及包括这样驱动装置的显示设备。

Description

像素阵列的补偿驱动方法、驱动装置以及显示设备
技术领域
本申请属于信息显示领域，尤其涉及一种像素阵列的补偿驱动方法、驱动装置以及显示设备。
背景技术
AMOLED是用TFT做像素单元电路陈列再在上面做OLED的显示屏。TFT和OLED在发光之后都有老化问题。譬如，TFT阈值电压上升导致同样的驱动信号，工作电流较小；类似地，OLED阈值电压上升，也导致OLED电流减少；同样的电流，OLED发出来的光少了。除了老化问题，TFT还存在阈值电压不均匀的问题，也会导致显示屏发光不均匀。
除了上面的问题之外，像素系统的显示驱动芯片本身存在不同驱动通道驱动电路驱动不均匀的问题。因此，需要显示驱动芯片做补偿，让显示屏显示的画面比较均匀，例如，像素内补偿和像素外补偿。然而，现有的像素内补偿方法往往适用于少量的TFT器件，对于OLED发光效率补偿效果不佳，也不能补偿显示驱动芯片内各个通道之前驱动能力不平均。
因此，亟需一种像素外补偿方法，能够解决像素内补偿无法解决的问题。
发明内容
本申请提供了一种像素阵列的补偿驱动方法，其中为每帧画面配置的操作时间包括第一时段和第二时段，其中，第一时段为相邻两帧画面之间的时间段，第二时段至少包括写入一帧画面的时间；所述方法包括：所述像素阵列包括N行M列像素单元，该N行像素被划分为n个组，每个组中包括K行，其中n＝ceil(N/K)，K为大于等于2的整数；在第一时段中，写入至少一行的校正信号，并且在第一时段或第二时段中获取该行的反馈信号；第二时段相应的被分为n组，每组对应K+1个行时间，在第二时段的每组时间中写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生该行的补偿信号；或者当所述第一时段为零时，第二时段相应的被分为n+1组，每组对应K+1个行时间，在第二时段的首组时间中，写入至少一行的校正信号；在第二时段的其余每组时间都写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生该行的补偿信号。
特别的，所述方法还包括基于所述补偿信号对相应行的显示信号和校正信号进行补偿。
特别的，在第一时段中，向第i行像素单元写入用于该行的校正信号；或者当所述第一时段为零时，在第二时段的首组时间中，向第i行像素单元写入用于该行的校正信号，其中，i是小于等于K的正整数。
特别的，当存在所述第一时段时，在第二时段的第g组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1；或者当所述第一时段为零时，在第二时段的第g+1组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g+1组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1。
特别的，基于所述反馈信号与参考信号之间的关系产生该行的补偿信号包括基于所述反馈信号与参考信号的比较结果生成老化信息，并基于所述老化信息产生后续帧中用于该行的补偿信号。
本申请还提供了一种用于像素阵列的驱动装置，其中为每帧画面配置的操作时间包括第一时段和第二时段，其中，第一时段为相邻两帧画面之间的时间段，第二时段至少包括写入一帧画面的时间；所述装置包括行驱动器，耦合到像素阵列，配置为通过显示地址线以基于显示地址信号选通指定行的像素单元，并通过反馈地址线以基于反馈地址信号选通指定行的像素单元的反馈通道；列驱动器，耦合到像素阵列，配置为所述像素阵列包括N行M列像素单元，该N行像素被划分为n个组，每个组中包括K行，其中n＝ceil(N/K)，K为大于等于2的整数；在第一时段中，写入至少一行的校正信号，并且在第一时段或第二时段中获取该行的反馈信号；第二时段相应的被分为n组，每组对应K+1个行时间,在第二时段的每组时间中写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生老化信息；或者当所述第一时段为零时，第二时段相应的被分为n+1组，每组对应K+1个行时间，在第二时段的首组时间中，写入至少一行的校正信号；在第二时段的其余每组时间都写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生老化信息；其中，显示信号线配置为传输校正信号和显示信号；以及控制器，分别与列驱动器和行驱动器耦合，配置为根据所述老化信息产生补偿信号，并向行驱动器提供行控制信号，向列控制器提供列控制信号、所述补偿信号以及显示信号和校正信号。
特别的，所述列驱动器还配置为基于所述补偿信号对相应行的显示信号和校正信号进行补偿，并且将经补偿的显示信号和校正信号写入像素阵列。
特别的，在第一时段中，所述列驱动器配置为向第i行像素单元写入用于该行的校正信号；或者当所述第一时段为零时，在第二时段的首组时间中，所述列驱动器配置为向第i行像素单元写入用于该行的校正信号，其中，i是小于等于K的正整数。
特别的，当存在所述第一时段时，在第二时段的第g组中的第i个行时间中，所述列驱动器配置为向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1；或者当所述第一时段为零时，当所述第一时段为零时，在第二时段的第g+1组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g+1组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1。
本申请还公开了一种显示设备，其包括：像素阵列，其包括N行M列像素单元；以及，如前述的驱动装置。
通过采用本发明的技术方案，可以动态地调整提供至像素阵列的补偿信号，从而提升显示效果，并且降低了对列驱动模块的设计要求。
附图说明
参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相同的附图标记表示相似的特征。
图1A为依据本申请实施例的显示系统架构图；
图1B为依据本申请实施例的像素单元电路示意图；
图1C为依据本申请实施例的显示信号产生模块架构图；
图1D为现有技术与本申请实施例的数据传输示意图；
图2A为现有技术的显示系统的时序图；
图2B为依据本申请实施例的显示系统的第1帧时序图；
图2C为依据本申请实施例的显示系统的第2帧时序图；
图3为依据本申请实施例的驱动方法的流程图；
图4为依据本发明另一实施例的显示系统架构图。
具体实施方式
在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施例。示例的实施例并不旨在穷尽根据本申请的所有实施例。可以理解，在不偏离本申请的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本申请的范围由所附的权利要求所限定。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。另外，两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端，并非用于限定该两个单元之间只能如图中所示的信号来进行通信。
在以下的详细描述中，可以参看作为本申请一部分用于说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，根据沟道材料不同，可以是氢化非晶硅、金属氧化物、低温多晶硅、有机晶体管等。根据载流子是电子或空穴，可以分为N型晶体管和P型晶体管，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极。晶体管可以采用非晶硅、多晶硅、氧化物半导体、有机半导体、NMOS/PMOS工艺或者CMOS工艺来制造。
对于本申请的技术方案所涉及到的一些概念说明如下：
显示信号产生模块接收到来自控制器的数字显示信号和数字补偿信号，对其进行数模转换成模拟显示信号和模拟补偿信号后在模拟域经模拟加法器进行叠加，进而生成经补偿的模拟显示信号并提供至像素单元。第一时段或虚拟写入时段是处于两帧之间的空白时段里的时间段，在该时间段，并不输入每帧画面的数据；第二时段或实际显示时段是用于写入针对每帧画面的数据。经补偿的模拟校正信号可以是通过叠加模拟校正信号和模拟补偿信号得到的。像素单元的数字补偿信号是经过补偿算法而确定的。譬如，数字校正信号可以是灰阶1的信号，该信号经过显示信号产生模块的数模转换器转换成模拟校正信号，再在模拟加法器与模拟补偿信号叠加生成经补偿的模拟校正信号写入像素单元后，会预期像素单元反馈预期的电流或者电压。换言之，通过向像素单元写入经补偿的模拟校正信号，可以通过电流或电压检测的方式获取来自像素单元的反馈信号，进而确定像素单元的老化信息，根据该老化信息可以在下一帧调整提供至像素单元的数字补偿信号。信号稳定度是指反馈信号线上的信号的稳定程度。
图1A为依据本申请实施例的显示系统架构图。
该显示系统包括像素阵列100、行驱动器200、列驱动器300以及控制器400。具体而言，像素阵列100包括N行M列像素单元101、N行显示地址线、N行反馈地址线、M条显示信号线和M条反馈信号线，其中，行驱动器200、列驱动器300分别通过前述的地址线或者信号线来耦合至相应的像素单元101，N和M均为正整数。
图1B为依据本申请实施例的像素单元电路示意图。可以理解的是，在不影响本发明的显示方法的前提下，像素单元101可以有多种电路结构形式，图1B仅仅示出了其中一种形式。
如图所示，像素单元101包括驱动晶体管Q1、显示开关晶体管Q2、发光二极管OLED以及反馈开关晶体管Q3，其中，驱动晶体管Q1的第一极耦合至指定电位(譬如，高电平)，第二极经由发光二极管OLED耦合至低电位。
显示开关晶体管Q2的控制极经由显示地址线耦合至行驱动器200，第一极经由显示信号线耦合至列驱动器300，第二极耦合至驱动晶体管Q1的控制极，在行驱动器200的控制下，显示开关晶体管Q2可以将来自显示信号线的经补偿的模拟显示信号或经补偿的模拟校正信号(譬如，经补偿过的模拟显示电压或经补偿过的模拟校正电压)传输至驱动晶体管Q1。反馈开关晶体管Q3的控制极经由反馈地址线耦合至行驱动器200，第一极耦合至驱动晶体管的第二极，第二极经由反馈信号线耦合至老化信息检测模块302，在行驱动器200的控制下，反馈开关晶体管Q3可以将模拟反馈信号传输至反馈信号线，可以理解的，模拟反馈信号是基于模拟校正信号而生成。
本实施例中，像素单元101的老化是指像素单元101在使用之后，驱动晶体管Q1的阈值电压、发光二极管OLED的阈值电压以及发光二极管OLED的发光效率中的一种或多种发生了变化。譬如，当N型的驱动晶体管Q1老化之后，阈值电压就会向上飘移(变高)，反之，若驱动晶体管Q1为P型晶体管，则阈值电压就会向下飘移。下面对以电流检测的方式来确定像素单元的老化情况进行阐述。
在反馈检测操作时，行驱动器200通过显示地址线选中目标行的像素单元。控制器400选一个灰阶显示信号(比如灰阶1)做数字校正信号，利用存在补偿信息储存模块401里的数据，通过补偿算法确定该行每个像素单元的数字补偿信号，再将数字补偿信号和数字校正信号经第一传输模块303和第二传输模块304串行输入到列驱动器300，再并行输出给列驱动300中的显示信号产生模块301，进而实现将经补偿的模拟校正信号提供至目标行的像素单元。
需要说明的是，校正信号基于显示信号灰阶1和将执行写入操作的像素单元的补偿值而产生。可以理解的，显示信号灰阶1对所有像素单元都是一样的，但不同像素单元的补偿值可以不一样。
第二传输模块304串行接收来自控制器400的数字校正信号，第一传输模块303串行接收来自控制器400的数字补偿信号，之后并行输出给信号产生模块301，数模转换后，再叠加之后，再输出经补偿的模拟校正信号到显示信号线上，写入目标行的像素单元。在写完该经补偿的模拟校正信号之后，行驱动器200通过反馈地址线来选通目标行的像素单元的反馈通道(譬如，使得反馈开关晶体管Q3导通)。
如果反馈的信号是电流，那么老化信息检测模块302就会包括电流拷贝电路(未示出)，该电流拷贝电路会将反馈信号线(即，反馈晶体管Q3的第二极)维持在指定低电压，该指定低电压能够确保在有反馈电流的情况下，发光二极管OLED阳极的电压低于其阈值电压，以使得发光二极管OLED在反馈检测的过程中保持关闭状态。这样，驱动晶体管Q1在经补偿的模拟校正信号的影响下所产生的电流会流向反馈信号线，进而反馈到电流拷贝电路。电流拷贝电路把反馈信号线上的电流输出给电流比较器(未示出)，以将该电流与参考电流做比较。如果该电流大于与参考电流，则下次对该像素单元做补偿时需要向下调低补偿值，反之就向上调。可以理解的，参考电流具有固定的电流值，可以用来评估老化程度。
请参照图1A和图1C，其中，图1C为依据本发明实施例的显示信号产生模块301的架构图。
如图1A所示列驱动器300包括显示信号产生模块301和老化信息检测模块302、第一传输模块303、第二传输模块304以及第三传输模块305。
显示信号产生模块301包括第一数模转换器311、第二数模转换器312和模拟加法器313。当像素单元101被显示地址信号选通时，第一数模转换器311接收来自控制器400的数字显示信号，并输出相应的模拟显示信号至模拟加法器313；第二数模转换器312接收数字补偿信号，并输出模拟补偿信号给模拟加法器313。模拟加法器313将模拟补偿信号和模拟显示信号进行加法运算后输出经补偿的模拟显示信号给像素单元101。可以理解的，当显示信号产生模块301要产生模拟校正信号时，将数字校正信号和数字补偿信号输入到显示产生模块301中，这样显示产生模块301就可以输出针对每行的模拟校正信号C_i(包括了M个经补偿的模拟校正信号)，其中，i为小于等于M的正整数。
具体而言，显示信号产生模块301基于所获取的数字补偿信号、数字显示信号(或数字校正信号)来生成经补偿的模拟显示信号(或经补偿的模拟校正信号)，并提供至像素阵列100。老化信息检测模块302基于所接收到的模拟反馈信号来生成数字老化信息。老化信息检测模块302可以包括电流拷贝电路，比较器或者模数转换器。如果老化信息检测模块302包括比较器，数字老化信息就表示所接收到的模拟反馈信号大于或小于预期值，通过多次比较，可以接近目标补偿值，最终每次比较结果会在目标补偿值上下一格跳动；如果老化信息检测模块包括模数转换器，则数字老化信息表示模拟反馈信号与预期值的差，通过一次模数转换，可以接近或等于目标补偿值。数字老化信息通过第三传输模块305传输至控制器400。第一传输模块303用于将来自控制器400的数字补偿信号提供至显示信号产生模块301；第二传输模块304用于将来自控制器400的数字显示信号或数字校正信号提供至显示信号产生模块301。
控制器400包括补偿信息储存模块401和补偿模块402，其中，补偿模块402根据补偿信息储存模块401储存的数字老化信息对每个像素单元进行相应的老化补偿，即利用指定的补偿算法来确定每个像素单元的补偿信号。换而言之，在显示操作时，控制器400提供数字显示信号和数字补偿信号；在校正操作时，提供数字校正信号(譬如，与灰阶1相对应的数字显示信号)和数字补偿信号。
下面结合上述系统架构和图1D来阐述数据传输的时序。信号L_i表示每行经补偿的模拟显示信号，其包括了包括M个经补偿的模拟显示信号；信号C_i表示每行经补偿的模拟校正信号，其包括M个经补偿的模拟校正信号。可以理解的，针对信号C_i针对每行写入，每行中的各像素单元的模拟校正信号可以不一致，取决于该像素单元的老化程度。
如图1D所示，该示意图包括四个部分，即部分a至部分d。
部分a：传统显示系统的一帧画面的数据传输序列
对于N行的像素阵列，每行写入经补偿的模拟显示信号的时间(即，行时间)为tline，每行的经补偿的模拟显示信号为L_i，其中，i为小于等于N的正整数。可以理解的，行时间tline＝tFrame/N，其中，tFrame为一帧画面所对应的是写入一帧显示信号需要的时间，不包括帧与帧之间的空白时段。tFrame以外的时间都属于帧与帧之间的空白时段。
在本实施例中，若帧频是60每秒，则每帧的实际显示时段tFrame与两帧之间的空白时段TBlank之和为1/60秒。
部分b：分组后的传统的一帧画面的数据传输序列
对于N行的像素阵列，可以将每K行作为一组，因此，N行像素阵列可以分为n组，其中，n＝ceil(N/K)，相应地，每帧的时间也被分为n组，即第1至第n组，每组时间为K*tline。在本实施例中，K可以是大于等于2的整数，为了便于描述，下面以K＝3为例进行描述。
部分c：加入校正信号后的数据传输序列。
在部分c中，实际写入一帧显示信号的时间仍然是tFrame，并且每组的时间长度4*tline’等于3*tline，因此，相较于传统的数据传输，加入校正信号后的行时间tline’较短。在部分c中，针对每帧画面配置的操作时间还包括位于两帧之间空白时段tBlank内的虚拟写入时段(图中没有具体表示tBlank，tFrame以外所有时期都属于tBlank)。该虚拟写入时段可以包括一组行时间(组0)，即长度等于4*tline’。该虚拟写入时段用于对第1至3行中的像素单元进行校正。可以理解的，空白时段tBlank长于等于一组的行时间(即4*tline’)。其中tline’可以通过以下公式来表示：
tline’＝tline*[K/(K+1)]
每组行时间均包括四个行时间。在每一帧中，该组行时间的一个行时间用于执行模拟校正信号写入和/或模拟反馈信号检测操作，另外三个行时间则是用于执行显示信号写入操作(实际显示时段)或者执行等待操作(虚拟写入时段)。
具体地，在组0的行时间t-4’中，写入针对第1行像素单元的补偿过的模拟校正信号C_1(经补偿的模拟校正信号)，并且在组1的行时间t1’中，检测对应于经补偿的模拟校正信号C_1的模拟反馈信号S_1并且写入针对第4行像素单元的经补偿的模拟校正信号C_4。可以理解的，由于像素阵列为N行，对于最后一组(即，组n)的第一个时间段，并不写入经补偿的模拟校正信号而是仅检测模拟反馈信号S_(N-2)。
部分d：第1至第3帧数据传输序列
第1帧：
在组0中的行时间t-4’中向像素阵列的第1行写入经补偿的模拟校正信号C_1，在组0的其他行时间t-3’至t-1’，则处于空闲状态(即，不向像素阵列写入信号)。在组1的行时间t1’中，检测对应于经补偿的模拟校正信号C_1的模拟反馈信号S_1并且写入针对第4行像素单元经补偿的模拟校正信号C_4；在行时间t2’中，写入经补偿的模拟显示信号L_1。组2至组n-1的各行时间的操作，与组1类似，在此不进行赘述。在组n的第1个行时间中，检测与模拟校正信号C_(N-2)相对应的模拟反馈信号S_(N-2)。可以理解的，作为最后一组，组n不再写入经补偿的模拟校正信号。
在一种实施方式中，在行时间t2’，基于模拟反馈信号S_1所生成的数字老化信息被传输到控制器400，进而可以根据指定的补偿算法来确定针对第1行中各像素单元的补偿值，该补偿值可以用于表征像素单元老化程度是大于还是小于预期值。可以理解的，该预期值是指已预先指定的像素单元的状态，譬如，驱动晶体管Q1的阈值电压、发光二极管OLED的阈值电压以及发光二极管OLED的发光效率中的一个或多个。
当显示系统在正式使用前，补偿信息储存模块401储存的是各像素单元101的原始状态，在使用之后，控制器400会根据各像素单元101的老化情况来更新补偿信息储存模块401里的补偿信息。当像素单元101被显示地址信号选通时，控制器400从补偿信息存储模块401中读取相对应行的补偿信息再计算出相对应的数字补偿信号传输到列驱动器300。
第2帧：
在组0中的行时间t-3’中向像素阵列的第二行写入经补偿的模拟校正信号C_2，在组0的其他时间段则处于空闲状态。在组1的行时间t2’中，检测对应于经补偿的模拟校正信号C_2的模拟反馈信号S_2并且写入针对第五行像素单元经补偿的模拟校正信号C_5；该组其他行时间依顺序写入经补偿的模拟显示信号到相对应行的像素单元。比如，行时间t1’中，写入经补偿的模拟显示信号L_1；行时间t3’中，写入经补偿的模拟显示信号L_2；行时间t4’中，写入经补偿的模拟显示信号L_3。组2至组n-1的各行时间的操作，与组1类似，在此不进行赘述。在组n的第二个行时间中，检测对应于经补偿的模拟校正信号C_(N-1)的模拟反馈信号S_(N-1)，其他行时间依顺序写入经补偿的模拟显示信号到相对应行的像素单元。
在本实施例中，第2帧中的经补偿的模拟显示信号L_1是基于新的数字补偿信号而生成，其中，该新的数字补偿信号是基于在第1帧中确定的数字老化信息而获得的更新值。可以理解的，针对每行的数字补偿信号每三帧更新一次。
第3帧：
在组0中的行时间t-2’中向像素阵列的第三行写入模拟校正信号C_3，在组0的其他行时间则处于空闲状态；在组1的行时间t3’中，检测对应于经补偿的模拟校正信号C_3的模拟反馈信号S_3并且写入针对第6行像素单元经补偿的模拟校正信号C_6，行时间t4’中，写入经补偿的模拟显示信号L_3。该组其他行时间依顺序写入经补偿的模拟显示信号到相对应行的像素单元。比如，行时间t1’中，写入经补偿的模拟显示信号L_1；行时间t2’中，写入经补偿的模拟显示信号L_2；行时间t4’中，写入经补偿的模拟显示信号L_3。组2至组n-1的各行时间的操作，与组1类似，在此不进行赘述。在组n的第三个行时间中，检测对应于经补偿的模拟校正信号C_N的模拟反馈信号S_N，其他行时间依顺序写入经补偿的模拟显示信号到相对应行的像素单元。
类似地，由于第2行的像素单元的数字老化信息是在第2帧中获取并更新，因此，第3、4帧中的经补偿的模拟显示信号L_2是基于第2帧中的数字老化信息而产生。
由上述可知，每三帧便能够实现对所有的像素单元进行一次校正。可以理解的，当K为2时，每两帧便能够实现对所有的像素单元进行一次校正。
图2A为传统显示系统的显示时序图，图2B为依据本申请实施例的显示系统的第1帧的时序图，图2C为依据本申请实施例的显示系统的第2帧的时序图。
信号DE来自控制器400，是数字显示信号和数字补偿信号的使能信号，当DE为高电平时，显示信号D[7:0]和C[7：0]有效，每个时钟(PCLK)输入一个数字显示信号和数字补偿信号给源驱动器300。信号DE’为列驱动器300的内部信号，相对于信号DE具有延迟，当DE’为高电平时，显示信号产生模块301并行地向像素阵列提供经补偿的模拟显示信号。为了便于描述，这里以显示信号是为8位的单色数字显示信号和8位的数字补偿信号为例进行阐述。可以理解的，显示信号也可以是24位(包括红、绿、蓝3个子颜色，这情况，那数字补偿信号也是24位，每8位数字补偿信号对于一个子颜色)或更高阶的彩色显示信号。显示地址线SCAN_1用于选通第1行像素单元101，显示地址线SCAN_2用于选通第2行像素单元101，依此类推，显示地址线N用于选通第N行像素单元101。
由图2A可知，每行像素单元依次获取相对应的经补偿的模拟显示信号L_i。
请同时参考图1D、图2B和图2C。
如时序图所示，在图1A的显示系统实施反馈检测操作后，一帧画面所对应的行时间数是N+ceil(N/K)，即行时间长度为tFrame/(N+ceil(N/K))，其中，tFrame为每帧的实际显示时段(即写入模拟显示信号的时间)。
第1帧：
(1)组0：行时间t-4’至t-1’(虚拟写入时段)
在行时间t-4，显示信号产生模块301输出经补偿的模拟校正信号C_1到第1行显示信号线，行驱动器200使能第1行显示地址信号SCAN_1，使得第1行像素单元导通，将经补偿的模拟校正信号C_1写入第1行像素单元。结合图1B中的像素电路可知，经补偿的模拟校正信号C_1将经由该行像素单元的显示开关晶体管传输到该行像素单元的驱动晶体管的控制极，并且在显示地址信号SCAN_1为低电平的时候，存储在该行像素单元的驱动晶体管的控制极。
在行时间t-3’至t-1’，行驱动器200使能第1行像素单元的反馈地址信号FB_1，选通第1行像素单元的反馈通道，把包含该行像素单元的模拟反馈信号提供到反馈信号线上。结合图1B中的像素电路可知，当反馈地址信号FB_1为高电平时，该行像素单元的反馈开关晶体管将导通。此时，该行像素单元的驱动晶体管在经补偿的模拟校正信号C_1的控制下所产生的电流将经由反馈开关晶体管传输到反馈信号线，进而传输至老化信息检测模块302。
(2)组1：行时间t1’至t4’
在时段t1’，第1行像素单元的反馈地址信号FB_1仍然处于高电平，老化信息检测模块302检测反馈信号线上的反馈电流。另外，与时段t-4’类似地，行驱动器200使能第4行显示地址信号SCAN_4，使得第4行像素单元导通，将显示信号产生模块301产生的经补偿的模拟校正信号C_4写入第4行像素单元。
在另一种实施方式中，在时段t1’，第1行像素单元的反馈地址信号FB_1可以处于低电平(即，关闭反馈开关晶体管)，相应地，老化信息检测模块302配置为检测反馈信号线上的反馈电压。可以理解的，反馈地址信号FB_1的长度还可以取决于反馈信号线上的信号稳定时间。K值可以根据信号稳定时做调整，FB_1的长度也会随之变化。
在时段t2’至t4’中，行驱动器200使能第4行的反馈地址信号选通第4行像素单元的反馈通道，使得第4行像素单元的反馈电流输出到反馈信号线。
另外，在该些时段中，显示系统会进行模拟显示信号写入操作。具体而言，行驱动器200逐行使能显示地址信号SCAN_1、SCAN_2、SCAN_3，以选通第1、2、3行的像素单元。显示信号产生模块300将经补偿的模拟显示信号L_1、L_2、L_3分别写入到第1、2、3行。
老化信息检测模块302将基于所获取的反馈电流产生数字老化信息，并通过第三传输模块305将该数字老化信息传输到控制器400。
第2帧：
图2C示出了第2帧的时序图，与前一帧不同的是，在第2帧中，首先是经补偿的模拟校正信号C_2在显示地址信号SCAN_2的作用下，被写入到第二行像素单元。可以理解的，第2帧中的经补偿的模拟校正信号的写入、模拟反馈信号的检测均比第1帧中的操作延迟了一个行时间。第2帧中的反馈、检测、显示均与前一帧类似，在此不再赘述。
第3帧(时序图未示出)：
与前一帧不同的是，在第3帧中，首先是经补偿的模拟校正信号C_3在显示地址信号SCAN_3的作用下，被写入到第三行像素单元。可以理解的，第3帧中的模拟校正信号的写入、模拟反馈信号的检测均比第2帧中的操作延迟了一个行时间。
由上可知，采用本实施例的方法，每3帧的时间完成对所有像素单元的一次校正操作。
根据一个实施例，在第一时段或虚拟写入时段时间为0且第二时段时间长度不变的情况，可以将第0组纳入tFrame。也就是说在这种情况下，第二时段包括n+1组时间，因此每组中的行时间tline”可以通过以下公式表达：
tline”＝tline’*[n/(n+1)]
图3为依据本申请实施例的驱动方法的流程图。
请同时参考图1D。驱动方法包括：
S301：在第一时段和第1至第n-1组行时间中，向指定行像素单元写入用于该行像素单元的经补偿的模拟校正信号。
具体地，在虚拟写入时段的第i个行时间中，向第i行像素单元写入用于该行像素单元的经补偿的模拟校正信号，其中，i小于等于K。在该步骤中，第i行像素单元被选通，然后控制器400通过列驱动器300来向第i行像素单元写入相应的经补偿的模拟校正信号。可以理解的，该经补偿的模拟校正可以是经补偿过的模拟校正信号。可以理解的，虚拟写入时段包括一组行时间，并且处于两帧画面之间的空白时段中。在实际显示时段的第g组的第i个行时间中，向第i+K*g行像素单元写入用于该行的经补偿的模拟校正信号，其中，1≤g≤n-1。
步骤S302：在第1至第n组行时间中，获取指定行像素单元的模拟反馈信号，并且向像素阵列提供经补偿的模拟显示信号。
具体地，在第1至第n组行时间中，获取第i+K*(g-1)行像素单元的模拟反馈信号，在第g组行时间的其他行时间中向像素单元写入经补偿的模拟显示信号。
在一种实施方式中，模拟反馈信号基于以下步骤来生成：向第i+K*(g-1)行像素单元提供反馈通道；通过该反馈通道获取满足指定信号稳定度的模拟反馈信号，其中，模拟反馈信号基于经补偿的模拟校正信号而生成。基于模拟反馈信号与参考信号的比较结果，生成数字老化信息，其中，参考信号为参考电压或参考电流。可以理解的，经补偿的模拟显示信号基于像素单元在当前帧的数字补偿信号和数字显示信号来生成；经补偿的模拟校正信号基于像素单元在当前帧的数字补偿信号和数字校正信号来生成。在一种实施方式中，基于数字老化信息来确定在下一帧用于像素单元的数字补偿信号。
图4为依据本发明另一实施例的显示系统架构图。
图1A中的显示系统类似，图4中的显示系统包括像素阵列100’、行驱动器200’、列驱动器300’以及控制器400’。具体而言，像素阵列100’包括N行M列像素单元101’、N行显示地址线、N行反馈地址线、M条显示信号线和M条反馈信号线，其中，行驱动器200’、列驱动器300’分别通过前述的地址线或者信号线来耦合至相应的像素单元101’，N和M均为正整数。
由前述可知，图1A中的显示系统是在模拟域上对提供到像素单元的模拟信号进行补偿。与之不同，本实施例中的显示系统是在先数字域做补偿，数字补偿信号和数字显示信号(或者，数字校正信号)是在控制器400’中经补偿算法计算生成的经补偿的数字显示信号(或者，经补偿的数字校正信号)再经由传输模块303’提供给列驱动器300’。经过源驱动模块301’进行数模转换后，将经补偿的模拟显示信号(或者，经补偿的模拟校正信号)提供给像素单元阵列100’。
对于模拟校正信号的插入、模拟反馈信号的检测等操作，图1A和图4中的显示系统相同，在此不做赘述。可以理解的，老化信息检测模块302’获取来自像素单元的模拟反馈信号后，生成数字老化信息，并经由传输模块304’提供给控制器400’，以更新数字补偿信号。
虽然参照特定的示例来描述了本申请，其中，这些特定的示例仅仅旨在是示例性的，而不是对本申请进行限制，但对于本领域普通技术人员来说显而易见的是，在不脱离本申请的精神和保护范围的基础上，可以对所公开的实施例进行改变、增加或者删除。

Claims (10)

1.一种像素阵列的补偿驱动方法，其中为每帧画面配置的操作时间包括第一时段和第二时段，其中，第一时段为相邻两帧画面之间的时间段，第二时段至少包括写入一帧画面的时间；所述像素阵列包括N行M列像素单元，该N行像素被划分为n个组，每个组中包括K行，其中n＝ceil(N/K)，K为大于等于2的整数；
所述方法包括：
在第一时段中，写入至少一行的校正信号，并且在第一时段或第二时段中获取该行的反馈信号；第二时段相应的被分为n组，每组对应K+1个行时间，在第二时段的每组时间中写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生该行的补偿信号；或者
当所述第一时段为零时，第二时段相应的被分为n+1组，每组对应K+1个行时间，在第二时段的首组时间中，写入至少一行的校正信号；在第二时段的其余每组时间都写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生该行的补偿信号。
2.如权利要求1所述的方法，还包括
基于所述补偿信号对相应行的显示信号和校正信号进行补偿。
3.如权利要求2所述的方法，其中
在第一时段中，向第i行像素单元写入用于该行的校正信号；或者
当所述第一时段为零时，在第二时段的首组时间中，向第i行像素单元写入用于该行的校正信号，其中，i是小于等于K的正整数。
4.如权利要求3所述的方法，其中
当存在所述第一时段时，在第二时段的第g组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1；或者
当所述第一时段为零时，在第二时段的第g+1组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g+1组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1。
5.如权利要求1所述的方法，其中，基于所述反馈信号与参考信号之间的关系产生该行的补偿信号包括：
基于所述反馈信号与参考信号的比较结果生成老化信息，并基于所述老化信息产生后续帧中用于该行的补偿信号。
6.一种用于像素阵列的驱动装置，其中为每帧画面配置的操作时间包括第一时段和第二时段，其中，第一时段为相邻两帧画面之间的时间段，第二时段至少包括写入一帧画面的时间；
所述装置包括：
行驱动器，耦合到像素阵列，配置为通过显示地址线以基于显示地址信号选通指定行的像素单元，并通过反馈地址线以基于反馈地址信号选通指定行的像素单元的反馈通道；
列驱动器，耦合到像素阵列，配置为所述像素阵列包括N行M列像素单元，该N行像素被划分为n个组，每个组中包括K行，其中n＝ceil(N/K)，K为大于等于2的整数；
在第一时段中，写入至少一行的校正信号，并且在第一时段或第二时段中获取该行的反馈信号；第二时段相应的被分为n组，每组对应K+1个行时间,在第二时段的每组时间中写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生老化信息；或者
当所述第一时段为零时，第二时段相应的被分为n+1组，每组对应K+1个行时间，在第二时段的首组时间中，写入至少一行的校正信号；在第二时段的其余每组时间都写入K个行的显示信号，并在该组的其他时间写入除该K个行外一行的校正信号和/或输出前一组时间中被校正行的反馈信号，并且在每次写入操做之间不存在空闲时间；基于该行的反馈信号与参考信号之间的关系产生老化信息；
其中，显示信号线配置为传输校正信号和显示信号；以及
控制器，分别与列驱动器和行驱动器耦合，配置为根据所述老化信息产生补偿信号，并向行驱动器提供行控制信号，向列控制器提供列控制信号、所述补偿信号以及显示信号和校正信号。
7.如权利要求6所述的装置，其中所述列驱动器还配置为基于所述补偿信号对相应行的显示信号和校正信号进行补偿，并且将经补偿的显示信号和校正信号写入像素阵列。
8.如权利要求7所述的装置，其中在第一时段中，所述列驱动器配置为向第i行像素单元写入用于该行的校正信号；或者
当所述第一时 段为零时，在第二时段的首组时间中，所述列驱动器配置为向第i行像素单元写入用于该行的校正信号，其中，i是小于等于K的正整数。
9.如权利要求8所述的装置，其中
当存在所述第一时段时，在第二时段的第g组中的第i个行时间中，所述列驱动器配置为向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1；或者
当所述第一时段为零时，在第二时段的第g+1组中的第i个行时间中，向第i+K*g行像素单元写入用于该行的校正信号，并且输出第i+K*(g-1)行像素单元的反馈信号，在所述第g+1组的其他行时间中向像素单元写入显示信号，其中，g为整数且1≤g≤n-1。
10.一种显示设备，其特征在于，包括：
像素阵列，其包括N行M列像素单元；以及
如权利要求6至9任一项所述的驱动装置。
CN202010609336.3A 2020-06-29 2020-06-29 像素阵列的补偿驱动方法、驱动装置以及显示设备 Active CN111883062B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010609336.3A CN111883062B (zh) 2020-06-29 2020-06-29 像素阵列的补偿驱动方法、驱动装置以及显示设备
PCT/CN2020/105151 WO2022000667A1 (zh) 2020-06-29 2020-07-28 像素阵列的补偿驱动方法、驱动装置以及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010609336.3A CN111883062B (zh) 2020-06-29 2020-06-29 像素阵列的补偿驱动方法、驱动装置以及显示设备

Publications (2)

Publication Number Publication Date
CN111883062A CN111883062A (zh) 2020-11-03
CN111883062B true CN111883062B (zh) 2021-10-22

Family

ID=73157308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010609336.3A Active CN111883062B (zh) 2020-06-29 2020-06-29 像素阵列的补偿驱动方法、驱动装置以及显示设备

Country Status (2)

Country Link
CN (1) CN111883062B (zh)
WO (1) WO2022000667A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022126490A1 (zh) * 2020-12-17 2022-06-23 北京大学深圳研究生院 一种像素单元及像素外模拟域补偿显示系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798342B2 (ja) * 2005-03-31 2011-10-19 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2010281874A (ja) * 2009-06-02 2010-12-16 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
WO2012053462A1 (ja) * 2010-10-21 2012-04-26 シャープ株式会社 表示装置およびその駆動方法
KR101463651B1 (ko) * 2011-10-12 2014-11-20 엘지디스플레이 주식회사 유기발광 표시장치
KR20140066830A (ko) * 2012-11-22 2014-06-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101969436B1 (ko) * 2012-12-20 2019-04-16 엘지디스플레이 주식회사 유기 발광 디스플레이 장치의 구동 방법
KR102033374B1 (ko) * 2012-12-24 2019-10-18 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102029319B1 (ko) * 2013-06-19 2019-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102014853B1 (ko) * 2013-08-19 2019-08-28 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR102045807B1 (ko) * 2013-08-30 2019-12-02 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102122542B1 (ko) * 2014-07-10 2020-06-29 엘지디스플레이 주식회사 유기전계발광표시장치
CN105023539B (zh) * 2015-07-10 2017-11-28 北京大学深圳研究生院 一种像素矩阵的外围补偿系统、方法和显示系统
CN107393469B (zh) * 2017-08-29 2019-07-30 京东方科技集团股份有限公司 一种像素补偿方法、像素补偿装置及显示装置
US10762843B2 (en) * 2018-03-28 2020-09-01 Sharp Kabushiki Kaisha Pixel circuit using direct charging and that performs light-emitting device compensation
KR102583783B1 (ko) * 2018-08-29 2023-10-04 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
WO2022000667A1 (zh) 2022-01-06
CN111883062A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
CN105702206B (zh) 一种像素矩阵的外围补偿系统及其方法、显示系统
KR100450761B1 (ko) 능동 구동형 유기 이엘 다이오드 디스플레이 패널 회로
US20200202787A1 (en) Organic Light Emitting Display Device and Pixel Sensing Method of the Same
US8432380B2 (en) Display apparatus and information processing apparatus using the same
US8643570B2 (en) Active matrix organic electroluminescence display and its gradation control method
CN111105751A (zh) 显示设备、用于驱动显示设备的方法以及电子装置
US12057068B2 (en) Electro-optical apparatus, electronic equipment, and driving method
US11263979B2 (en) Organic light-emitting diode display with voltage follower and display method thereof
KR102563785B1 (ko) 휘도 보상용 유기발광 표시장치와 그의 휘도 보상방법
CN114694603B (zh) 显示装置及其驱动方法
US20240314897A1 (en) Display device
CN111883062B (zh) 像素阵列的补偿驱动方法、驱动装置以及显示设备
CN108962145B (zh) 显示装置及其像素电路和驱动方法
CN112599078B (zh) 一种像素单元及像素外模拟域补偿显示系统
KR102570494B1 (ko) 유기발광 표시장치와 그의 픽셀 센싱 방법
US7932878B2 (en) Active matrix-type display apparatus and information processing apparatus using the same
US20070229410A1 (en) Display apparatus
KR20200006207A (ko) 표시 장치 및 이의 구동 방법
CN111402798B (zh) 像素驱动电路及其控制方法、显示装置
JP5938742B2 (ja) Ｅｌ表示装置
US10573238B2 (en) Display driver and method for driving display device
US20240257706A1 (en) Display Device and Driving Method Thereof
US20240321221A1 (en) Display driving apparatus and method
US20240127744A1 (en) Panel driving device, driving method thereof, and electroluminescent display apparatus
CN111933063A (zh) 显示设备及其感测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant