CN112668267A - 一种ip核的扫描时钟生成装置和方法 - Google Patents
一种ip核的扫描时钟生成装置和方法 Download PDFInfo
- Publication number
- CN112668267A CN112668267A CN202011548052.4A CN202011548052A CN112668267A CN 112668267 A CN112668267 A CN 112668267A CN 202011548052 A CN202011548052 A CN 202011548052A CN 112668267 A CN112668267 A CN 112668267A
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- core
- scan
- gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000012545 processing Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 4
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 4
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 4
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 3
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 description 2
- 102100025314 Deleted in esophageal cancer 1 Human genes 0.000 description 2
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 2
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种IP核的扫描时钟生成装置，包括：连接成扫描链的多个寄存器，每一寄存器的时钟输入端连接时钟信号，多个寄存器输出多比特信号，所述多比特信号在所述时钟信号的每个时钟脉冲内移动一个比特；译码器，具有多个输入端和多个输出端，所述多个输入端连接所述多个寄存器的输出端以接收多比特信号，所述多个输出端输出根据所述多比特信号独热译码产生的多路时钟门控信号；多个时钟门控单元，每一时钟门控单元的时钟输入端输入所述准扫描时钟信号，每一时钟门控单元的使能端分别连接一路时钟门控信号，每一时钟门控单元的输出端提供一路用于IP核的扫描时钟信号；多个时钟门控单元的强制门控信号输入端与多个寄存器的使能信号连接。
Description
技术领域
本发明主要涉及集成电路可测性设计领域，尤其涉及一种IP核的扫描时钟生成装置和方法。
背景技术
扫描链测试(Scan Chain Test)作为数字集成电路测试的重要方法之一，可以有效的筛选出坏片，提高产品质量。
随着集成电路SoC(System On Chip，片上系统)的IP核(Intellectual PropertyCore)的复杂度不断提升，很多IP核对扫描(scan)时钟有one-hot capture(独热捕获/独热获取)的要求，即同一时刻只有一路扫描时钟信号对IP核进行测试。因此，集成电路DFT(Design For Testability，可测性设计)时需要考虑到IP核扫描时钟的one-hot需求，业界通常有如下几种方法：
①按照IP集成要求，IP核上的所有scan时钟都用OCC控制。在输出scan向量(即测试向量，包括激励和期待的值；不同的设计，不同的测试电路对应不同的测试向量)的时候，根据要求控制OCC(On Chip Clock)实现one-hot需求。这种方法，需要在每一个时钟都加一个OCC，但当IP核测试所需的scan时钟(即扫描时钟)数目较大时，会导致需要加较多的OCC模块，进而增加SoC系统的面积和设计复杂度，相应的需要更多的运行资源，例如存储和处理资源，相应的将增加电路实现的成本。
②按照IP核的集成要求，当IP核测试所需的扫描时钟较多时，考虑对Timing Path(时序路径)较少的时钟做合并，这样做，虽然一定程度上可以减少所需的扫描时钟数目，但是增加了物理实现的困难，如果有Timing(时序)收敛不了的情况，则对测试覆盖率也有一定损害。
③按照IP核的集成要求，把IP核测试所需的所有的时钟都连接到SoC的I/O口(输入输出端口)上，这个方法在扫描时钟数目较少的时候可以作为一种应用方式，但是当时钟数目较多时，会占用很多的I/O口资源，对DFT设计的便捷高效造成不利影响。
发明内容
本发明要解决的技术问题是提供一种IP核的扫描时钟生成装置和生成方法，实现IP核的扫描时钟的高效便捷的生成，减少系统资源占用，提高测试效率。
为解决上述技术问题，本发明提供了一种IP核的扫描时钟生成装置，包括：连接成扫描链的多个寄存器，每一寄存器的时钟输入端连接时钟信号，所述多个寄存器输出多比特信号，所述多比特信号在所述时钟信号的每个时钟脉冲内移动一个比特；译码器，具有多个输入端和多个输出端，所述多个输入端连接所述多个寄存器的输出端以接收所述多比特信号，所述多个输出端输出根据所述多比特信号独热译码产生的多路时钟门控信号；多个时钟门控单元，每一时钟门控单元的时钟输入端输入所述准扫描时钟信号，每一时钟门控单元的使能端分别连接一路时钟门控信号，每一时钟门控单元的输出端提供一路用于所述IP核的扫描时钟信号；所述多个时钟门控单元还分别包括一强制门控信号输入端，所述强制门控信号输入端与所述多个寄存器的使能信号连接。
在本发明的一实施例中，所述多比特信号独热译码形成的信号数量大于或等于所述时钟门控单元的数量。
在本发明的一实施例中，所述多个寄存器还包括复位端，所述复位端连接复位信号。
在本发明的一实施例中，所述多个寄存器的时钟信号、使能信号和复位信号的控制时序与所需形成的所述IP核的扫描时钟信号的时序对应。
在本发明的一实施例中，所述IP核用于DDR存储、图像处理和/或USB接口通信。
本申请还提供一种IP核的扫描时钟生成方法，包括以下步骤：接收时钟信号，在所述时钟信号的每个时钟脉冲内移动一个比特，从而产生多比特信号；根据所述多比特信号独热译码产生多路时钟门控信号；根据所述多路时钟门控信号、强制门控信号和准扫描信号产生用于所述IP核的扫描时钟信号。
与现有技术相比，本发明具有以下优点：通过对多个寄存器形成的多比特信号进行独热译码，并通过时钟门控信号的控制，实现集成多个扫描时钟信号，高效便捷地实现扫描时钟信号独热处理需求，极大降低资源消耗和实现难度。
附图说明
附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1是本申请一实施例的IP核的扫描时钟生成装置的示意图。
图2是申请一实施例的IP核的扫描时钟生成方法的流程图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本申请的实施例描述一种IP核的扫描时钟生成装置和方法。
图1是本申请一实施例的IP核的扫描时钟生成装置的示意图。如图1所例示，本申请的IP核的扫描时钟生成装置包括多个寄存器、译码器和多个时钟门控单元。
在一实施例中，多个寄存器连接构成扫描链。将普通寄存器替换成为扫描寄存器(scan flip-flop)的过程即为扫描链的插入过程。
图1中的扫描时钟生成装置包括寄存器Reg0、Reg1和Reg2。多个寄存器经过扫描链的插入过程形成扫描链。寄存器的数量可根据实际需求进行选定。其中，每一寄存器的时钟输入端连接时钟信号。在图1中为scan_clk信号。
连接形成扫描链后，多个寄存器可输出多比特信号，例如图1中的BS0、BS1和BS2。在形成扫描链时，多个寄存器之间的连接可实现多比特信号在所述时钟信号的每个时钟脉冲内移动一个比特。扫描链插入过程例如通过scan_in信号实现。
在一实施例中，IP核的扫描时钟生成装置还包括译码器，例如图1中的译码器DEC1。译码器可具有多个输入端和多个输出端。译码器的多个输入端可连接前述多个寄存器的输出端以接收所述多比特信号。译码器的多个输出端输出根据所述多比特信号独热译码(One-hot Decode)产生的多路时钟门控信号。译码器DEC1的译码方式可根据实际需求进行设定。例如，译码器的输入端可为“3'b000”、“3'b001”、“3'b010”和“3'b011”，输出端分别对应为译码信号“5'b00001”、“5'b00010”、“5'b00100”和“5'b01000”，再将“5'b10000”作为默认(default)译码信号。具体的编解码方式也可根据需要控制的寄存器的数量和门控单元的数量进行调整。
IP核的扫描时钟生成装置还包括多个时钟门控单元(ICG，Integrated ClockGating Cell)。在图1所例示的扫描时钟生成装置中，例如包括5个时钟门控单元ICG0、ICG1、ICG2、ICG3和ICG4。对于多个时钟门控单元，每一时钟门控单元的时钟输入端输入准扫描时钟信号，例如图1中的CLK0、CLK1、CLK2、CLK3和CLK4。在本申请的技术方案之前的一些方法中，将CLK0、CLK1、CLK2、CLK3和CLK4直接连接到SoC(片上系统)的I/O口(输入输出端口)上，此方法在扫描时钟数目较少的时候可以作为一种应用方式，但是当扫描时钟数目较多时，例如需要20-30个扫描时钟时，将占用很多的I/O口资源，甚至完全无法满足，故对DFT设计带来不利影响。在一些方法中，还包括在每一个时钟(CLK0、CLK1、CLK2、CLK3和CLK4)都加一个OCC，但当IP核测试所需的scan时钟(即扫描时钟)数目较大时，会导致需要加较多的OCC模块，进而增加SoC系统的面积和设计复杂度，相应的需要更多的运行资源，增加电路实现的成本。或是还有的方法是，当IP核测试所需的扫描时钟较多时，考虑对Timing Path(时钟路径)较少的时钟做合并，这样做，虽然一定程度上可以减少所需的扫描时钟数目，但是增加了物理实现的困难，对时钟路径的调试使其达到收敛(即系统的时序完全能够运行，无时钟冒险等情形)极为耗时，且如果有Timing(时序)收敛不了的情况，则需要重新设计，或对测试覆盖率也有一定损害。故本申请的技术方案提供一种新的IP核的扫描时钟生成装置和生成方法。
在本申请的IP核的扫描时钟生成装置中，其中每一时钟门控单元的使能端分别连接一路时钟门控信号，每一时钟门控单元的输出端提供一路用于所述IP核的扫描时钟信号，在图1中为CLK0_OUT、CLK1_OUT、CLK2_OUT、CLK3_OUT和CLK4_OUT。多个时钟门控单元还分别包括一强制门控信号输入端，所述强制门控信号输入端与所述多个寄存器的使能信号(scan_en)连接。图1中的scan_out信号例如为IP核的其他类型的测试所需的信号。
在一些实施例中，多比特信号独热译码形成的信号数量大于或等于所述时钟门控单元的数量。多个寄存器还包括复位端，所述复位端连接复位信号。所述多个寄存器的时钟信号、使能信号和复位信号的控制时序与所需形成的所述IP核的扫描时钟信号的时序对应，实现该时序对应可通过设计工具实现，例如DFT Compiler。本申请的技术方案中，IP核例如为用于DDR存储、图像处理和/或USB接口通信等功能的IP核。IP核的类型例如为IP硬核，即无法进一步观察其内部结构的IP核，只能通过接口对其进行测试。
表1多个寄存器One-hot(独热)译码
| Reg0 | Reg1 | Reg2 | 对应控制扫描信号 |
| 0 | 0 | 0 | CLK0_OUT |
| 0 | 0 | 1 | CLK1_OUT |
| 0 | 1 | 0 | CLK2_OUT |
| 0 | 1 | 1 | CLK3_OUT |
| 1 | 0 | 0 | CLK4_OUT |
在图1所例示的IP核的扫描时钟生成装置，以3个寄存器实现五路时钟的one-hot(独热)输出控制。3个寄存器实际可译码形成8种编码，本申请以需要5路扫描时钟信号进行示意。例如，对于需要10路扫描时钟信号的控制的情形，则需要4个寄存器形成多比特信号进行译码。
在图1的方案中，具体地，3个寄存器的输出做one-hot译码，再通过译码器的译码逻辑对5路准扫描时钟(也可称为输出时钟)的时钟门控单元做打开和关闭的控制。在DFTshift场景下，对3个寄存器组成的扫描链链进行移位，同时5路输出时钟的门控被强制打开(5个时钟门控单元ICG0、ICG1、ICG2、ICG3和ICG4的强制门控输入端TE被置为高电平‘1’)，这时候IP核的shift场景时所有时钟都打开的，可以实现shift过程。在DFT capture场景下，5路时钟的门控由one-hot译码逻辑控制，此时时钟门控单元的强制门控信号TE置零。当Reg0，Reg1，Reg2输出信号组合如表1中组合，则会实现CLK0，CLK1，CLK2，CLK3，CLK4时钟的one-hot输出，从而实现IP时钟的one-hot capture需求，即同一时刻只有一路扫描时钟有效。
表2电路信号列表
| 信号列表 | 方向 | 信号类型 |
| Scan_clk | in | scan时钟 |
| Scan_in | in | Scan输入 |
| Scan_en | in | Scan使能 |
| Scan_rstn | in | Scan复位 |
| Scan_out | out | Scan输出 |
| CLK0_OUT | out | 时钟输出 |
| CLK1_OUT | out | 时钟输出 |
| CLK2_OUT | out | 时钟输出 |
| CLK3_OUT | out | 时钟输出 |
| CLK4_OUT | out | 时钟输出 |
本申请还提供一种IP核的扫描时钟生成方法。图2是本申请一实施例的IP核的扫描时钟生成方法的流程图。
如图2所例示，本申请的IP核的扫描时钟生成方法包括步骤201，接收时钟信号，在所述时钟信号的每个时钟脉冲内移动一个比特，从而产生多比特信号。步骤202，根据所述多比特信号独热译码产生多路时钟门控信号。步骤203，根据所述多路时钟门控信号、强制门控信号和准扫描信号产生用于所述IP核的扫描时钟信号。各信号的连接和传输关系例如前述的描述所示例。
在一实施例中，多比特信号独热译码形成的信号数量大于或等于所述时钟门控信号的数量。
本申请的IP核的扫描时钟生成装置和方法，在不影响SoC系统的时序路径(TimingPath)，即不增加物理设计难度的情况下，仅需要一个输入时钟(scan_in)即可实现多个扫描时钟(scan时钟)的集成需求。同时，相对每个扫描时钟加OCC模块的方案，也具有电路实现的面积小，减少资源消耗，物理容易实现等优点。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
本申请的一些方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“系统”。处理器可以是一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DAPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器或者其组合。此外，本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品，该产品包括计算机可读程序编码。例如，计算机可读介质可包括，但不限于，磁性存储设备(例如，硬盘、软盘、磁带……)、光盘(例如，压缩盘CD、数字多功能盘DVD……)、智能卡以及闪存设备(例如，卡、棒、键驱动器……)。
计算机可读介质可能包含一个内含有计算机程序编码的传播数据信号，例如在基带上或作为载波的一部分。该传播信号可能有多种表现形式，包括电磁形式、光形式等等、或合适的组合形式。计算机可读介质可以是除计算机可读存储介质之外的任何计算机可读介质，该介质可以通过连接至一个指令执行系统、装置或设备以实现通讯、传播或传输供使用的程序。位于计算机可读介质上的程序编码可以通过任何合适的介质进行传播，包括无线电、电缆、光纤电缆、射频信号、或类似介质、或任何上述介质的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (8)
1.一种IP核的扫描时钟生成装置，包括：
连接成扫描链的多个寄存器，每一寄存器的时钟输入端连接时钟信号，所述多个寄存器输出多比特信号，所述多比特信号在所述时钟信号的每个时钟脉冲内移动一个比特；
译码器，具有多个输入端和多个输出端，所述多个输入端连接所述多个寄存器的输出端以接收所述多比特信号，所述多个输出端输出根据所述多比特信号独热译码产生的多路时钟门控信号；
多个时钟门控单元，每一时钟门控单元的时钟输入端输入准扫描时钟信号，每一时钟门控单元的使能端分别连接一路时钟门控信号，每一时钟门控单元的输出端提供一路用于所述IP核的扫描时钟信号；所述多个时钟门控单元还分别包括一强制门控信号输入端，所述强制门控信号输入端与所述多个寄存器的使能信号连接。
2.根据权利要求1所述的IP核的扫描时钟生成装置，其特征在于，所述多比特信号独热译码形成的信号数量大于或等于所述时钟门控单元的数量。
3.根据权利要求1所述的IP核的扫描时钟生成装置，其特征在于，所述多个寄存器还包括复位端，所述复位端连接复位信号。
4.根据权利要求1所述的IP核的扫描时钟生成装置，其特征在于，所述多个寄存器的时钟信号、使能信号和复位信号的控制时序与所需形成的所述IP核的扫描时钟信号的时序对应。
5.根据权利要求1所述的IP核的扫描时钟生成装置，其特征在于，所述IP核用于DDR存储、图像处理和/或USB接口通信。
6.一种IP核的扫描时钟生成方法，包括以下步骤：
接收时钟信号，在所述时钟信号的每个时钟脉冲内移动一个比特，从而产生多比特信号；
根据所述多比特信号独热译码产生多路时钟门控信号；
根据所述多路时钟门控信号、强制门控信号和准扫描信号产生用于所述IP核的扫描时钟信号。
7.根据权利要求6所述的IP核的扫描时钟生成方法，其特征在于，所述多比特信号独热译码形成的信号数量大于或等于所述时钟门控信号的数量。
8.根据权利要求6所述的IP核的扫描时钟生成方法，其特征在于，所述IP核用于DDR存储、图像处理和/或USB接口通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011548052.4A CN112668267A (zh) | 2020-12-24 | 2020-12-24 | 一种ip核的扫描时钟生成装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011548052.4A CN112668267A (zh) | 2020-12-24 | 2020-12-24 | 一种ip核的扫描时钟生成装置和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112668267A true CN112668267A (zh) | 2021-04-16 |
Family
ID=75408259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011548052.4A Pending CN112668267A (zh) | 2020-12-24 | 2020-12-24 | 一种ip核的扫描时钟生成装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112668267A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030023941A1 (en) * | 2001-03-30 | 2003-01-30 | Wang Laung-Terng (L.-T.) | Computer-aided design system to automate scan synthesis at register-transfer level |
| US20100333055A1 (en) * | 2009-06-26 | 2010-12-30 | Jianlin Yu | Integrated circuit having secure access to test modes |
| CN102144167A (zh) * | 2008-08-20 | 2011-08-03 | 国立大学法人九州工业大学 | 生成装置、生成方法以及程序 |
| US20110276849A1 (en) * | 2010-05-10 | 2011-11-10 | Periasamy Pradeep | System, circuit, and device for asynchronously scan capturing multi-clock domains |
| US9311444B1 (en) * | 2014-07-10 | 2016-04-12 | Sandia Corporation | Integrated circuit test-port architecture and method and apparatus of test-port generation |
| CN108169665A (zh) * | 2017-11-28 | 2018-06-15 | 深圳市时代云海科技有限公司 | 一种芯片低功耗测试电路和方法 |
-
2020
- 2020-12-24 CN CN202011548052.4A patent/CN112668267A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030023941A1 (en) * | 2001-03-30 | 2003-01-30 | Wang Laung-Terng (L.-T.) | Computer-aided design system to automate scan synthesis at register-transfer level |
| CN102144167A (zh) * | 2008-08-20 | 2011-08-03 | 国立大学法人九州工业大学 | 生成装置、生成方法以及程序 |
| US20100333055A1 (en) * | 2009-06-26 | 2010-12-30 | Jianlin Yu | Integrated circuit having secure access to test modes |
| US20110276849A1 (en) * | 2010-05-10 | 2011-11-10 | Periasamy Pradeep | System, circuit, and device for asynchronously scan capturing multi-clock domains |
| US9311444B1 (en) * | 2014-07-10 | 2016-04-12 | Sandia Corporation | Integrated circuit test-port architecture and method and apparatus of test-port generation |
| CN108169665A (zh) * | 2017-11-28 | 2018-06-15 | 深圳市时代云海科技有限公司 | 一种芯片低功耗测试电路和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108228526B (zh) | 电源隔离电路以及多电源域多电源隔离系统 | |
| US10338136B2 (en) | Integrated circuit with low power scan system | |
| EP0039689A1 (en) | Lsi circuit logic structure including data compression circuitry | |
| KR101709071B1 (ko) | 컴프레션 모드 스캔 테스트를 위한 집적 회로 | |
| US5384533A (en) | Testing method, testing circuit and semiconductor integrated circuit having testing circuit | |
| Chen et al. | Cost-efficient built-in redundancy analysis with optimal repair rate for RAMs | |
| CN106771958B (zh) | 具有低功率扫描系统的集成电路 | |
| US11144696B1 (en) | Low cost design for test architecture | |
| CN110033819B (zh) | Sram建立保持时间测试电路 | |
| CN108957301B (zh) | 用于可测试芯片的测试方法、装置及可测试芯片内置电路 | |
| CN112668267A (zh) | 一种ip核的扫描时钟生成装置和方法 | |
| US6591388B1 (en) | High speed sink/source register to reduce level sensitive scan design test time | |
| US5790439A (en) | Reduced test time finite impulse response digital filter | |
| Singh et al. | Instruction-based delay fault self-testing of processor cores | |
| CN218648884U (zh) | 信号处理装置 | |
| CN114567299B (zh) | 具有多路选择器功能的反相锁存器 | |
| Zeidler et al. | Design of a test processor for asynchronous chip test | |
| Vohra et al. | Test data compression using hierarchical block merging technique | |
| JP4549701B2 (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
| EP1083435A2 (en) | Integrated circuit test apparatus | |
| CN110736919A (zh) | 用于提高SoC设计中测试覆盖率的方法及测试电路 | |
| US6237121B1 (en) | Method and apparatus for performing register transfer level scan selection | |
| US7861197B2 (en) | Method of verifying design of logic circuit | |
| CN115078972A (zh) | 一种芯片扫描测试方法 | |
| KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210416 |