CN112668260B - 一种芯片sram拼接方法、装置、电子设备和存储介质 - Google Patents

Abstract

本发明实施例公开了一种芯片SRAM拼接方法、装置、电子设备和存储介质，方法包括：获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。通过提前获取SRAM拼接的性能参数列表，并根据性能参数列表可以同时对多个目标SRAM进行自动拼接，而无需用户针对每个需求指令分别编写相应的代码以实现拼接，从而减少了用户的工作量，由于采用自动拼接因此相应的减少了芯片设计的风险。

Description

一种芯片SRAM拼接方法、装置、电子设备和存储介质

技术领域

本发明实施例涉及芯片技术领域，尤其涉及一种芯片SRAM拼接方法、装置、电子设备和存储介质。

背景技术

在数字芯片设计中需要使用静态随机存储存储器(Static Random-AccessMemory，SRAM)来进行数据缓存，通常是设计人员确定所需规格的目标SRAM，通过IP厂商提供的SRAM生成工具产生。由于受生成工具深度和宽度的最大值的限制，通常需要将设计需要的目标SRAM分解为工具可以生成多个较小的物理SRAM，然后通过编写RTL代码的方式将所生成的多个较小的物理SRAM重新拼接成所需要的目标SRAM。

现有的SRAM拼接方式是设计人员根据需求指令通过工具逐一生成物理SRAM，然后通过编码的方式人工手动实现拼接，但是当存在多个需要拼接的目标SRAM时，每一个目标SRAM都会对应一个需求指令，针对每一个需求指令涉及人员都需要编写对应的代码完成拼接，从而增加了设计人员的工作量，而且还会增加芯片设计的风险。

发明内容

本发明实施例提供了一种芯片SRAM拼接方法、装置、电子设备和存储介质，以实现目标SRAM的自动拼接。

第一方面，本发明实施例提供了一种芯片SRAM拼接方法，包括：获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；

根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；

按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

第二方面，本发明实施例提供了一种芯片SRAM拼接装置，包括：性能参数列表获取模块，用于获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；

拼接方式确定模块，用于根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；

拼接模块，用于按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

第三方面，本发明实施例提供了一种电子设备，电子设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现如上的方法。

第四方面，本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上的方法。

本发明实施例的技术方案，通过提前获取SRAM拼接的性能参数列表，并根据性能参数列表可以同时对多个目标SRAM进行自动拼接，而无需用户针对每个需求指令分别编写相应的代码以实现拼接，从而减少了用户的工作量，由于采用自动拼接因此相应的减少了芯片设计的风险。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1A是本发明实施例一提供的芯片静态随机存储器SRAM拼接方法的流程图；

图1B是本发明实施例一提供的生成的目标SRAM结构示意图；

图2是本发明实施例二提供的芯片静态随机存储器SRAM拼接方法的流程图；

图3是本发明实施例三提供的芯片静态随机存储器SRAM拼接装置结构示意图；

图4是本发明实施例四提供的一种电子设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、软件实现、硬件实现等等。

实施例一

图1A是本发明实施例提供的一种芯片静态随机存储器SRAM拼接方法流程图，本实施例可适用于对目标SRAM进行自动拼接的情况，该方法可以由本发明实施例中的芯片静态随机存储器SRAM拼接装置来执行，该装置可以采用软件和/或硬件的方式实现。如图1A所示，该方法具体包括如下操作：

步骤S101，获取SRAM拼接的性能参数列表。

其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息。

可选的，第一属性信息包括：类型、深度和宽度；第二属性信息包括：校验方式、名称和数量。即在性能参数列表中包括进行拼接的目标SRAM和待拼接子SRAM的基本参数信息，并且在性能参数列表中包含多个目标SRAM，在性能参数列表中各项参数的具体数值已知的情况下，可以通过预设脚本解析性能参数列表中所包含的参数，并自动生成所有需要拼接的SRAM的RTL代码，其中，预设脚本具体可以是PERL，本实施方式中并不对预设脚本的具体类型进行限定。如下表1所示，为本实施方式中的性能参数列表的示意图：

表1

其中，目标SARM类型具体可以采用符号SRAM_TYPE表示，目前常用的类型主要包括：1RW，Two-Port及Dual-Port，并且不同类型的SRAM的读写方式及接口信号都是不相同的，因此可以根据目标SRAM的不同类型产生不同的逻辑及例化方式；目标SRAM深度具体可以采用符号WORDS表示；目标SRAM宽度具体可以采用符号WIDTH表示；校验方式具体可以采用符号SEC-DED表示，目前常用的方式包括：不校验、奇偶校验和错误检查和纠正(ErrorChecking and Correcting，ECC)校验；本实施方式中支持两种类型的待拼接子SRAM进行拼接，第一类待拼接子SRAM名称具体可以采用符号PHY_RAM0表示，第二类待拼接子SRAM名称具体可以采用符号PHY_RAM1表示，而名称的命名有一定的规则，通常采用待拼接子SRAM的深度与宽度的乘积进行命名，例如，第一类待拼接子SRAM名称具体可以是1024×19；第一类待拼接子SRAM数量具体可以采用符号INSTANCE0表示，第二类待拼接子SRAM数量具体可以采用符号INSTANCE0；写位宽具体可以采用符号SUBWORD_WIDTH表示，是SRAM的一种属性特征，具体用于指示目标SRAM在拼接后进行写操作时所对应的位宽。

并且由于篇幅限制本实施方式中仅以性能参数列表中包含三个目标SRAM为例进行的举例说明，而在实际应用中并不对性能参数列表中所包含的目标SRAM的具体数量进行限定。

步骤S102，根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接。

可选的，根据性能参数列表确定每个目标SRAM的拼接方式之前，还包括：通过预设脚本对性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的生成代码；通过执行生成代码生成每个目标SRAM所对应的待拼接子SRAM；根据校验方式对待拼接子SRAM进行校验，并确定校验通过。

具体的说，本实施方式中在根据性能参数列表确定每个目标SRAM的拼接方式之前，会通过PERL脚本对性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的RTL生成代码，通过执行RTL生成代码生成每个目标SRAM所对应的待拼接子SRAM，在生成待拼接子SRAM后再根据性能参数列表中所对应的校验方式，实现对待拼接子SRAM的校验，只有确定校验通过后确定所生成的待拼接子SRAM是合法的才会执行后续的拼接。

其中，在确定每个目标SRAM的拼接方式时，具体可以通过对其所对应的待拼接子SRAM名称进行解析后获得，如表1所示，序号为1的目标SRAM，所对应的第一类待拼接子SRAM的名称为1024×19，所对应的第二类待拼接子SRAM的名称为160×19，数量分别为1个，由于所要求的目标SRAM的深度为1184，宽度为19，深度1184超出了生成工具深度的最大值，两个待拼接子SRAM的宽度相同，深度不同，因此确定序号为1的目标SRAM的拼接方式为深度拼接；序号为2的目标SRAM，所对应的第一类拼接子SRAM的名称为1024×48，并且所对应的数量为2个，因此是采用两个类型相同的待拼接子SRAM实现的拼接，由于所要求的目标SRAM的深度为1024，宽度为96，宽度96超出了生成工具宽度的最大限值，因此确定序号2的目标SRAM的拼接方式为宽度拼接；序号为3的目标SRAM，所对应的第一类待拼接子SRAM的名称为1024×48，数量为2个，所对应的第二类待拼接子SRAM的名称为160×48，数量为2个。由于所要求的目标SRAM的深度为1184，宽度为96，不仅深度超出了生成工具深度的最大值，而且宽度也超出了生成工具宽度的最大值，因此确定序号3的目标SRAM的拼接方式为深度和宽度拼接。

步骤S103，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

可选的，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM，包括：按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址；从读写地址获取待拼接子SRAM；将待拼接子SRAM进行拼接获得每个目标SARM。

需要说明的是，本实施方式中还会通过PERL脚本对性能参数中的其它参数进行解析以获得拼接方式所对应的RTL拼接代码，从而在获取到待拼接子SRAM之后，还可以基于所生成的RTL拼接代码自动生成对性能参数列表中所有目标SRAM的拼接。而无需涉及人员针对不同的目标SRAM分别根据需求指令编写对应的代码完成拼接，从而减少了设计人员的工作量。

其中，在自动拼接时针对每一个目标SRAM包括深度拼接、宽度拼接以及深度和宽度拼接，本实施方式中仅是以深度拼接和宽度拼接为例进行的举例说明，而深度和宽度同时拼接的场景是上述两种情况的合并，因此本实施方式中不再进行赘述。

可选的，拼接方式为深度拼接时，按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址，包括：获取用户输入的逻辑地址；根据目标SRAM的类型确定目标SRAM的读写使能控制信号；根据目标SRAM的读写使能控制信号、逻辑地址与预设地址的关联关系确定待拼接子SRAM读写使能控制有效；根据逻辑地址与预设阈值的关联关系，确定待拼接子SRAM的读写地址。

在一个具体实现中，如表1所示序号为1的目标SRAM深度要求为1184，宽度要求为19，由于生成工具的最大深度为1024，因此所对应的拼接方式为深度拼接，首先确定待拼接子SRAM读写使能有效，以及待拼接子SRAM的读写地址，其中，所生成的第一类待拼接子SRAM为1024×19，第二类待拼接子SRAM为160×19。在进行拼接时首先确定待拼接子SRAM的读写使能控制有效，需要获取用户输入的逻辑地址，根据目标SRAM的类型确定目标SRAM的读写使能控制信号。针对第一类待拼接子SRAM为1024×19，读写使能控制有效需要同时满足两个条件：第一、目标SRAM的读写使能控制信号有效；第二、用户输入的逻辑地址小于预设地址。在其读写使能控制有效的情况下需要进一步确定第一类待拼接子SRAM的读写地址，具体确定方式是，在逻辑地址小于预设阈值，例如1024的情况下，则将用户输入的逻辑地址作为第一类待拼接子SRAM的读写地址。而针对第二类拼接子SRAM为160×19，读写使能控制有限需要同时满足两个条件：第一、目标SRAM的读写使能控制有效；第二、用户输入的逻辑地址大于预设地址。在其读写使能控制有效的情况下需要进一步确定第二类待拼接子SRAM的读写地址，具体确定方式是，在逻辑地址大于预设阈值，例如，1024的情况下，则将用户输入的逻辑地址作为第二待拼接子SRAM的读写地址。

可选的，拼接方式为宽度拼接时，按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址，包括：获取用户输入的逻辑地址；根据目标SRAM的类型确定目标SRAM的读写使能控制信号；根据目标SRAM的读写使能控制信号确定待拼接子SRAM读写使能控制有效；根据逻辑地址确定待拼接子SRAM的读写地址。

在另一个具体实现中，如表1所示序号为2的目标SRAM深度要求为1024，宽度要求为96，由于生成工具的最大宽度为80，因此所对应的拼接方式为宽度拼接，首先确定待拼接子SRAM读写使能有效，以及待拼接子SRAM的读写地址，其中，所生成的第一类待拼接子SRAM为1024×48，数量为两个，即两个同类型的待拼接子SRAM进行拼接。在进行拼接时首先确定待拼接子SRAM的读写使能控制有效，需要获取用户输入的逻辑地址，根据目标SRAM的类型确定目标SRAM的读写使能控制信号。针对两个第一类待拼接子SRAM为1024×48，读写使能控制有效仅需满足一个条件：目标SRAM的读写使能控制有效。在其读写使能控制有效的情况下需要进一步确定两个第一类待拼接子SRAM的读写地址，具体确定方式是：将逻辑地址作为第一类待拼接子SRAM的读写地址。

其中，在确定待拼接子SRAM读写使能控制有效，并且待拼接子SRAM的读写地址已知的情况下，就可以从读写地址获取待拼接子SRAM，并将待拼接子SRAM进行拼接从而获得每个目标SRAM。

可选的，拼接方式为深度和宽度拼接时，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM，包括：对待拼接子SRAM进行筛选，确定进行深度拼接所对应的筛选出的待拼接子SRAM；按照深度拼接方式确定筛选出的待拼接子SRAM读写使能控制有效，以及筛选出的待拼接子SRAM读写地址；从读写地址获取筛选出的待拼接子SRAM，并将筛选出的待拼接子SRAM进行拼接获得子目标SRAM；按照宽度拼接方式确定子目标SRAM读写使能控制有效，以及子目标SRAM的读写地址；从读写地址获取子目标SRAM；将子目标SRAM进行拼接获得目标SRAM。

在另一个具体实现中，当需要同时进行深度拼接和宽度拼接时，具体可以将深度拼接和宽度拼接的方式进行结合。如表1所示序号为3的目标SRAM的目标深度要求为1184，深度要求为96，由于生成工具的最大深度为1024，生成工具的最大宽度为80，因此所对应的拼接方式为深度拼接和宽度拼接。由于本实施方式中支持两种类型的待拼接子SRAM进行拼接，因此第一类待拼接子SRAM为1024×48，数量为两个；第二类待拼接子SRAM为160×48，数量为两个。首先对待拼接子SRAM进行筛选，确定进行深度拼接所对应的筛选出的待拼接子SRAM，第一组为：一个1024×48和一个160×48；第二组为：一个1024×48和一个160×48，由于两组筛选出的待拼接子SRAM的规格相同，下述以一组为例进行说明。按照深度拼接方式确定筛选出的待拼接子SRAM读写使能控制有效，以及筛选出的待拼接子SRAM读写地址，由于关于深度拼接方式下确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM读写地址的方式已经说明，因此本实施方式中不再进行赘述，从读写地址获取筛选出待拼接子SRAM，并将筛选出的待拼接子SRAM进行拼接获得子目标SRAM为1184×48，同理第二组按照深度拼接获得另一个规格相同的子目标SRAM为1184×48。

其中，在获得子目标SRAM之后，继续按照宽度拼接方式确定子目标SRAM读写使能控制有效，以及子目标SRAM的读写地址，由于关于宽度拼接方式下确定待拼接子SRAM读写使能控制有效，以及带拼接子SRAM读写地址的方式已经说明，因此本实施方式中不再进行赘述，从读写地址获取子目标SRAM，将分别所获取的两个子目标SRAM为1184×48进行拼接获得目标SRAM为1184×96。

具体的，如图1B所示，是本实施方式中所生成的任意一个目标SRAM结构示意图，由图可知该目标SRAM具体是由N个待拼接子SRAM拼接组成。

需要说明的是如表1所示，在性能参数列表中还包含每个目标SRAM的第三属性信息，第三属性信息包括：写位宽SUBWORD_WIDTH，本实施方式中在按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM之后，还包括：根据写位宽执行对每个目标SRAM的数据写操作，如表1所示序号为3的目标SRAM所对应的写位宽值为4，则在目标SRAM拼接完成后并进行数据写操作时，具体可以按照写位宽4bit进行数据的写入。

本发明实施例的技术方案，通过提前获取SRAM拼接的性能参数列表，并根据性能参数列表可以同时对多个目标SRAM进行自动拼接，而无需用户针对每个需求指令分别编写相应的代码以实现拼接，从而减少了用户的工作量，由于采用自动拼接因此相应的减少了芯片设计的风险。

实施例二

图2是本发明实施例提供的一种芯片静态随机存储器SRAM拼接方法流程图，本实施例以上述实施例为基础，在按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM后，增加了对每个目标SRAM进行检测的步骤。相应的，本实施例的方法具体包括如下操作：

步骤S201，获取SRAM拼接的性能参数列表。

其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息。第一属性信息包括：类型、深度和宽度；第二属性信息包括：校验方式、名称和数量。

步骤S202，根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接和宽度拼接。

可选的，根据性能参数列表确定每个目标SRAM的拼接方式之前，还包括：通过预设脚本对性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的生成代码；通过执行生成代码生成每个目标SRAM所对应的待拼接子SRAM；根据校验方式对待拼接子SRAM进行校验，并确定校验通过。

步骤S203，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

可选的，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM，包括：按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址；从读写地址获取待拼接子SRAM；将待拼接子SRAM进行拼接获得每个目标SARM。

可选的，拼接方式为深度拼接时，按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址，包括：获取用户输入的逻辑地址；根据目标SRAM的类型确定目标SRAM的读写使能控制信号；根据目标SRAM的读写使能控制信号、逻辑地址与预设地址的关联关系确定待拼接子SRAM读写使能控制有效；根据逻辑地址与预设阈值的关联关系，确定待拼接子SRAM的读写地址。

可选的，拼接方式为宽度拼接时，按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址，包括：获取用户输入的逻辑地址；根据目标SRAM的类型确定目标SRAM的读写使能控制信号；根据目标SRAM的读写使能控制信号确定待拼接子SRAM读写使能控制有效；根据逻辑地址确定待拼接子SRAM的读写地址。

可选的，拼接方式为深度和宽度拼接时，按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM，包括：对待拼接子SRAM进行筛选，确定进行深度拼接所对应的筛选出的待拼接子SRAM；按照深度拼接方式确定筛选出的待拼接子SRAM读写使能控制有效，以及筛选出的待拼接子SRAM读写地址；从读写地址获取筛选出的待拼接子SRAM，并将筛选出的待拼接子SRAM进行拼接获得子目标SRAM；按照宽度拼接方式确定子目标SRAM读写使能控制有效，以及子目标SRAM的读写地址；从读写地址获取子目标SRAM；将子目标SRAM进行拼接获得目标SRAM。

步骤S204，对每个目标SRAM进行检测。

具体的说，本实施方式在通过上述方式完成对性能参数列表各个目标SRAM的拼接后，需要对每个拼接的目标SRAM进行检测，具体检测方式可以采用对目标SRAM进行读写的方式进行检测，检测目标SRAM是否能够实现正常的数据读写操作，若是则确定芯片SRAM拼接成功，否则，确定拼接失败，并且在确定拼接失败的情况下会进行报警提示，具体可以采用语音或文字的形式进行报警，例如，报警提示音为“目标SRAM₁拼接失败无法正常工作”，本实施方式中并不限定报警提示的具体形式，只要能够被用户及时接收，都是在本申请的保护范围内的。

本发明实施例的技术方案，通过提前获取SRAM拼接的性能参数列表，并根据性能参数列表可以同时对多个目标SRAM进行自动拼接，而无需用户针对每个需求指令分别编写相应的代码以实现拼接，从而减少了用户的工作量，由于采用自动拼接因此相应的减少了芯片设计的风险。通过对拼接后的目标SRAM进行检测，并在确定拼接失败的情况发出报警提示，以提示用户及时进行检修，从而进一步减少了芯片涉及的风险。

实施例三

图3为本发明实施例提供的芯片随机静态随机存储器SRAM拼接装置的结构示意图，该装置包括：性能参数列表获取模块310、拼接方式确定模块320和拼接模块330。

其中，性能参数列表获取模块310，用于获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；

拼接方式确定模块320，用于根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；

拼接模块330，用于按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

可选的，第一属性信息包括：类型、深度和宽度；第二属性信息包括：校验方式、名称和数量。

可选的，性能参数列表中还包含每个目标SRAM的第三属性信息，所述第三属性信息包括：写位宽；装置还包括写操作模块，用于根据写位宽执行对每个目标SRAM的数据写操作。

可选的，装置还包括：待拼接子SRAM生成模块，用于通过预设脚本对性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的生成代码；

通过执行生成代码生成与每个目标SRAM所对应的待拼接子SRAM；

校验模块，用于根据校验方式对待拼接子SRAM进行校验，并确定校验通过。

可选的，拼接模块包括：读写使能控制有效以及读写地址确定子模块，用于按照拼接方式确定待拼接子SRAM读写使能控制有效，以及待拼接子SRAM的读写地址；

待拼接子SRAM获取子模块，用于从读写地址获取待拼接子SRAM；

目标SRAM获取子模块，用于将待拼接子SRAM进行拼接获得每个目标SARM。

可选的，拼接方式包括深度拼接，读写使能控制有效以及读写地址确定子模块用于：获取用户输入的逻辑地址；

根据目标SRAM的类型确定目标SRAM的读写使能控制信号；

根据目标SRAM的读写使能控制信号、逻辑地址与预设地址的关联关系确定待拼接子SRAM读写使能控制有效；

根据逻辑地址与预设阈值的关联关系，确定待拼接子SRAM的读写地址。

可选的，拼接方式包括宽度拼接，读写使能控制有效以及读写地址确定子模块用于：获取用户输入的逻辑地址；

根据目标SRAM的类型确定目标SRAM的读写使能控制信号；

根据目标SRAM的读写使能控制信号确定待拼接子SRAM读写使能控制有效；

根据逻辑地址确定待拼接子SRAM的读写地址。

可选的，拼接方式为深度拼接和宽度拼接时，拼接模块用于：对待拼接子SRAM进行筛选，确定进行深度拼接所对应的筛选出的待拼接子SRAM；

按照深度拼接方式确定筛选出的待拼接子SRAM读写使能控制有效，以及筛选出的待拼接子SRAM读写地址；

从读写地址获取筛选出的待拼接子SRAM，并将筛选出的待拼接子SRAM进行拼接获得子目标SRAM；

按照宽度拼接方式确定子目标SRAM读写使能控制有效，以及子目标SRAM的读写地址；

从读写地址获取子目标SRAM；

将子目标SRAM进行拼接获得目标SRAM。

上述装置可执行本发明任意实施例所提供的芯片SRAM拼接方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的方法。

实施例四

图4是本发明实施例提供的一种电子设备的结构示意图。图4示出了适用于用来实现本发明实施方式的示例性电子设备412的框图。图4显示的电子设备412仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图4所示，电子设备412以通用计算设备的形式出现。电子设备412的组件可以包括但不限于：一个或者多个处理器416，存储器428，连接不同系统组件(包括存储器428和处理器416)的总线418。

总线418表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。

电子设备412典型地包括多种计算机系统可读介质。这些介质可以是任何能够被电子设备412访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。

存储器428用于存储指令。存储器428可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)430和/或高速缓存存储器432。电子设备412可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统434可以用于读写不可移动的、非易失性磁介质(图4未显示，通常称为“硬盘驱动器”)。尽管图4中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM，DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线418相连。存储器428可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。

具有一组(至少一个)程序模块442的程序/实用工具440，可以存储在例如存储器428中，这样的程序模块442包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块442通常执行本发明所描述的实施例中的功能和/或方法。

电子设备412也可以与一个或多个外部设备414(例如键盘、指向设备、显示器424等)通信，还可与一个或者多个使得用户能与该电子设备412交互的设备通信，和/或与使得该电子设备412能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口422进行。并且，电子设备412还可以通过网络适配器420与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器420通过总线418与电子设备412的其它模块通信。应当明白，尽管图4中未示出，可以结合电子设备412使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

处理器416通过运行存储在存储器428中的指令，获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

实施例五

本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本申请所有发明实施例提供的芯片静态随机存储器SRAM拼接方法：

获取SRAM拼接的性能参数列表，其中，性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；根据性能参数列表确定每个目标SRAM的拼接方式，其中，拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；按照拼接方式对待拼接子SRAM进行拼接获得每个目标SRAM。

可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络包括局域网(LAN)或广域网(WAN)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种芯片静态随机存储器SRAM拼接方法，其特征在于，包括：

获取SRAM拼接的性能参数列表，其中，所述性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；所述第一属性信息包括：类型、深度和宽度；所述第二属性信息包括：校验方式、名称和数量；

根据所述性能参数列表确定每个目标SRAM的拼接方式，其中，所述拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；

按照所述拼接方式对所述待拼接子SRAM进行拼接获得每个目标SRAM；

所述根据所述性能参数列表确定每个目标SRAM的拼接方式之前，还包括：

通过预设脚本对所述性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的生成代码；

通过执行所述生成代码生成与每个目标SRAM所对应的待拼接子SRAM；

根据所述校验方式对所述待拼接子SRAM进行校验，并确定校验通过；

所述根据所述性能参数列表确定每个目标SRAM的拼接方式，包括：

通过对所述目标SRAM所对应的待拼接子SRAM名称解析确定所述每个目标SRAM的拼接方式。

2.根据权利要求1所述的方法，其特征在于，所述性能参数列表中还包含每个目标SRAM的第三属性信息，所述第三属性信息包括：写位宽；

所述按照所述拼接方式对所述待拼接子SRAM进行拼接获得每个目标SRAM之后，还包括：

根据所述写位宽执行对每个目标SRAM的数据写操作。

3.根据权利要求1所述的方法，其特征在于，所述按照所述拼接方式对所述待拼接子SRAM进行拼接获得每个目标SRAM，包括：

按照所述拼接方式确定待拼接子SRAM读写使能控制有效，以及所述待拼接子SRAM的读写地址；

从所述读写地址获取所述待拼接子SRAM；

将所述待拼接子SRAM进行拼接获得每个目标SARM。

4.根据权利要求3所述的方法，其特征在于，所述拼接方式为深度拼接时，所述按照所述拼接方式确定待拼接子SRAM读写使能控制有效，以及所述待拼接子SRAM的读写地址，包括：

获取用户输入的逻辑地址；

根据所述目标SRAM的类型确定所述目标SRAM的读写使能控制信号；

根据所述目标SRAM的读写使能控制信号、所述逻辑地址与预设地址的关联关系确定待拼接子SRAM读写使能控制有效；

根据所述逻辑地址与预设阈值的关联关系，确定所述待拼接子SRAM的读写地址。

5.根据权利要求3所述的方法，其特征在于，所述拼接方式为宽度拼接时，所述按照所述拼接方式确定待拼接子SRAM读写使能控制有效，以及所述待拼接子SRAM的读写地址，包括：

获取用户输入的逻辑地址；

根据所述目标SRAM的类型确定所述目标SRAM的读写使能控制信号；

根据所述目标SRAM的读写使能控制信号确定所述待拼接子SRAM读写使能控制有效；

根据所述逻辑地址确定所述待拼接子SRAM的读写地址。

6.根据权利要求1所述的方法，其特征在于，所述拼接方式为深度和宽度拼接时，所述按照所述拼接方式对所述待拼接子SRAM进行拼接获得每个目标SRAM，包括：

对所述待拼接子SRAM进行筛选，确定进行深度拼接所对应的筛选出的待拼接子SRAM；

按照所述深度拼接方式确定筛选出的待拼接子SRAM读写使能控制有效，以及筛选出的待拼接子SRAM读写地址；

从所述读写地址获取筛选出的待拼接子SRAM，并将筛选出的待拼接子SRAM进行拼接获得子目标SRAM；

按照宽度拼接方式确定子目标SRAM读写使能控制有效，以及所述子目标SRAM的读写地址；

从所述读写地址获取所述子目标SRAM；

将所述子目标SRAM进行拼接获得目标SRAM。

7.一种芯片静态随机存储器SRAM拼接方法装置，其特征在于，包括：

性能参数列表获取模块，用于获取SRAM拼接的性能参数列表，其中，所述性能参数列表中包含每个目标SRAM的第一属性信息以及与每个目标SRAM所对应的待拼接子SRAM的第二属性信息；所述第一属性信息包括：类型、深度和宽度；所述第二属性信息包括：校验方式、名称和数量；

拼接方式确定模块，用于根据所述性能参数列表确定每个目标SRAM的拼接方式，其中，所述拼接方式包括深度拼接、宽度拼接以及深度和宽度拼接；

根据所述性能参数列表确定每个目标SRAM的拼接方式，包括：

通过对所述目标SRAM所对应的待拼接子SRAM名称解析确定，所述每个目标SRAM的拼接方式；

拼接模块，用于按照所述拼接方式对所述待拼接子SRAM进行拼接获得每个目标SRAM；

待拼接子SRAM生成模块，用于通过预设脚本对性能参数列表中的名称和数量进行解析获得待拼接子SRAM所对应的生成代码；

通过执行所述生成代码生成与每个目标SRAM所对应的待拼接子SRAM；

校验模块，用于根据校验方式对所述待拼接子SRAM进行校验，并确定校验通过。

8.一种电子设备，其特征在于，所述电子设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-6中任一所述的方法。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-6中任一所述的方法。