CN112652710A - 选通管相变存储集成单元及其制备方法、相变存储器件 - Google Patents

选通管相变存储集成单元及其制备方法、相变存储器件 Download PDF

Info

Publication number
CN112652710A
CN112652710A CN202011447855.0A CN202011447855A CN112652710A CN 112652710 A CN112652710 A CN 112652710A CN 202011447855 A CN202011447855 A CN 202011447855A CN 112652710 A CN112652710 A CN 112652710A
Authority
CN
China
Prior art keywords
phase change
gate tube
bottom electrode
change memory
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011447855.0A
Other languages
English (en)
Other versions
CN112652710B (zh
Inventor
徐�明
徐开朗
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202011447855.0A priority Critical patent/CN112652710B/zh
Publication of CN112652710A publication Critical patent/CN112652710A/zh
Application granted granted Critical
Publication of CN112652710B publication Critical patent/CN112652710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种选通管相变存储集成单元及其制备方法、相变存储器件，属于微纳米电子技术领域。在衬底上形成底电极；在底电极上制备绝缘层，对绝缘层进行图形化得到纳米孔，并通过纳米孔暴露出底电极；在纳米孔中填充选通管材料；在选通管材料远离底电极的一侧进行离子注入，以在纳米孔内远离底电极的一侧形成界面型相变存储单元；在绝缘层上形成顶电极。通过对选通管材料进行表面离子注入处理实现了界面型相变存储单元的制备，并同时实现了界面型相变存储单元与选通管单元的集成，减少了工艺步骤。由于相变存储材料由选通管材料经过表面离子注入而得到，避免了选通管单元和相变存储单元界面的界面问题。

Description

选通管相变存储集成单元及其制备方法、相变存储器件
技术领域
本发明涉及微纳米电子技术领域，特别涉及一种选通管相变存储集成单元及其制备方法、相变存储器件。
背景技术
随着科技发展导致的数据量呈指数式增长，海量的数据需要速度更快、容量更大的存储器来处理和存放，而且发展更高密度，更高速度的存储器也是国家在当前中美关系情况下的迫切需要；传统的非易失固态存储虽然通过一些工艺结构上的改进可以在容量上可以做到满足基本要求，但是其读写速度相对较慢，使得其与速度很快但容量较小的内存之间存在一个较大的空白，这个空白需要容量较大和速度较快的新型存储来填补。而最新的研究表明，三维堆叠的相变存储交叉阵列是最有希望的候选者，相比其他新型存储技术，其较好的CMOS工艺兼容性、耐用性、稳定性等优异性能使得其备受关注。
但是这种交叉点存储阵列也存在着一些不可忽略的问题，其中最重要的就是在对存储单元进行读写时由于漏电流的存在导致的串扰问题。而目前解决这个问题最行之有效的办法之一是将每一个存储单元与一个选通管单元集成在一起。选通管单元的作用是在对存储单元进行擦写操作时保持开启导通状态，而擦写操作完成后保持关闭状态，这样能有效的避免读写串扰问题。因此，要使交叉点存储阵列具有较好的性能，选通管单元和相变存储单元的集成尤为重要。
在传统的制备工艺中，相变存储单元往往是通过各种薄膜沉积如磁控溅射、原子层沉积等技术集成到选通管单元上，这些工艺不仅在单元垂直尺寸上存在明显的下限，而且由于不同材料沉积参数和沉积工艺不同，导致选通管单元和相变存储单元界面处会出现结合不够紧密的地方，产生大量缺陷，造成不良应力，从而影响了相变存储单元与选通管单元集成之后的综合性能。
发明内容
为了避免选通管单元和相变存储单元集成的界面问题，本发明实施例提供了一种选通管相变存储集成单元及其制备方法、相变存储器件。所述技术方案如下：
一方面，本发明实施例提供了一种选通管相变存储集成单元的制备方法，包括：
在衬底上形成底电极；
在所述底电极上制备绝缘层，对所述绝缘层进行图形化得到纳米孔，并通过所述纳米孔暴露出所述底电极；
在所述纳米孔中填充选通管材料；
在所述选通管材料远离所述底电极的一侧进行离子注入，以在所述纳米孔内远离所述底电极的一侧的选通管材料改性为相变存储材料，形成界面型相变存储单元，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的选通管材料形成选通管单元；
在所述绝缘层上形成顶电极，所述纳米孔在所述衬底上的投影位于所述顶电极在所述衬底上的投影内。
可选地，所述选通管材料为硫系选通管材料，所述相变存储材料为硫系相变存储材料。
可选地，所述选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物；注入的离子为Sb。
可选地，所述选通管材料为GeTe，注入的离子为Ge。
可选地，所述界面型相变存储单元的高度为2～4nm。
可选地，所述制备方法还包括在所述绝缘层上形成顶电极之前，对所述绝缘层和所述界面型相变存储单元的表面进行超快激光退火。
另一方面，本发明实施例还提供了一种选通管相变存储集成单元，所述选通管相变存储集成单元包括：衬底以及在所述衬底上依次层叠的底电极、绝缘层和顶电极；
所述绝缘层中具有纳米孔，所述纳米孔在所述衬底上的投影位于所述顶电极在所述衬底上的投影内，所述纳米孔暴露出所述底电极，所述纳米孔内填充有选通管材料；
所述纳米孔内形成有选通管单元和界面型相变存储单元，所述界面型相变存储单元位于所述纳米孔内远离所述底电极的一侧，所述界面型相变存储单元的材料为相变存储材料，所述相变存储材料通过所述选通管材料离子注入改性形成，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的选通管材料形成选通管单元。
可选地，所述选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物；注入的离子为Sb。
可选地，所述选通管材料为GeTe，注入的离子为Ge。
另一方面，本发明实施例还提供了一种相变存储器件，所述相变存储器件包括多个上述的选通管相变存储集成单元。
本发明实施例提供的技术方案带来的有益效果至少包括：
(1)本发明通过对选通管材料进行表面离子注入处理实现了界面型相变存储单元的制备，并同时实现了界面型相变存储单元与选通管单元的集成，减少了工艺步骤；
(2)由于界面型相变存储材料由选通管材料经过表面离子注入而得到，避免了选通管单元和相变存储单元界面的界面问题。
(3)通过控制离子注入的深度可以在选通管材料表面形成极薄的界面型相变存储单元，可突破传统薄膜沉积技术的极限，进而通过减小相变存储单元的厚度，减少相变存储单元的阻值漂移和操作功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种选通管相变存储集成单元的结构示意图；
图2是本发明实施例提供的一种选通管相变存储集成单元的制备方法的流程图；
图3～图6是本发明实施例提供的一种选通管相变存储集成单元的制备方法的过程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种选通管相变存储集成单元。图1是本发明实施例提供的一种选通管相变存储集成单元的结构示意图，如图1所示，选通管相变存储集成单元100包括：衬底101以及在衬底101上依次层叠的底电极102、绝缘层103和顶电极106；
绝缘层103中具有纳米孔，纳米孔在衬底101上的投影位于顶电极106在衬底101上的投影内，纳米孔暴露出底电极102，纳米孔内填充有选通管材料；
纳米孔内形成有选通管单元104和界面型相变存储单元105，界面型相变存储单元105位于纳米孔内远离底电极102的一侧，界面型相变存储单元105的材料为相变存储材料，相变存储材料通过选通管材料离子注入改性形成，纳米孔内靠近底电极102的一侧的未参与材料改性的选通管材料形成选通管单元104。
由于相变存储材料由选通管材料经过表面离子注入而得到，避免了由于不同材料沉积参数和沉积工艺不同，导致选通管单元104和相变存储单元105界面处会出现结合不够紧密的地方，产生大量缺陷，造成不良应力，从而影响了相变存储单元105与选通管单元104集成之后的综合性能。
其中，选通管材料在电信号的操作下能够实现高阻态到低阻态的瞬时转变，且在撤去电信号时瞬时返回高阻态。具体地，选通管材料可以是硫系选通管材料，对应地，相变存储材料为硫系相变存储材料。
在一些实施例中，硫系选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物，注入的离子为Sb，对应地，相变存储材料为Sb含量较多的GeSbTe、GeSbS和GeSbSe中的任意一种或其混合物。
在另一些实施例中，硫系选通管材料为GeTe，注入的离子为Ge。具体地，硫系选通管材料为GeTex，1<x≤6，注入的离子为Ge，对应地，相变存储材料为GeTe，Ge的含量可稍微超出Te。
具体地，离子注入的方法可以参见制备方法中的相关内容。
可选地，界面型相变存储单元105的高度为2～4nm。通过控制离子注入的深度可以在选通管材料表面形成极薄的界面型相变存储材料单元，可突破传统薄膜沉积技术的极限，进而通过减小相变存储单元105的厚度，减少相变存储单元105的阻值漂移和操作功耗。
可选地，衬底101选择可以是ITO导电玻璃或表面覆盖有Ni/Au、Ti/Au、Ag、Ti/Pt等导电薄膜的任意衬底。
可选地，电极材料可以为钨、钛钨、钛/铂、镍/金等金属材料。
本发明实施例还提供了一种存储器件，如图1所示，该存储器件包括多个前述的选通管相变存储集成单元100。
本发明通过对选通管材料进行表面离子注入处理实现了界面型相变存储单元105的制备。由于相变存储材料由选通管材料经过表面离子注入而得到，避免了由于不同材料沉积参数和沉积工艺不同，导致选通管单元104和相变存储单元105界面处会出现结合不够紧密的地方，产生大量缺陷，造成不良应力，从而影响了相变存储单元105与选通管单元104集成之后的综合性能。同时，通过控制离子注入的深度可以在选通管材料表面形成极薄的界面型相变存储材料层，可突破传统薄膜沉积技术的极限，进而通过减小相变存储单元105的厚度，减少相变存储单元105的阻值漂移和操作功耗。
本发明实施例提供了一种选通管相变存储集成单元的制备方法，图2是本发明实施例提供的一种选通管相变存储集成单元的制备方法的流程图，如图2所示，该方法包括：
S11：在衬底上形成底电极；
具体地，如图3所示，使用磁控溅射或者电子束蒸发在洁净的衬底101上蒸镀一层金属层作为底电极102。金属层可以为钨、钛钨、钛/铂、镍/金等金属材料。
进一步地，底电极102的厚度可以为10nm至200nm。
可选地，衬底101可以是ITO导电玻璃或表面覆盖有Ni/Au、Ti/Au、Ag、Ti/Pt等导电薄膜的任意衬底101。
在衬底101上形成底电极前，还包括对衬底101的预处理。以硅片为例，将硅片依次放置在丙酮，酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。
S12：在底电极上制备绝缘层，对绝缘层进行图形化得到纳米孔，并通过纳米孔暴露出底电极。
具体地，如图4所示，结合光刻或者其他掩模工艺，将图形转移到绝缘层103上。根据图形利用刻蚀的方法，刻蚀出纳米孔。此处刻蚀的深度应当略过刻蚀，以保证通过纳米孔暴露出底电极102，为后面的选通管材料沉积做准备，以保证选通管单元104和底电极102的良好的接触。
可选地，如果后续需要刻蚀的深度较深可以将掩模更换为更耐刻蚀的掩模，也可以通过离子束刻蚀的方法制备预先设计出来的纳米孔。
S13：在纳米孔中填充选通管材料。
具体地，如图5所示，对绝缘层103再进行一次图形化，沉积选通管材料。可以通过磁控溅射、离子束溅射或者电子束蒸发、PVD等沉积方式在所述硅衬底101的上表面沉积选通管层。
S14：在选通管材料远离底电极的一侧进行离子注入，以将纳米孔内远离底电极的一侧的选通管材料改性为相变存储材料，形成界面型相变存储单元，纳米孔内靠近底电极的一侧的未参与材料改性的选通管材料形成选通管单元。
如图6所示，在选通管材料远离底电极102的一侧进行离子注入，以将纳米孔内远离底电极的一侧的选通管材料改性为相变存储材料，形成界面型相变存储单元105，纳米孔内靠近底电极的一侧的未参与材料改性的选通管材料形成选通管单元104。
其中，选通管材料在电信号的操作下能够实现高阻态到低阻态的瞬时转变，且在撤去电信号时瞬时返回高阻态。具体地，选通管材料可以是硫系选通管材料，对应地，相变存储材料为硫系相变存储材料。
在一些实施例中，选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物；注入的离子可以为Sb，对应地，界面型相变存储单元105材料为Sb含量较多的GeSbTe、GeSbS和GeSbSe中的任意一种或其混合物。
具体地，选通管材料具有GeTea、GeS、GeSeb的成分，其中1<a≤6，1≤b≤2，可对表层注入Sb离子。通过控制离子注入能量和注入剂量，使得注入离子深度小于5nm、控制离子掺杂浓度使得表层具有相变存储材料的组分GeSbTe、GeSbS和GeSbSe。一般来讲，硫系元素如Te、S、Se的含量越高所需注入Sb离子的浓度越高，使得其晶化温度大幅降低，从而实现将选通管材料改性为相变存储材料。
在另一些实施例中，选通管材料具有GeTea，1<a≤6组分，注入的离子可以为Ge，对应地，界面型相变存储单元105材料为GeTe，Ge含量可稍高于Te。
具体地，选通管材料具有GeTea，1<a≤6的成分，也可以对表层注入Ge离子。通过控制离子注入能量和注入剂量，使得注入离子深度小于5nm、控制离子掺杂浓度使得表层具有相变存储材料的组分GeTe，其中Ge含量可稍高于Te，从而实现将选通管材料改性为相变存储材料。
可选地，界面型相变存储单元105的高度为2～4nm。通过控制离子注入的深度可以在选通管材料表面形成极薄的界面型相变存储单元105，可突破传统薄膜沉积技术的极限，进而通过减小相变存储单元105的厚度，减少相变存储单元105的阻值漂移和操作功耗。
在一些实施例中，制备方法还包括在绝缘层103上形成顶电极106之前，对绝缘层103和相变存储单元105所在表面进行超快激光退火。
具体地，可以所选用的超快激光可以为飞秒、皮秒或纳秒激光。选择的激光退火条件要保证充分晶化具有相变存储材料组分的表层，形成小于5nm厚度的晶态相变存储材料表层，从而平整离子注入后导致的尖锥形表面，进而保证顶电极106与界面型相变存储单元105间的良好接触，提高工艺性和良品率。
S15：在绝缘层上形成顶电极，纳米孔在衬底上的投影位于顶电极在衬底上的投影内。
具体地，参加图1，结合光刻或者其他掩模工艺，将图形转移到绝缘层103上。使用磁控溅射或者电子束蒸发在绝缘层103上蒸镀顶电极106。
进一步地，顶电极106的材料可以为钨、钛钨、钛/铂、镍/金等金属材料，顶电极106的厚度可以为10nm-500nm。
纳米孔在衬底101上的投影位于顶电极106在衬底101上的投影内，以保证顶电极106与界面型相变存储单元105间的有效接触。
在一些实施例中，顶电极106沉积完成后可以使用CMP工艺(Chemical MechanicalPolishing，化学机械抛光)，进行表面平坦化，保证顶部的平整。
应当理解的是，也可以在顶电极106沉积前使用CMP工艺，再制作顶电极106。但当界面相变存储单元105的高度高过纳米孔深度时，经过CMP工艺，可能会由于表面平坦化，损伤界面相变存储单元105，影响选通管相变存储集成单元100的性能。
在一些实施例中，在完成顶电极的制作后，可以通过丙酮浸泡的方式去除光刻胶，再用乙醇清洗残留的丙酮，完成后使用氮气枪将表面残留的液体吹净烘干待用。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种选通管相变存储集成单元的制备方法，其特征在于，包括：
在衬底上形成底电极；
在所述底电极上制备绝缘层，对所述绝缘层进行图形化得到纳米孔，并通过所述纳米孔暴露出所述底电极；
在所述纳米孔中填充选通管材料；
在所述选通管材料远离所述底电极的一侧进行离子注入，以将所述纳米孔内远离所述底电极的一侧的选通管材料改性为相变存储材料，形成界面型相变存储单元，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的选通管材料形成选通管单元；
在所述绝缘层上形成顶电极，所述纳米孔在所述衬底上的投影位于所述顶电极在所述衬底上的投影内。
2.根据权利要求1所述的制备方法，其特征在于，所述选通管材料为硫系选通管材料，所述相变存储材料为硫系相变存储材料。
3.根据权利要求2所述的制备方法，其特征在于，所述选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物；注入的离子为Sb。
4.根据权利要求2所述的制备方法，其特征在于，所述选通管材料为GeTe，注入的离子为Ge。
5.根据权利要求1～4任一项所述的制备方法，其特征在于，所述界面型相变存储单元的高度为2～4nm。
6.根据权利要求1～3任一项所述的制备方法，其特征在于，所述制备方法还包括在所述绝缘层上形成顶电极之前，对所述绝缘层和所述界面型相变存储单元的表面进行超快激光退火。
7.一种选通管相变存储集成单元，其特征在于，所述选通管相变存储集成单元包括：衬底以及在所述衬底上依次层叠的底电极、绝缘层和顶电极；
所述绝缘层中具有纳米孔，所述纳米孔在所述衬底上的投影位于所述顶电极在所述衬底上的投影内，所述纳米孔暴露出所述底电极，所述纳米孔内填充有选通管材料；
所述纳米孔内形成有选通管单元和界面型相变存储单元，所述界面型相变存储单元位于所述纳米孔内远离所述底电极的一侧，所述界面型相变存储单元的材料为相变存储材料，所述相变存储材料通过所述选通管材料离子注入改性形成，所述纳米孔内靠近所述底电极的一侧的未参与材料改性的选通管材料形成选通管单元。
8.根据权利要求7所述的选通管相变存储集成单元，其特征在于，所述选通管材料为GeTe、GeS、GeSe、GeSbSe、GeSbS中的任意一种或其混合物；注入的离子为Sb。
9.根据权利要求7所述的选通管相变存储集成单元，其特征在于，所述选通管材料为GeTe，注入的离子为Ge。
10.一种相变存储器件，其特征在于，所述相变存储器件包括多个如权利要求7～9所述的选通管相变存储集成单元。
CN202011447855.0A 2020-12-09 2020-12-09 选通管相变存储集成单元及其制备方法、相变存储器件 Active CN112652710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011447855.0A CN112652710B (zh) 2020-12-09 2020-12-09 选通管相变存储集成单元及其制备方法、相变存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011447855.0A CN112652710B (zh) 2020-12-09 2020-12-09 选通管相变存储集成单元及其制备方法、相变存储器件

Publications (2)

Publication Number Publication Date
CN112652710A true CN112652710A (zh) 2021-04-13
CN112652710B CN112652710B (zh) 2022-08-12

Family

ID=75353756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011447855.0A Active CN112652710B (zh) 2020-12-09 2020-12-09 选通管相变存储集成单元及其制备方法、相变存储器件

Country Status (1)

Country Link
CN (1) CN112652710B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074488A1 (en) * 2010-09-28 2012-03-29 Seagate Technology Llc Vertical transistor with hardening implatation
CN105428528A (zh) * 2015-12-15 2016-03-23 上海新储集成电路有限公司 三维相变存储器存储单元的制备方法
US20180197918A1 (en) * 2012-12-17 2018-07-12 Nantero, Inc. Resistive Change Elements Incorporating Carbon Based Diode Select Devices
CN109545964A (zh) * 2018-12-14 2019-03-29 中国科学院上海微系统与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074488A1 (en) * 2010-09-28 2012-03-29 Seagate Technology Llc Vertical transistor with hardening implatation
US20180197918A1 (en) * 2012-12-17 2018-07-12 Nantero, Inc. Resistive Change Elements Incorporating Carbon Based Diode Select Devices
CN105428528A (zh) * 2015-12-15 2016-03-23 上海新储集成电路有限公司 三维相变存储器存储单元的制备方法
CN109545964A (zh) * 2018-12-14 2019-03-29 中国科学院上海微系统与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SIMONE RAOUX: "Properties of Phase Change Materials Modified by Ion Implantation", 《MATERIALS RESEARCH SOCIETY》 *

Also Published As

Publication number Publication date
CN112652710B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
CN107732010B (zh) 一种选通管器件及其制备方法
US8097487B2 (en) Method for making a phase change memory device with vacuum cell thermal isolation
US7932129B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
CN100511697C (zh) 存储单元结构
TWI323940B (en) Method for fabricating a pillar-shaped phase change memory element
TWI311797B (en) Self-align planerized bottom electrode phase change memory and manufacturing method
CN101419940B (zh) 制造存储单元组合的方法与存储单元组合
CN100524882C (zh) 制作存储单元器件的方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
JP5032797B2 (ja) 相変化記憶素子及びその製造方法
TW200849477A (en) Method for manufacturing a phase change memory device with pillar bottom electrode
KR20070115707A (ko) 메모리 디바이스, 특히 트랜지스터를 갖는 상 변화 랜덤액세스 메모리, 및 메모리 디바이스를 제조하는 방법
TW200822294A (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
TW201027714A (en) Polysilicon plug bipolar transistor for phase change memory
US20080078983A1 (en) Layer structures comprising chalcogenide materials
CN102832340A (zh) 一种相变存储器单元及其制备方法
CN112652714B (zh) 一种相变存储器阵列的制备方法
CN112652710B (zh) 选通管相变存储集成单元及其制备方法、相变存储器件
CN101728483B (zh) 介电层夹置的柱状存储装置
CN112909161B (zh) 一种具有缓冲层的低功耗的相变存储单元及其制备方法
CN103531710B (zh) 一种高速低功耗相变存储器单元及其制备方法
CN112652712B (zh) 选通管相变存储集成单元及其制备方法、相变存储器件
US7985693B2 (en) Method of producing phase change memory device
CN114747034B (zh) 无漂移相变存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant