CN112637512B - 全局快门图像传感器、控制方法及摄像装置 - Google Patents

Abstract

本发明公开了一种全局快门图像传感器、控制方法及摄像装置，其中，该全局快门图像传感器包括：第一晶体管、光电二极管、传输门、阻变存储器阵列和逻辑控制单元；第一晶体管的一端连接电源，另一端连接该光电二极管的负极；光电二极管的正极接地，光电二极管的负极连接该传输门的一端；传输门的另一端连接该阻变存储器阵列的一端和逻辑控制单元；阻变存储器阵列的另一端连接至逻辑控制单元。解决了现有技术中全局快门图像传感器中存储器的存在降低了像素进光面积和图像失真的问题。本发明通过引入阻变存储器阵列代替传统全局快门图像传感器中的存储器，并将其置于光电二极管垂直的方向，因此不会出现灵敏度降低和图像失真的问题。

Description

全局快门图像传感器、控制方法及摄像装置

技术领域

本发明涉及图像传感器技术领域，具体涉及一种全局快门图像传感器、控制方法及摄像装置。

背景技术

随着物联网技术的发展和完善，图像传感器为世界提供了更复杂传感和记录，并且在未来图像传感器的地位将进一步提升。目前图像传感器有两种快门技术，分别为卷帘快门(rolling shutter)和全局快门(global shutter)。卷帘快门是自上而下逐步扫描图像，依次曝光每一行，虽然这种模拟机械快门的工作方式有很好的灵敏度，但是这种方式存在一些缺点，特别是果冻效应。为了避免卷帘快门在拍摄动态图像时带来的果冻效应，因此采用全局快门。一般全局快门是通过在单个像素旁边增加像素级存储器(memory)构成，目的是让同一时间的图像信号能暂时保存在存储器里面。

目前，由于全局快门图像传感器中存储器是制作在像素结构中光电二极管的旁边，因此存储器的存在会挤占像素(pixel)的进光面积，从而降低了灵敏度(sensitivity)，而且传统的全局快门图像传感器通过扩散工艺制作的存储器在读取数据期间又可能发生寄生光电效应导致信号漂移，最后图像失真。

针对现有技术中全局快门图像传感器中存储器的存在降低了像素进光面积和图像失真的问题，未提出有效的解决方案。

发明内容

有鉴于此，本发明实施例提供了一种全局快门图像传感器、控制方法及摄像装置，以解决现有技术中全局快门图像传感器中存储器的存在降低了像素进光面积和图像失真的问题。

为此，本发明实施例提供了如下技术方案：

本发明第一方面，提供了一种全局快门图像传感器，包括：第一晶体管、光电二极管、传输门、阻变存储器阵列和逻辑控制单元；

所述第一晶体管的一端连接电源，另一端连接所述光电二极管的负极；

所述光电二极管的正极接地，所述光电二极管的负极连接所述传输门的一端；

所述传输门的另一端连接所述阻变存储器阵列的一端和所述逻辑控制单元；

所述阻变存储器阵列的另一端连接至所述逻辑控制单元。

可选地，所述阻变存储器阵列包括：

所述阻变存储器阵列由多个阻变存储器构成；

所述多个阻变存储器以串联或者串并联的形式形成所述阻变存储器阵列；

所述阻变存储器阵列为至少一层结构。

可选地，所述阻变存储器包括：下电极TIN、导电纤维材料和上电极TIN；

所述导电纤维材料连接至所述下电极TIN和所述上电极TIN；

所述导电纤维材料在所述下电极TIN和所述上电极TIN的电压控制下实现所述阻变存储器的阻值的变化。

可选地，所述导电纤维材料包括：

Ta/TaO或者Ag/非晶硅。

可选地，所述导电纤维材料还包括：

所述导电纤维材料形成的导电纤维为空穴模型或者金属导电细丝。

可选的，所述阻变存储器阵列还包括：所述阻变存储器的尺寸大小在30nm至200nm之间。

可选地，所述全局快门图像传感器还包括：

所述阻变存储器阵列位于像素单元金属互联层，或者位于所述逻辑控制单元金属互联层。

可选地，所述全局快门图像传感器还包括：所述逻辑控制单元至少包括第二晶体管和第三晶体管；所述传输门为第四晶体管；

所述第二晶体管与所述阻变存储器阵列并联连接；

所述第三晶体管的一端连接至所述第二晶体管的一端，所述第二晶体管的另一端连接电源，所述第三晶体管的另一端连接位线。

本发明第二方面，提供了一种全局快门图像传感器控制方法，应用于上述第一方面，包括：

通过所述第一晶体管复位所述光电二极管，并且通过所述逻辑控制单元中的控制电路控制所述第二晶体管复位所述阻变存储器阵列；

关闭所述第一晶体管和所述第四晶体管，使得所述光电二极管曝光；

所述光电二极管曝光完毕后打开所述第四晶体管，此时所述光电二极管产生的电压改变所述阻变存储器阵列的电阻，所述阻变存储阵列中的阻变存储器会相继变为高阻状态，随着高阻态的阻变存储器数量增多，剩余的电压不足以改变低阻状态的阻变存储器，最终所述阻变存储器阵列的电阻不再变化；

关闭所述第四晶体管，并且打开所述第三晶体管，使得所述阻变存储器阵列的电信号通过位线传递到信号处理电路。

本发明第三方面，一种摄像装置，包括上述第一方面中任一所述全局快门图像传感器。

本发明实施例技术方案，具有如下优点：

本发明实施例提供了一种全局快门图像传感器、控制方法及摄像装置，其中，该全局快门图像传感器包括：第一晶体管、光电二极管、传输门、阻变存储器阵列和逻辑控制单元；第一晶体管的一端连接电源，另一端连接光电二极管的负极；该光电二极管的正极接地，光电二极管的负极连接传输门的一端；该传输门的另一端连接阻变存储器阵列的一端和逻辑控制单元；该阻变存储器阵列的另一端连接至逻辑控制单元。解决了现有技术中全局快门图像传感器中存储器的存在降低了像素进光面积和图像失真的问题。本发明实施例通过引入阻变存储器阵列来代替全局快门图像传感器中传统的存储器，并将其置于光电二极管垂直的方向，并且由于阻变存储器阵列是放置在像素单元互联金属层或者逻辑控制单元互联金属层，这就给给光电二极管带来了更多的晶圆面积，同时阻变存储器阵列本身材料性质决定了即使被光照到也不会产生寄生光电子因此不会降低像素的进光面积，也不会产生寄生光干扰效应，因此不会出现灵敏度降低和图像失真的问题。由于阻变存储器的非挥发特性，因此该全局快门图像传感器具有断点存储功能，这就给设备在特殊场合的使用带来了可能性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的全局快门图像传感器示意图；

图2是根据本发明实施例的阻变存储器串联的示意图；

图3是根据本发明实施例的阻变存储器串并联的示意图；

图4是根据本发明实施例的串联式阻变存储器阵列光强与电阻关系的示意图；

图5是根据本发明实施例的串并联式阻变存储器阵列光强与电阻关系的示意图；

图6是根据本发明实施例的阻变存储器的结构示意图。

图7是根据本发明实施例的阻变存储器阵列放置位置的示意图；

图8是根据本发明实施例的全局快门图像传感器工作电路的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

在本实施例中提供了一种全局快门图像传感器，可用于摄影摄像装置以及包含摄影摄像功能的电子设备等，图1是根据本发明实施例的全局快门图像传感器的示意图，如图1所示，该示意图包括：

第一晶体管1、光电二极管2、传输门3、阻变存储器阵列4和逻辑控制单元5。第一晶体管1的一端连接电源，另一端连接光电二极管2的负极。该光电二极管2的正极接地，光电二极管2的负极连接该传输门3的一端。该传输门3的另一端连接阻变存储器阵列4的一端和该逻辑控制单元5。该阻变存储器阵列4的另一端连接至逻辑控制单元5。

通过上述各部件连接关系，由于现有技术中全局快门图像传感器中存储器的存在会挤占像素的进光面积，从而降低了灵敏度，而且传统的通过扩散工艺制作的存储器在读取数据期间又可能发生寄生光电效应导致信号漂移，最后图像失真。本发明实施例通过引入阻变存储器阵列来代替全局快门图像传感器中传统的存储器，并将其置于光电二极管垂直的方向，这样既不会降低像素的进光面积，也不会产生寄生光干扰效应，这就解决了现有技术中全局快门图像传感器中存储器的存在降低了像素进光面积和图像失真的问题。通过使用阻变存储器阵列来代替全局图像传感器中的存储器不会降低图像传感器的灵敏度，也不会发生图像失真。同时由于阻变存储器的非挥发特性，因此该全局快门图像传感器具有断点存储功能，这就给设备在特殊场合的使用带来了可能性。

上述各部件连接中涉及阻变存储器阵列，在一个可选实施例中，该阻变存储器阵列由多个阻变存储器构成。多个阻变存储器以串联或者串并联的形式形成该阻变存储器阵列。该阻变存储器阵列为至少一层结构。具体地，本发明实施例中的阻变存储器阵列是由阻变存储器串联或者串并联的方式构成，如图2和图3所示。阻变存储器的数量少则为256个，多则数千个，并且阻变存储器数量越多，颜色强度的区分越细腻，图像越好，但是阻变存储器数量也不能过多，这将会导致阻变存储器阵列电阻过大。通过阻变存储器串联形成的阻变存储器阵列的电阻和光强的关系如图4所示，通过阻变存储器串并联形成阻变存储器阵列的电阻和光强的关系如图5所示，图5中低光、中光和高光分别与图3中并联支路上串联的阻变存储器的数量相对应，其中低光对应串联阻变存储器最少的支路，高光对应串联阻变存储器最多的支路。另外，图5中低光、中光和高光所代表的直线斜率相同，图5中所示只用于说明三条直线的存在，不用于对本发明实施例进行限定。从图4和图5中可以看出无论哪种方式形成的阻变存储器阵列，当光强越大，阻变存储器阵列的电阻越大。

上述阻变存储器阵列涉及多个阻变存储器，在一个可选实施例中，阻变存储器还包括：下电极TIN、导电纤维材料和上电极TIN。该导电纤维材料连接至下电极TIN和上电极TIN。该导电纤维材料在该下电极TIN和该上电极TIN的电压控制下实现该阻变存储器的阻值的变化。具体地，本发明实施例中的阻变存储器结构如图6所示，在上下电极薄膜(TIN)上外加正电压(上电极TIN处连接电源正极)时，氧离子被吸引向上，留下氧空位形成导电纤维细丝，阻变存储器电阻从高阻态变为低组态。在上下电极薄膜(TIN)上外加负电压(上电极TIN处连接电源负极)时，被吸引的氧离子重新回归空穴，导电纤维细丝断裂，阻变存储器电阻从低组态变为高阻态。这种阻变存储器的结构通过外加电压的方式能够容易的实现电阻阻态的变化，对于图片信号的储存具有准确性和时效性。

上述阻变存储器涉及电纤维材料，在一个可选实施例中，该导电纤维材料包括：钽(Ta)/氧化钽(TaO)或者银(Ag)/非晶硅，本领域技术人员应当知晓，上述导电纤维材料仅用于说明本发明实施例，不构成对本发明的限定。具体地，导电纤维材料通过上述材料能够形成导电纤维便于在外加电压时，阻变存储器导通或者截止。

上述阻变存储器涉及电纤维材料，在一个可选实施例中，该导电纤维材料形成的导电纤维为空穴模型或者金属导电细丝。通过导电纤维材料的应用更加有利于阻变存储器存储电信号。

上述阻变存储器阵列涉及阻变存储器，在一个可选实施例中，该阻变存储器的尺寸大小在30nm至200nm之间。由于阻变存储器的尺寸较小，因此在制作时可以制作在像素单元金属互联层，或者逻辑控制单元金属互联层中，因此不会阻挡像素的进光面积，避免了降低图像传感器灵敏度。

在一个可选实施例中，该阻变存储器阵列制作在像素单元金属互联层，或者位于所述逻辑控制单元金属互联层，如图7所示。具体地，阻变存储器阵列可以放置在逻辑控制单元的金属互联层，也可以放置在像素单元金属互联层。由于阻变存储器的位置可变，因此为其它部分的电路设计留下了余地，使得电路设计能够更加完美，减少电路间的干扰。

在一个可选实施例中，该逻辑控制单元至少还包括：第二晶体管6、第三晶体管7。该传输门为第四晶体管3。该第二晶体管6与阻变存储器阵列4并联连接。该第三晶体管7的一端连接至第二晶体管6的一端，该第二晶体管6的另一端连接电源，该第三晶体管7的另一端连接位线(bitline)。通过上述的连接关系，可以通过控制电路将阻变存储器阵列复位以及将阻变存储器阵列的电信号通过位线传递到信号处理电路。

在本实施例中还提供了一种全局快门图像传感器控制方法，该控制方法用于实现上述任一实施例的全局快门图像传感器，如图8所示，已经进行过说明的不再赘述。其控制过程包括：

通过该第一晶体管1复位该光电二极管2，并且通过该逻辑控制单元中的控制电路控制该第二晶体管6复位阻变存储器阵列4。关闭第一晶体管1和第四晶体管3，使得光电二极管2曝光。该光电二极管2曝光完毕后打开第四晶体管3，此时光电二极管2产生的电压改变该阻变存储器阵列4的电阻，其中，该阻变存储阵列4中的阻变存储器会相继变为高阻状态，随着高阻态的阻变存储器数量增多，剩余的电压不足以改变低阻状态的阻变存储器，最终该阻变存储器阵列4的电阻不再变化。关闭第四晶体管3，并且打开第三晶体管7，使得该阻变存储器阵列4的电信号通过位线传递到信号处理电路。通过上述控制过程能够完成图像信号转变为电信号并且输入信号处理电路，可以更好地获取图像并将其转换为电信号。

本发明实施例还提供一种摄像装置，具有上述任一实施例的全局快门图像传感器，以及可以实现上述实施例中的全局快门图像传感器控制方法。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种全局快门图像传感器，其特征在于，包括：第一晶体管、光电二极管、传输门、阻变存储器阵列和逻辑控制单元；

所述第一晶体管的一端连接电源，另一端连接所述光电二极管的负极；

所述光电二极管的正极接地，所述光电二极管的负极连接所述传输门的一端；

所述传输门的另一端连接所述阻变存储器阵列的一端和所述逻辑控制单元；

所述阻变存储器阵列的另一端连接至所述逻辑控制单元；

所述阻变存储器阵列由多个阻变存储器构成；

所述多个阻变存储器以串联或者串并联的形式形成所述阻变存储器阵列。

2.根据权利要求1所述全局快门图像传感器，其特征在于，所述阻变存储器阵列包括：

所述阻变存储器阵列为至少一层结构。

3.根据权利要求2所述全局快门图像传感器，其特征在于，所述阻变存储器包括：下电极TIN、导电纤维材料和上电极TIN；

所述导电纤维材料连接至所述下电极TIN和所述上电极TIN；

所述导电纤维材料在所述下电极TIN和所述上电极TIN的电压控制下实现所述阻变存储器的阻值的变化。

4.根据权利要求3所述全局快门图像传感器，其特征在于，所述导电纤维材料包括：Ta/TaO或者Ag/非晶硅。

5.根据权利要求3所述全局快门图像传感器，其特征在于，所述导电纤维材料形成的导电纤维为空穴模型或者金属导电细丝。

6.根据权利要求2所述全局快门图像传感器，其特征在于，包括：所述阻变存储器的尺寸大小在30nm至200nm之间。

7.根据权利要求1所述的全局快门图像传感器，其特征在于，包括：所述阻变存储器阵列位于像素单元金属互联层，或者位于所述逻辑控制单元金属互联层。

8.根据权利要求1-7中任一所述的全局快门图像传感器，其特征在于，所述逻辑控制单元至少包括：第二晶体管、第三晶体管；

所述传输门为第四晶体管；

所述第二晶体管与所述阻变存储器阵列并联连接；

所述第三晶体管的一端连接至所述第二晶体管的一端，所述第二晶体管的另一端连接电源，所述第三晶体管的另一端连接位线。

9.一种全局快门图像传感器控制方法，应用于上述权利要求8所述全局快门图像传感器，其特征在于，包括：

通过所述第一晶体管复位所述光电二极管，并且通过所述逻辑控制单元中的控制电路控制所述第二晶体管复位所述阻变存储

器阵列；

关闭所述第一晶体管和所述第四晶体管，使得所述光电二极管曝光；

所述光电二极管曝光完毕后打开所述第四晶体管，此时所述光电二极管产生的电压改变所述阻变存储器阵列的电阻，所述阻变存储阵列中的阻变存储器会相继变为高阻状态，随着高阻态的阻变存储器数量增多，剩余的电压不足以改变低阻状态的阻变存储器，最终所述阻变存储器阵列的电阻不再变化；

关闭所述第四晶体管，并且打开所述第三晶体管，使得所述阻变存储器阵列的电信号通过位线传递到信号处理电路。

10.一种摄像装置，其特征在于，包括权利要求1-8中任一所述的全局快门图像传感器。

Images