CN112635633B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN112635633B
CN112635633B CN202011632832.7A CN202011632832A CN112635633B CN 112635633 B CN112635633 B CN 112635633B CN 202011632832 A CN202011632832 A CN 202011632832A CN 112635633 B CN112635633 B CN 112635633B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
substrate
current
current spreading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011632832.7A
Other languages
English (en)
Other versions
CN112635633A (zh
Inventor
王春
裴向辉
邵明镜
王亚洲
闫春辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202011632832.7A priority Critical patent/CN112635633B/zh
Publication of CN112635633A publication Critical patent/CN112635633A/zh
Application granted granted Critical
Publication of CN112635633B publication Critical patent/CN112635633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请主要是涉及发光二极管及其制造方法，发光二极管包括：衬底；外延层设置于衬底的一侧主表面上，在外延层背离衬底的一侧沿外延层边缘设置有外露其第一半导体层的凹槽，凹槽具有朝向外延层内部的内侧槽壁及朝向外延层边缘的外侧槽壁；第一电流扩展线设置于内侧槽壁和外侧槽壁之间，并与第一半导体层电连接。本申请提供的发光二极管通过在外延层背离衬底的一侧沿外延层边缘设置外露第一半导体层的凹槽，并将与第一半导体层电连接的第一电流扩展线也设置在凹槽内，使得第一电流扩展线能够被外延层内外夹设，以有效地避免第一电流扩展线在制造过程及后续的切割过程中被刮伤，进而增加第一电流扩展线的可靠性及其外观品质。

Description

发光二极管及其制造方法
技术领域
本申请涉及半导体的技术领域，具体是涉及发光二极管及其制造方法。
背景技术
半导体发光二极管(Light Emitting Diode,LED)作为固态照明光源，具有光电转换效率高、绿色环保、寿命长、响应速度快、色彩丰富、体积小等优点；这些优点也使得LED芯片在很多领域中都有着广泛的应用。
发明内容
本申请实施例提供了一种发光二极管，发光二极管包括：衬底；外延层，设置于衬底的一侧主表面上，且包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层，其中在外延层背离衬底的一侧沿外延层边缘设置有外露第一半导体层的凹槽，凹槽具有朝向外延层内部的内侧槽壁及朝向外延层边缘的外侧槽壁；第一电流扩展线，设置于内侧槽壁和外侧槽壁之间，并与第一半导体层电连接。
本申请实施例还提供了一种发光二极管的制造方法，制造方法包括：提供一衬底；在衬底的一侧主表面上形成外延层，其中外延层包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层；在外延层背离衬底的一侧形成凹槽，其中凹槽外露第一半导体层，且具有间隔设置的内侧槽壁及外侧槽壁；在内侧槽壁和外侧槽壁之间形成第一电流扩展线，以使得第一电流扩展线与第一半导体层电连接；在外侧槽壁的外侧对衬底和外延层进行切割。
本申请的有益效果是：本申请提供的发光二极管通过在外延层背离衬底的一侧沿外延层边缘设置外露第一半导体层的凹槽，并将与第一半导体层电连接的第一电流扩展线也设置在凹槽内，使得第一电流扩展线能够被外延层内外夹设，以有效地避免第一电流扩展线在制造过程及后续的切割过程中被刮伤，进而增加第一电流扩展线的可靠性及其外观品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的发光二极管一实施例的俯视结构示意图；
图2是图1中发光二极管的层叠结构示意图；
图3是本申请提供的发光二极管一制造方法的流程示意图；
图4是图3中发光二极管在制造过程中的不同阶段所对应的结构示意图；
图5是本申请提供的发光二极管另一实施例的俯视结构示意图；
图6是图5中发光二极管的层叠结构示意图；
图7是本申请提供的发光二极管另一制造方法的流程示意图；
图8是图7中发光二极管在制造过程中的不同阶段所对应的结构示意图；
图9是本申请提供的发光二极管又一制造方法的流程示意图；
图10是图9中发光二极管在制造过程中的不同阶段所对应的结构示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。本领域技术人员显式地和隐式地理解的是，本申请所描述的实施例可以与其他实施例相结合。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请的发明人在长期的研发过程中发现：虽然发光二极管的发光效率已经得到了很大程度上的提高，但是外量子效率、电流分布均匀性等因素已经成为制约发光二极管的性能进一步提高的另一瓶颈。为此，本申请提供了如下实施例。
共同参阅图1及图2，图1是本申请提供的发光二极管一实施例的俯视结构示意图，图2是图1中发光二极管的层叠结构示意图。
本申请中，发光二极管1的光波可以为UVC、UVB、UVA、紫光、蓝光、绿光、黄光、红光及红外光等。
结合图1及图2，发光二极管1可以包括衬底10和设置于衬底10的一侧主表面上的外延层20。其中，外延层20可以借助金属有机化学气相沉积(Metal-organic ChemicalVapor Deposition,MOCVD)工艺形成在衬底1上，并可以作为发光二极管1的主体部分而用于发光。
结合图2，外延层20可以包括在远离衬底10的方向上依次层叠设置的第一半导体层21、有源层22及第二半导体层23。其中，第一半导体层21可以为n型半导体层；第二半导体层23可以为p型半导体层。当然，第一半导体层21也可以为p型半导体层，第二半导体层23则可以为n型半导体层。
进一步地，在外延层20背离衬底10的一侧形成台面结构，以外露部分第一半导体层21。换言之，在垂直于衬底10的方向观察，第一半导体层21的面积可以大于有源层22(及第二半导体层23)的面积，以使得有源层22及第二半导体层23与第一半导体层21呈台阶状。基于此，结合图1，发光二极管1还可以包括第一电流扩展线30和第一焊盘40。其中，结合图2，第一电流扩展线30和第一焊盘40设置于外露的第一半导体层21上，并与第一半导体层21电连接。进一步地，第一焊盘40可以用于与外电极电连接，第一电流扩展线30的两端可以分别与第一焊盘40连接，以形成环绕上述台面结构的闭合的环形结构。换言之，结合图1，第一电流扩展线30可以环绕有源层22及第二半导体层23。
通过上述方式，相较于非闭合的和/或非环状结构的电流扩展线，本实施例不仅可以增加第一半导体层21上电流分布的均匀性，还可以降低第一电流扩展线30上形成的压降，进而改善发光二极管1的发光均匀性及时延性。当然，也可以间接地增加第二电流扩展线70的设计方案。除此之外，由于第一电流扩展线30设置在有源层22的外侧，还可以减小有源层22的蚀刻面积，也即是增加有源层22的利用率(提升约4.9％-6.8％)，进而增加发光二极管1的发光面积。
作为示例性地，结合图1，第一电流扩展线30可以呈矩形设置。此时，第一焊盘40可以设置于矩形的角落处；并可以呈圆角矩形或者四分之一个圆形等形状。当然，第一焊盘40也可以设置于矩形的任意一条边上，并可以呈圆角矩形或者半圆形等形状。进一步地，第一电流扩展线30还可以呈圆形、菱形、椭圆形等其他规则形状，也可以呈其他不规则的形状。此时，第一半导体层21及上述台面结构(也即是有源层22及第二半导体层23)的形状随之相应地改变。
作为示例性地，在垂直于衬底的方向观察，第一电流扩展线30的线宽可以为0.5μm-2.5μm。进一步地，第一电流扩展线30的厚度可以为0.001μm-5μm。相应地，第一焊盘40的厚度也可以为0.001μm-5μm。
结合图2，发光二极管1还可以包括设置于第二半导体层23背离第一半导体层21一侧的电流扩展层50。其中，电流扩展层50的边缘与上述台面结构的边缘间隔一定距离，以外露部分第二半导体层23。换言之，电流扩展层50的边缘相较于上述台面结构的边缘内缩一定距离，也即是在垂直于衬底10的方向观察，电流扩展层50的面积可以小于第二半导体层23的面积。作为示例性地，电流扩展层50的边缘与上述台面结构的边缘之间的间隔距离可以为2μm-5μm。基于此，发光二极管1还可以包括绝缘层60，绝缘层60可以设置于上述台面结构的侧面，并可以覆盖外露的第二半导体层23，以至少包裹有源层22及第二半导体层23的边缘，进而避免有源层22和/或第二半导体层23与第一电流扩展线30和/或第一焊盘40发生漏电短路，并减小有源层22在制造过程中被蚀刻的面积，以使得有源层22充分得到利用。此时，电流扩展层50的边缘可以与绝缘层60接壤。
作为示例性地，绝缘层60的厚度可以为80nm-400nm。
结合图1及图2，发光二极管1还可以包括第二电流扩展线70、第二焊盘80和电流阻挡层90。其中，第二电流扩展线70和第二焊盘80设置于电流扩展层50背离第二半导体层23的一侧，并与电流扩展层50电连接。此时，第二焊盘80可以用于与外电极电连接，第二电流扩展线70的至少一端可以与第二焊盘80电连接，并用于增加电流扩展层50上电流分布的均匀性。进一步地，电流阻挡层90设置于电流扩展层50与第二半导体层23之间，并位于第二电流扩展线70和第二焊盘80的正下方。如此设置，主要是为了避免由第二焊盘80及第二电流扩展线70流入的电流直接流向第二半导体层23，减小第二焊盘80及第二电流扩展线70正下方及其附近的有源层22中的电流密度，有利于缓解第二焊盘80及第二电流扩展线70附近的电流拥挤效应，进而改善发光二极管1的发光均匀性及时延性。其中，电流阻挡层90和绝缘层60可以由同一层绝缘材料图案化形成，以简化工艺，进而提高发光二极管1的制备效率。
需要说明的是：第二焊盘80还可以直接与第二半导体层23接触而形成电连接。
作为示例性地，结合图1，第二电流扩展线70可以呈线形设置，其一端可以与第二焊盘80电连接。当然，第二电流扩展线70还可以呈曲线、螺旋线、鱼骨形等形状。
作为示例性地，在垂直于衬底的方向观察，第二电流扩展线70的线宽可以为0.5μm-2.5μm。进一步地，第二电流扩展线70的厚度可以为0.001μm-5μm。相应地，第二焊盘80的厚度也可以为0.001μm-5μm。
结合图2，发光二极管1还可以包括钝化层100，钝化层100可以覆盖第一电流扩展线30、电流扩展层50、第二电流扩展线70等，以起到保护的作用；并露出第一焊盘40和第二焊盘80等，以便于与外电极焊接。
作为示例性地，钝化层100的厚度可以为80nm-200nm。
参阅图3及图4，图3是本申请提供的发光二极管一制造方法的流程示意图，图4是图3中发光二极管在制造过程中的不同阶段所对应的结构示意图。需要说明的是：为了便于说明和理解，发光二极管显示为在制造过程中的个别器件。然而，应该明白，多个发光二极管通常在晶圆级上制造，而个别的发光二极管会在随后的工艺步骤中单个化。尽管如此，本文所述的制造方法也可用于制造单一的器件。还应明白，虽然在下文中以特定顺序来显示制造步骤，该发光二极管可用不同顺序的步骤来制造，并且可包括额外或较少的步骤。
结合图3及图4，该制造方法可以包括：
步骤S10：提供一衬底。
作为示例性地，衬底10可以为蓝宝石、碳化硅、氮化镓、硅等材料的一种或者其他适合的材料。
步骤S20：在衬底的一侧主表面上形成外延层，其中外延层包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层。
作为示例性地，本步骤可以采用金属有机化合物化学气相沉淀或者分子束外延(Molecular beam epitaxy,MBE)等方法在衬底10上依次生长形成第一半导体层21、有源层22及第二半导体层23，也即是在衬底10的一侧主表面上形成外延层20。
其中，第一半导体层21可以为n型半导体层，其主要作用是提供复合发光的电子，具体可以为掺杂Si、Ge及Sn中至少一种的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。有源层22为电子-空穴复合区域，可以具有单异质结、双异质结、单量子肼和多量子肼的结构。第二半导体层23可以为P型半导体层，其主要作用是提供复合发光的空穴，具体可以为掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的氮化镓系化合物半导体(例如GaN、AlGaN、InGaN等)。
步骤S30：在外延层背离衬底的一侧形成台面结构，以外露部分第一半导体层。
作为示例性地，本步骤可以通过掩膜和蚀刻工艺对有源层22及第二半导体层23蚀刻，形成台面结构，以外露部分第一半导体层21。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。此时，在垂直于衬底10的方向观察，第一半导体层21的面积可以大于有源层22(及第二半导体层23)的面积，以使得有源层22及第二半导体层23与第一半导体层21呈台阶状。
进一步地，本步骤还可以对第一半导体层21蚀刻一定的深度，以保证蚀刻有源层22及第二半导体层23蚀刻之后，第一半导体层21能够有效地外露。
步骤S40：在外露的第一半导体层上形成与第一半导体层电连接的第一电流扩展线和第一焊盘，其中第一电流扩展线的两端分别与第一焊盘连接，以形成环绕台面结构的闭合的环形结构。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外露的第一半导体层21上形成第一电流扩展线30和第一焊盘40，它们直接接触，进而相互电连接。
其中，第一电流扩展线30和第一焊盘40的材质可以为金属材料或掺杂有金属材料的混合物或化合物，可以为透明材料或不透明材料。例如：两者可以为铟锡氧化物(ITO)、氧化锌(ZnO)等形成的透明导电氧化物(Transparent Conductive Oxide，TCO)层，也可以为由镍(Ni)、铬(Cr)、钛(Ti)、铝(Al)、银(Ag)、铂(Pt)、金(Au)、钨(W)中的任意一种金属或者它们中任意两种或以上的合金构成的单层或叠层。其中，第一电流扩展线30的材质与第一焊盘40的可以相同，也可以不相同。
步骤S50：在第二半导体层上形成绝缘层和电流阻挡层，并外露部分第二半导体层。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成绝缘层60和电流阻挡层90，并外露部分第二半导体层23。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。此时，绝缘层60可以至少包裹有源层22及第二半导体层23的边缘，以避免后续工艺可能存在的污染或是偏位引起的短路漏电。
其中，绝缘层60可以为包含氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy，x、y≥1)、分布式布拉格反射镜(distributed Bragg reflection，DBR)、氧化铝(Al2O3)、硅胶、树脂或丙烯酸中的至少一种的单层或叠层。
步骤S60：在外露的第二半导体层上形成与第二半导体层电连接的电流扩展层。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外露的第二半导体层23上形成电流扩展层50，它们直接接触，进而相互电连接。
其中，电流扩展层50的材质可以为金属材料或掺杂有金属材料的混合物或化合物，可以为透明材料或不透明材料。例如：两者可以为铟锡氧化物(ITO)、氧化锌(ZnO)等形成的透明导电氧化物(Transparent Conductive Oxide，TCO)层，也可以为由镍(Ni)、铬(Cr)、钛(Ti)、铝(Al)、银(Ag)、铂(Pt)、金(Au)、钨(W)中的任意一种金属或者它们中任意两种或以上的合金构成的单层或叠层。
进一步地，本步骤还可以将所得半成品置于氮气环境中进行高温退火处理，以减小电流扩展层50与第二半导体层23之间的接触电阻。
步骤S70：在电流扩展层上形成与电流扩展层电连接的第二电流扩展线和第二焊盘。
作为示例性地，本步骤可以先通过掩膜和蚀刻工艺在电流扩展层50上进行图案化处理，再采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在显影区域形成第二电流扩展线70和第二焊盘80，它们直接接触，进而相互电连接。
其中，第二电流扩展线70和第二焊盘80的材质可以为金属材料或掺杂有金属材料的混合物或化合物，可以为透明材料或不透明材料。例如：两者可以为铟锡氧化物(ITO)、氧化锌(ZnO)等形成的透明导电氧化物(Transparent Conductive Oxide，TCO)层，也可以为由镍(Ni)、铬(Cr)、钛(Ti)、铝(Al)、银(Ag)、铂(Pt)、金(Au)、钨(W)中的任意一种金属或者它们中任意两种或以上的合金构成的单层或叠层。其中，第二电流扩展线70的材质与第二焊盘80的可以相同，也可以不相同。
步骤S80：在第一电流扩展线、电流扩展层及第二电流扩展线上形成钝化层，并外露第一焊盘和第二焊盘。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成钝化层100，并外露第一焊盘40和第二焊盘80。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。
其中，钝化层100可以为包含氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy，x、y≥1)、分布式布拉格反射镜(distributed Bragg reflection，DBR)、氧化铝(Al2O3)、硅胶、树脂或丙烯酸中的至少一种的单层或叠层。
共同参阅图5及图6，图5是本申请提供的发光二极管另一实施例的俯视结构示意图，图6是图5中发光二极管的层叠结构示意图。
与上述实施例的主要区别在于：本实施例中，结合图5及图6，在外延层20背离衬底10的一侧沿外延层20的边缘设置有外露第一半导体层21的凹槽24。其中，凹槽24具有朝向外延层20内部的内侧槽壁241及朝向外延层20边缘的外侧槽壁242。此时，第一电流扩展线30设置于内侧槽壁241和外侧槽壁242之间，并与第一半导体层21电连接。换言之，外延层20及衬底10的边缘会被部分保留下来。如此设置，第一电流扩展线30能够被外延层20内外夹设，以有效地避免第一电流扩展线30在制造过程及后续的切割过程中被刮伤，进而增加第一电流扩展线30的可靠性及其外观品质。
作为示例性地，在垂直于衬底的方向观察，内侧槽壁241与外延层20边缘的间隔距离(W1)可以为7μm-14μm，优选地可以为8μm-12μm；内侧槽壁241与外侧槽壁242的间隔距离(W2)可以为3μm-5μm。进一步地，凹槽24沿垂直于衬底10的方向上的深度(H)可以为1.0um-1.6um。
进一步地，在外延层20背离衬底10的一侧还设置有外露第一半导体层21且与凹槽24连通的凹陷区25。此时，第一焊盘40设置于凹陷区25内且与第一半导体层21电连接；并进一步与第一电流扩展线30电连接。换言之，结合图5，第一电流扩展线30及第一焊盘40均被外延层20内外夹设。相应地，上述台面结构也形成在凹槽24和凹陷区25的内侧。
类似地，电流扩展层50的边缘与内侧槽壁241间隔一定距离，以外露部分第二半导体层23。此时，绝缘层60至少包裹有源层22及第二半导体层23的边缘；也即是绝缘层60覆盖于内侧槽壁241，并进一步覆盖外露的第二半导体层23。其中，电流扩展层50边缘与内侧槽壁241之间的间隔距离(W3)可以为2μm-5μm。进一步地，当第一半导体层21也被部分蚀刻时，绝缘层60延伸进入第一半导体层21的深度可以为0.5um-1.0um。
参阅图7及图8，图7是本申请提供的发光二极管另一制造方法的流程示意图，图8是图7中发光二极管在制造过程中的不同阶段所对应的结构示意图。
与上述实施例的主要区别在于：结合图7及图8，该制造方法还可以包括形成凹陷及凹陷区的相关步骤。具体如下：
步骤S10：提供一衬底。
作为示例性地，衬底10可以为蓝宝石、碳化硅、氮化镓、硅等材料的一种或者其他适合的材料。
步骤S20：在衬底的一侧主表面上形成外延层，其中外延层包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层。
作为示例性地，本步骤可以采用金属有机化合物化学气相沉淀或者分子束外延(Molecular beam epitaxy,MBE)等方法在衬底10上依次生长形成第一半导体层21、有源层22及第二半导体层23，也即是在衬底10的一侧主表面上形成外延层20。
步骤S30：在外延层背离衬底的一侧形成凹槽，其中凹槽外露第一半导体层，且具有间隔设置的内侧槽壁及外侧槽壁。
作为示例性地，本步骤可以通过掩膜和蚀刻工艺对有源层22及第二半导体层23蚀刻，以形成凹槽24，并外露部分第一半导体层21。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。进一步地，凹槽24具有间隔设置的内侧槽壁241及外侧槽壁242。其中，内侧槽壁241朝向外延层20内部；而外侧槽壁242则朝向外延层20边缘的外侧。
进一步地，还可以对第一半导体层21蚀刻一定的深度，以保证蚀刻有源层22及第二半导体层23蚀刻之后，第一半导体层21能够有效地外露。
需要说明的是：在本步骤中还可以在外延层20背离衬底10的一侧进一步形成外露第一半导体层21且与凹槽24连通的凹陷区25。
步骤S40：在内侧槽壁和外侧槽壁之间形成第一电流扩展线，以使得第一电流扩展线与第一半导体层电连接。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在内侧槽壁241和外侧槽壁242之间形成第一电流扩展线30。此时，由于第一电流扩展线30与第一半导体层21接触，使得两者也相互电连接。
需要说明的是：在本步骤中还可以在凹陷区25内形成与第一半导体层21电连接的第一焊盘40。此时，由于凹陷区25与凹槽24连通，使得第一焊盘40可以进一步与第一电流扩展线30电连接，进而使得第一焊盘40和第一电流扩展线30能够形成一闭合的环形结构。
步骤S50：在第二半导体层上形成绝缘层和电流阻挡层，并外露部分第二半导体层。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成绝缘层60和电流阻挡层90，并外露部分第二半导体层23。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。此时，绝缘层60可以至少包裹有源层22及第二半导体层23的边缘，当然还会覆盖于内侧槽壁241，以避免后续工艺可能存在的污染或是偏位引起的短路漏电。
步骤S60：在外露的第二半导体层上形成与第二半导体层电连接的电流扩展层。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外露的第二半导体层23上形成电流扩展层50，它们直接接触，进而相互电连接。
进一步地，本步骤还可以将所得半成品置于氮气环境中进行高温退火处理，以减小电流扩展层50与第二半导体层23之间的接触电阻。
步骤S70：在电流扩展层上形成与电流扩展层电连接的第二电流扩展线和第二焊盘。
作为示例性地，本步骤可以先通过掩膜和蚀刻工艺在电流扩展层50上进行图案化处理，再采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在显影区域形成第二电流扩展线70和第二焊盘80，它们直接接触，进而相互电连接。
步骤S80：在第一电流扩展线、电流扩展层及第二电流扩展线上形成钝化层，并外露第一焊盘和第二焊盘。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成钝化层100，并外露第一焊盘40和第二焊盘80。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。
步骤S90：在外侧槽壁的外侧对衬底和外延层进行切割。
作为示例性地，由于上述步骤通常可以在晶圆上进行制造，使得本步骤可以借助金刚石等类型的刀具2在外侧槽壁242的外侧对衬底10及外延层20进行切割，以得到单个的发光二极管。此时，由于外延层20及衬底10的边缘会被部分保留下来，使得第一电流扩展线30及其内侧的结构能够有效地被保护，进而增加发光二极管1的品质，提高制造过程的良品率。
参阅图9及图10，图9是本申请提供的发光二极管又一制造方法的流程示意图，图10是图9中发光二极管在制造过程中的不同阶段所对应的结构示意图。
结合图9及图10，该制造方法可以包括：
步骤S10：提供一衬底。
作为示例性地，衬底10可以为蓝宝石、碳化硅、氮化镓、硅等材料的一种或者其他适合的材料。
步骤S20：在衬底的一侧主表面上形成外延层，其中外延层包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层。
作为示例性地，本步骤可以采用金属有机化合物化学气相沉淀或者分子束外延(Molecular beam epitaxy,MBE)等方法在衬底10上依次生长形成第一半导体层21、有源层22及第二半导体层23，也即是在衬底10的一侧主表面上形成外延层20。
步骤S30：在外延层背离衬底的一侧形成凹槽，其中凹槽外露第一半导体层，且具有间隔设置的内侧槽壁及外侧槽壁。
作为示例性地，本步骤可以通过掩膜和蚀刻工艺对有源层22及第二半导体层23蚀刻，以形成凹槽24，并外露部分第一半导体层21。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。进一步地，凹槽24具有间隔设置的内侧槽壁241及外侧槽壁242。其中，内侧槽壁241朝向外延层20内部；而外侧槽壁242则朝向外延层20边缘的外侧。
进一步地，还可以对第一半导体层21蚀刻一定的深度，以保证蚀刻有源层22及第二半导体层23蚀刻之后，第一半导体层21能够有效地外露。
需要说明的是：在本步骤中还可以在外延层20背离衬底10的一侧进一步形成外露第一半导体层21且与凹槽24连通的凹陷区25。
步骤S40：在第二半导体层上形成绝缘层和电流阻挡层，并外露部分第二半导体层。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成绝缘层60和电流阻挡层90，并外露部分第二半导体层23。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。此时，绝缘层60可以至少包裹有源层22及第二半导体层23的边缘，当然还会覆盖于内侧槽壁241，以避免后续工艺可能存在的污染或是偏位引起的短路漏电。
步骤S50：在外露的第二半导体层上形成与第二半导体层电连接的电流扩展层。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外露的第二半导体层23上形成电流扩展层50，它们直接接触，进而相互电连接。
进一步地，本步骤还可以将所得半成品置于氮气环境中进行高温退火处理，以减小电流扩展层50与第二半导体层23之间的接触电阻。
步骤S60：在电流扩展层上形成钝化层，并使得第一半导体层及电流扩展层部分外露。
作为示例性地，本步骤可以先采用溅射、喷涂、ALD或PECVD沉积工艺在第二半导体层23上沉积绝缘材料，再通过掩膜和蚀刻工艺对上述绝缘材料蚀刻，以形成钝化层100，并外露第一电流扩展线30及第一焊盘40、第二电流扩展线70及第二焊盘80所对应的区域。其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。
步骤S70：在外露的第一半导体层上形成第一电流扩展线及第一焊盘，并在外露的电流扩展层上形成第二电流扩展线及第二焊盘。
作为示例性地，本步骤可以采用热蒸镀、电子束蒸镀和磁控溅射蒸镀等方法在外露的第一半导体层21上形成第一电流扩展线30及第一焊盘40，并在外露的电流扩展层50上形成第二电流扩展线70及第二焊盘80。此时，由于第一电流扩展线30及第一焊盘40与第一半导体层21接触，使得两者也相互电连接。类似地，由于第二电流扩展线70及第二焊盘80与电流扩展层50接触，使得两者也相互电连接。
步骤S80：在外侧槽壁的外侧对衬底和外延层进行切割。
作为示例性地，由于上述步骤通常可以在晶圆上进行制造，使得本步骤可以借助金刚石等类型的刀具2在外侧槽壁242的外侧对衬底10及外延层20进行切割，以得到单个的发光二极管。此时，由于外延层20及衬底10的边缘会被部分保留下来，使得第一电流扩展线30及其内侧的结构能够有效地被保护，进而增加发光二极管1的品质，提高制造过程的良品率。
通过上述方式，第一电流扩展线及第一焊盘与第二电流扩展线及第二焊盘(统称为电极)可以在一道工序中完成，使得钝化层与电极可以共用一道光刻，以提高发光二极管的制备效率。
以上所述仅为本申请的部分实施例，并非因此限制本申请的保护范围，凡是利用本申请说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种发光二极管，其特征在于，所述发光二极管包括：
衬底；
外延层，设置于所述衬底的一侧主表面上，且包括在远离所述衬底的方向上依次层叠设置的第一半导体层、有源层、第二半导体层及电流扩展层，其中在所述外延层背离所述衬底的一侧沿所述外延层边缘设置有外露所述第一半导体层的凹槽，所述凹槽具有朝向所述外延层内部的内侧槽壁及朝向所述外延层边缘的外侧槽壁；
第一电流扩展线，设置于所述内侧槽壁和所述外侧槽壁之间，并与所述第一半导体层电连接；
第二电流扩展线和电流阻挡层，所述第二电流扩展线设置于所述电流扩展层背离所述第二半导体层的一侧，并与所述电流扩展层电连接，所述电流阻挡层设置于所述电流扩展层与所述第二半导体层之间，并位于所述第二电流扩展线的正下方。
2.根据权利要求1所述的发光二极管，其特征在于，在所述外延层背离所述衬底的一侧进一步设置有外露所述第一半导体层且与所述凹槽连通的凹陷区，所述发光二极管进一步包括设置于所述凹陷区内且与所述第一半导体层电连接的第一焊盘，所述第一焊盘进一步与所述第一电流扩展线电连接。
3.根据权利要求2所述的发光二极管，其特征在于，所述第一焊盘和所述第一电流扩展线形成一闭合的环形结构。
4.根据权利要求1所述的发光二极管，其特征在于，在垂直于所述衬底的方向观察，所述第一电流扩展线的线宽为0.5μm-2.5μm。
5.根据权利要求4所述的发光二极管，其特征在于，在垂直于所述衬底的方向观察，所述内侧槽壁与所述外延层边缘的间隔距离为7μm-14μm，所述内侧槽壁与所述外侧槽壁的间隔距离为3μm-5μm。
6.根据权利要求4所述的发光二极管，其特征在于，所述凹槽沿垂直于所述衬底的方向上的深度为1.0μm-1.6μm。
7.根据权利要求1所述的发光二极管，其特征在于，所述发光二极管包括覆盖于所述内侧槽壁的绝缘层。
8.根据权利要求7所述的发光二极管，其特征在于，所述电流扩展层的边缘与所述内侧槽壁间隔一定距离，以外露部分所述第二半导体层，所述绝缘层进一步覆盖外露的所述第二半导体层。
9.根据权利要求8所述的发光二极管，其特征在于，所述电流扩展层边缘与所述内侧槽壁之间的间隔距离为2μm-5μm。
10.根据权利要求8所述的发光二极管，其特征在于，所述电流阻挡层和所述绝缘层由同一层绝缘材料图案化形成。
11.一种发光二极管的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底的一侧主表面上形成外延层，其中所述外延层包括在远离所述衬底的方向上依次层叠设置的第一半导体层、有源层及第二半导体层；
在所述第二半导体层上依次形成电流阻挡层、电流扩展层和第二电流扩展线，所述第二电流扩展线与所述电流扩展层电连接，所述电流阻挡层位于所述第二电流扩展线的正下方；
在所述外延层背离所述衬底的一侧形成凹槽，其中所述凹槽外露所述第一半导体层，且具有间隔设置的内侧槽壁及外侧槽壁；
在所述内侧槽壁和所述外侧槽壁之间形成第一电流扩展线，以使得所述第一电流扩展线与所述第一半导体层电连接；
在所述外侧槽壁的外侧对所述衬底和所述外延层进行切割。
12.根据权利要求11所述的制造方法，其特征在于，所述在所述外延层背离所述衬底的一侧形成凹槽的步骤进一步包括：
在所述外延层背离所述衬底的一侧进一步形成外露所述第一半导体层且与所述凹槽连通的凹陷区；
所述在所述内侧槽壁和所述外侧槽壁之间形成第一电流扩展线的步骤进一步包括：
在所述凹陷区内形成与所述第一半导体层电连接的第一焊盘，其中所述第一焊盘进一步与所述第一电流扩展线电连接，所述第一焊盘和所述第一电流扩展线形成一闭合的环形结构。
CN202011632832.7A 2020-12-31 2020-12-31 发光二极管及其制造方法 Active CN112635633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011632832.7A CN112635633B (zh) 2020-12-31 2020-12-31 发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011632832.7A CN112635633B (zh) 2020-12-31 2020-12-31 发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN112635633A CN112635633A (zh) 2021-04-09
CN112635633B true CN112635633B (zh) 2022-06-24

Family

ID=75289819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011632832.7A Active CN112635633B (zh) 2020-12-31 2020-12-31 发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN112635633B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054688A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 発光素子
CN106206901A (zh) * 2016-08-31 2016-12-07 聚灿光电科技股份有限公司 Led芯片及其制造方法
CN106784231A (zh) * 2016-11-28 2017-05-31 华灿光电（浙江）有限公司 一种led芯片及其制作方法

Also Published As

Publication number Publication date
CN112635633A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
EP2218117B1 (en) Semiconductor light emitting device and method of fabricating the same
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
US9142718B2 (en) Light emitting device
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR100999806B1 (ko) 반도체 발광소자 및 그 제조방법
US10763392B2 (en) Light emitting device
EP2657996A2 (en) Semiconductor light-emitting device
CN112635632B (zh) 发光二极管及其制造方法
US20230044446A1 (en) Light emitting device
US8482034B2 (en) Light emitting device
KR20100122998A (ko) 발광소자 및 그 제조방법
KR20070005283A (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
CN112635631B (zh) 一种发光二极管
US6642548B1 (en) Light-emitting diodes with loop and strip electrodes and with wide medial sections
CN112670385A (zh) 一种发光二极管
CN112670384A (zh) 一种发光二极管
KR20110043282A (ko) 발광소자 및 그 제조방법
CN112635633B (zh) 发光二极管及其制造方法
CN110034219B (zh) 发光二极管及其制造方法
CN112652689B (zh) 一种发光二极管及其制造方法
CN210040240U (zh) 发光二极管
CN112652691A (zh) 一种发光二极管及其制造方法
CN118213446A (zh) 发光二极管
KR101550951B1 (ko) 발광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Patentee after: Southern University of Science and Technology

Address before: 518000 building 11, Jinxiu Dadi, 121 hudipai, Guanhu street, Longhua District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230706

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518000

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Patentee before: Southern University of Science and Technology

TR01 Transfer of patent right