CN118213446A - 发光二极管 - Google Patents

发光二极管 Download PDF

Info

Publication number
CN118213446A
CN118213446A CN202410222201.XA CN202410222201A CN118213446A CN 118213446 A CN118213446 A CN 118213446A CN 202410222201 A CN202410222201 A CN 202410222201A CN 118213446 A CN118213446 A CN 118213446A
Authority
CN
China
Prior art keywords
layer
electrode
type semiconductor
hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410222201.XA
Other languages
English (en)
Inventor
李冬梅
任加洛
陶亚权
王思博
廖汉忠
芦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202410222201.XA priority Critical patent/CN118213446A/zh
Publication of CN118213446A publication Critical patent/CN118213446A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体领域，公开了一种发光二极管，包括衬底、N型半导体层、有源层、P型半导体层、N电极和P电极，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述N电极与所述P电极之间相互绝缘；所述P型半导体层上设有延伸至所述N型半导体层中部的凹槽，所述凹槽的底部为第一表面；所述P电极位于所述P型半导体层上且与所述P型半导体层电连接；在所述凹槽内还设有内槽，所述内槽的底部为第二表面，所述第二表面的粗糙度低于所述第一表面的粗糙度，所述N电极通过所述内槽的第二表面与所述N型半导体层电连接。

Description

发光二极管
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。按照封装方式的不同，可以划分为正装结构、倒装结构和垂直结构。与传统正装结构芯片相比，倒装结构芯片在封装过程中不需要焊接金线，可以大电流驱动，芯片热阻较低，可靠性较高，因此倒装结构芯片在普通照明、背光、闪光灯、车用照明灯领域都有非常好的应用，并且越来越受到客户的青睐，应用范围也在不断的扩大。
现有的倒装结构芯片根据主要反射层的不同分为Ag镜倒装结构、DBR（分布布拉格反射镜）倒装结构和ODR（全方位反射镜）倒装结构。Ag镜倒装芯片采用银膜作为反射层，因其不同角度具有高反射率、较高的导电性等，备受行业青睐。但是Ag金属活性较强，表面易氧化，以及金属与半导体之间黏附性差等问题，极易导致芯片失效。DBR倒装结构芯片摒弃了银膜作为反射层，而是采用折射率不同的两种绝缘材料交替层叠形成分布布拉格反射镜作为反射层。虽然解决了银镜结构的问题，但是其对不同入射角度、不同波长的光的反射率具有较大的差异，应用范围受到限制；后续有人提出采用金属反射层与DBR反射层共同作为反射层的ODR倒装结构来提升倒装芯片的反射率。但金属反射层、DBR反射层本身存在的问题，以及层与层之间粘附性、应力的问题等，均是亟待解决的问题。
发明内容
发明目的：针对现有技术中存在的问题，本发明提供一种发光二极管，具有更低的应力，更低的电压，更高的亮度和更低的成本。
技术方案：本发明提供了一种发光二极管，包括衬底、N型半导体层、有源层、P型半导体层、N电极和P电极，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述N电极与所述P电极之间相互绝缘；所述P型半导体层上设有延伸至所述N型半导体层中部的凹槽，所述凹槽的底部为第一表面；所述P电极位于所述P型半导体层上且与所述P型半导体层电连接；在所述P型半导体层与所述P电极之间还依次层叠有第一CBL层、DBR层和第二CBL层；所述DBR层上设有暴露所述第一CBL层的第一通孔，所述第一CBL层和所述第二CBL层上设有暴露所述P型半导体层的第二通孔，所述第一CBL层和所述第二CBL层将所述DBR层完全包裹密封；在所述凹槽内还设有内槽，所述内槽的底部为第二表面，所述第一表面与所述第二表面之间具有高度差△H1，所述N电极通过所述内槽的第二表面与所述N型半导体层电连接。
优选地，所述第一表面与所述第二表面之间的高度差为200Å≤ △H1 ≤2000Å；和/或，所述第一表面与所述第二表面之间通过第一倾斜侧壁连接，所述第一倾斜侧壁的倾角α为5°~60°。
优选地，所述P型半导体层的上表面为第三表面，所述第一表面与所述第三表面之间的高度差为0.5μm≤△H2≤3μm，优选1.1μm≤△H2≤1.6μm；和/或，所述第三表面与所述第一表面之间通过第二倾斜侧壁连接，所述第二倾斜侧壁的倾角β为20°~60°。
优选地，第二CBL层的厚度小于第一CBL层的厚度，具体地，第一CBL层的厚度与第二CBL层厚度比为5~25。
进一步地，所述P电极包括第一连接电极和第二连接电极，所述第一连接电极设置在所述第二CBL层上，并通过所述第二通孔与所述P型半导体层电连接；所述第二连接电极通过所述第一连接电极与所述P型半导体层电连接；和/或，所述第一绝缘层设置在所述第一连接电极与所述第二连接电极之间，所述第一绝缘层上设有暴露所述第一连接电极的第四表面的第三通孔，并设有暴露所述第二表面的第四通孔，所述第二连接电极通过所述第三通孔与所述第一连接电极电连接，所述N电极通过所述第四通孔与所述N型半导体层电连接。
优选地，所述第三通孔为多孔结构，所述第三通孔的多孔结构将所述第三通孔内的所述第一绝缘层分割成若干独立的绝缘鼓包，相邻的绝缘鼓包之间相互隔离开来形成所述多孔结构的第三通孔；和/或，所述第一通孔为多孔结构，所述第一通孔的多孔结构将所述第一通孔内的所述DBR层分割成若干独立的DBR鼓包，相邻的DBR鼓包之间相互隔离开来形成所述多孔结构的第一通孔；所述第二通孔为多孔结构，所述第二通孔的多孔结构将所述第二通孔内的所述第一CBL层和所述第二CBL层分割成若干独立的CBL鼓包，相邻的CBL鼓包之间相互隔离开来形成所述多孔结构的第二通孔。
优选地，所述第一通孔、第二通孔和所述绝缘鼓包为同轴设置；和/或，所述绝缘鼓包的半径r3＞所述第一通孔的半径r1＞所述第二通孔的半径r2；和/或，相邻的所述绝缘鼓包之间的间距w1＞5μm。第一通孔、第二通孔和绝缘鼓包同轴设置，并将绝缘鼓包的半径设计为大于第一通孔的半径，第一通孔的半径大于第二通孔的半径，这样设计后，绝缘鼓包正好可以反射从第一通孔和第二通孔透过的光线，提升反射效果，提高LED的发光效率，为了提高反射效果，本申请中的绝缘鼓包也可以设计为反射结构，该反射结构可以是普通的反射层结构。
优选地，通过以下两段式刻蚀方式开设所述第三通孔和所述第四通孔，得到所述第二表面：第一段：使用含氟离子的混合气体对所述第一绝缘层进行ICP刻蚀，以暴露出所述N型半导体层的第一表面；同时，暴露出所述第一连接电极；第二段：使用含氯离子不含氟离子的混合气体继续进行刻蚀，得到所述第四通孔和所述内槽，暴露出所述第二表面；同时，得到第三通孔，暴露出所述第四表面。通过上述两段式分布刻蚀，其中第一段采用CF4、氧气、Ar、Cl2、BCl3等气体刻蚀，因为对第一绝缘层进行ICP刻蚀，以暴露出N型半导体层的第一表面，同时，暴露出第一连接电极；第二段刻蚀气体为不含F离子且含有Cl离子的混合气体，因包含的活性氯的浓度和密度增大 ,使得化学刻蚀大大增强 , 从而刻蚀速率上升,同时化学刻蚀的增强会使暴露的N型半导体层（含有Ga）被优先刻蚀得到内槽 ,会出现离子研磨效应,将内槽的第二表面刻蚀得更加干净，相当于对暴露的N型半导体层的界面进行修复，使得第二表面更为平整，得到的芯片电压下降，亮度提升。
优选地，在所述第二段中，所述第一连接电极中从上至下第一层金属全部刻蚀掉，从上至下第二层金属的厚度为S，未暴露的所述第一连接电极的表面为第五表面，则所述第四表面与所述第五表面之间的高度差为△T，且1/4*S＜△T＜4/5*S；和/或，所述第四表面与所述第五表面通过第三倾斜侧壁连接，所述第三倾斜侧壁的倾角θ≤50°。△T太小，则△H1太小，刻蚀不充分，△T太大，则△H1太大，容易导致N型半导体层被刻穿。
优选地，所述第一绝缘层由依次层叠的ALD膜层和氮化硅/氧化硅复合叠层组成；和/或，所述第一绝缘层的整体厚度为大于等于6KÅ且小于等于15KÅ，其中，所述氮化硅的厚度为大于15%第一绝缘层的厚度且小于50%第一绝缘层的厚度。这种第一绝缘层具有布拉格反射作用，能够防止PN电极中的Ag的析出，也是为了保护整个芯片结构。
优选地，12μm＜所述N电极与所述第一连接电极之间的最小间距w2＜50μm；和/或，15μm＜所述N电极的最小电流通道的宽度w3＜50μm。
优选地，所述第一连接电极包括第一金属形成的金属反射层、 第二金属和第三金属交替层叠设置的金属阻挡层、以及第四金属和或第五金属交替层叠形成的金属保护层，其中第四金属与第五金属中至少有一个与第二金属或第三金属的材料相同，且第四金属与第五金属的厚度均大于第二金属层和第三金属层的厚度。具体地，第一金属为Ag，第二金属为Ti或者Cr 、第三金属为Ni或者Cr、第四金属为Pt或Ni，第五金属为Ti。第二金属与第三金属不同，第四金属与第五金属不同；金属保护层的周期为2-10，金属反射层的厚度大于500Å，第四金属层的厚度大于第五金属层。Ag、Ti、Ni、Cr、PT等材料中，Ag、Ti、Ni为必备材料，该电极结构不包含金属Al、Au，包含多对Ti/Ni叠层，其中Ti/Ni对数N1满足2≤N1≤5，底层Ag厚度最厚，Ag厚度不低于500Å，Ti/Ni叠层中最后一对Ti/Ni中的Ni厚度最厚，厚度＞400Å，其中整个P电极Ni厚度＜3KÅ，每层Ni厚度＜1KÅ，整个P电极最上层为金属Ti，整个P电极总厚度4500≤Td＜1μm；最后一对Ni/Ti的厚度较厚，是为了预留下述第一绝缘层上的第三通孔。
有益效果
通常DBR层采用干法刻蚀，由于不同材料的刻蚀速率的差异，导致DBR刻蚀后侧壁凹凸不平，如果直接沉积第一连接电极会导致DBR侧壁与金属层之间的粘附性变差，易造成金属脱落。而本发明通过在DBR层上沉积第二CBL层作为保护层，并采用湿法刻蚀第一CBL层和第二CBL层得到较小的第二通孔，且形成比较光滑的侧壁，增加界面与后续沉积的第一连接电极的粘附性。
本发明中，P型半导体层上延伸至N型半导体层中部的凹槽内还设有底部更为光滑平整内槽，N电极通过内槽的第二表面与N型半导体层电连接；与现有技术中N电极是通过凹槽的第一表面与N型半导体电连接相比，由于第二表面粗糙度下降，即第二表面比第一表面更加光滑平整，电阻减小，得到的芯片电压稳定且较低，进而整体发光二极管的亮度提升。
附图说明
图1至图12b显示本发明中发光二极管的制造方法中各阶段的俯视图以及剖面图。
具体实施方式
下面结合附图对本发明进行详细的介绍。
实施方式1：
下文中，将参照图示详细地描述本发明的示例性实施例，已使得本发明领域技术人员能够充分地理解本发明的精神。本发明并不限于以下的实施例，而是可以以其他形式实施。在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
本实施方式提供了一种发光二极管，如图12b，包括衬底101以及依次层叠设置于衬底101之上的N型半导体层102、有源层103、P型半导体层104、透明导电层105、第一CBL层106、DBR层107、第二CBL层108、第一连接电极109、第一绝缘层110、第二连接电极111和N电极112、第二绝缘层113、N焊盘114和P焊盘115。第一连接电极109和第二连接电极111构成P电极，N电极112与P电极之间相互绝缘；P型半导体层104上设有延伸至N型半导体层102中部的凹槽1021，凹槽1021的底部为第一表面1022；凹槽1021内还设有内槽1023，内槽1023的底部为第二表面1024，第一表面1022与第二表面1024之间具有高度差△H1，N电极112通过内槽1023的第二表面1024与N型半导体层102电连接。P电极位于P型半导体层104上且与P型半导体层104电连接。
DBR层107上设有暴露第一CBL层106的第一通孔1071，第一CBL层106和第二CBL层108上设有暴露P型半导体层104的第二通孔1081，第一CBL层106和第二CBL层108将DBR层107完全包裹密封；P电极的第一连接电极109设置在第二CBL层108上，并通过第二通孔1081与P型半导体层104电连接；第二连接电极111通过第一连接电极109与P型半导体层104电连接；
第一绝缘层110设置在第一连接电极109与第二连接电极111之间，第一绝缘层110上设有暴露第一连接电极109的第三通孔1101以及暴露第二表面1024的第四通孔1102，第二连接电极111通过第三通孔1101与第一连接电极109电连接，N电极112通过第四通孔1102与N型半导体层102电连接。
第二绝缘层113位于第二连接电极111和N电极112上，第二绝缘层113上开设有暴露第二连接电极111的第五通孔1131以及暴露N电极112的第六通孔1132；在第二绝缘层113上形成相互隔离的N焊盘114和P焊盘115，N焊盘114通过第五通孔1131与N电极112电连接，P焊盘115通过第六通孔1132与第二连接电极111电连接。
在一实施例中，第一通孔1071为多孔结构，第一通孔1071的多孔结构将第一通孔1071内的DBR层107分割成若干独立的DBR鼓包1072，相邻的DBR鼓包1072之间相互隔离开来形成多孔结构的第一通孔1071；第二通孔1081为多孔结构，第二通孔1081的多孔结构将第二通孔1081内的第一CBL层106和第二CBL层108分割成若干独立的CBL鼓包1082，相邻的CBL鼓包1082之间相互隔离开来形成多孔结构的第二通孔1081。
在另一实施例中，第三通孔1101为多孔结构，第三通孔1101的多孔结构将第三通孔1101内的第一绝缘层110分割成若干独立的绝缘鼓包1103，相邻的绝缘鼓包1103之间相互隔离开来形成多孔结构的第三通孔1101，相邻的绝缘鼓包1103之间的间距w1＞5μm。第一通孔1071、第二通孔1081和第三通孔1101为同心圆。
图1至图12b显示本发明一实施例发光二极管的制造方法中各阶段的俯视图以及剖面图。发光二极管的制造方法详述如下。
首先，参照图1，在衬底101上方形成半导体叠层。衬底101可以是一晶片，与形成于其上的半导体叠层构成一半导体晶片。半导体晶片在后续切割制作工艺后分离成多个发光二极管，以下的实施例图示及说明将以单一个发光二极管做代表。
在本发明的一实施例中， 所述衬底101可以使用适合于半导体材料生长的载体晶片来形成。此外， 衬底110可以由具有优异的热导率的材料形成或者可以是导电衬底或绝缘衬底。此外， 衬底110可由透光材料形成，并且可具有不会引起整个半导体叠层120弯曲并且使得能够通过划线和断裂工艺有效地划分成分开芯片的机械强度。 例如， 衬底110可以使用蓝宝石（Al2O3） 衬底、碳化硅（SiC） 衬底、硅（Si） 衬底、氧化锌（ZnO） 衬底、氮化镓（GaN） 衬底、砷化镓（GaAs） 衬底或磷化镓（GaP） 衬底等， 尤其， 优选使用蓝宝石（Al2O3）衬底。在本实施例中衬底110为表面具有一系列凸起的蓝宝石， 包括例如采用干法蚀刻制作的没有固定斜率的凸起，又或者采用湿法蚀刻的具有一定斜率的凸起。
在本发明的一实施例中，通过有机金属化学气相沉积法(MOCVD)、分子束外延(MBE)、氢化物气相沉积法(HVPE)、物理气相沉积法(PVD)或离子电镀方法以于衬底101上形成由N型半导体层102、有源层103、P型半导体层104构成的半导体叠层，例如发光(light-emitting)叠层，其中物理气象沉积法包含溅镀(Sputtering)或蒸镀(Evoaporation)法。依次在衬底101上形成N型半导体层102、有源层103和P型半导体层104。N型半导体层102、有源层103和P型半导体层104可由Ⅲ族氮化镓系列的化合物半导体，例如，GaN、AlN、InGaN、AlGaN、InAlGaN及包括这些组中的至少一种形成。N型半导体层102是提供电子的层，可通过注入n型掺杂物（例如，Si、Ge、Se、Te、C等）来形成。P型半导体层104是提供空穴的层，可通过注入p型掺杂物（例如，Mg、Zn、Be、Ca、Sr、Ba等）来形成。有源层103是N型半导体层102提供的电子和P型半导体层104提供的空穴再次结合而输出预定波长的光的层，可由具备交替地层叠势阱层和势垒层的单层或多层量子阱结构的多层的半导体薄膜形成。有源层103会依据输出的光波长不同的而选择不同的材料组成或配比。例如，本发明实施例的发光二极管1的发射波长介于420nm至580nm之间。有源层103可以形成为具有包括使用第III族至第V族化合物半导体材料（例如，InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs或GaP(InGaP)/AlGaP中的至少一种）的阱层和阻挡层的对结构，但是本公开内容不限于此。阱层可由具有比阻挡层的能带隙小的能带隙的材料形成。
在半导体叠层形成在衬底101上之后，参见图2a和2b，在此步骤中，通过光刻、蚀刻的方式图案化半导体叠层，形成MESA台阶（刻蚀P型半导体层104、有源层103、部分N型半导体层102，暴露的N型半导体层102表面为第一表面1022和ISO走道区116（刻蚀P型半导体层104、有源层103、N型半导体层102至暴露出衬底101的上表面。ISO走道区分隔并定义出多个发光单元，并作为后续切割制作工艺中预备分割线的所在位置），露出N型半导体层102的第一表面1022。第一表面1022通过第二倾斜侧壁117与P型半导体层104的表面——第三表面1041连接，第二倾斜侧壁117的倾角β为20°~60°。角度太大容易导致后续侧壁绝缘层或者金属层断裂，引发漏电风险。
接着，参照图3，在P型半导体层104上形成及透明导电层105。透明导电层105覆盖P型半导体层104的上表面，与P型半导体层104电性接触。透明导电层105可以大体接触P型半导体层104的几乎整个上表面。在这种结构中，电流在被提供给发光二极管时能够通过透明导电层105沿水平方向散布，且因此能够均匀地提供给P型半导体层104的整体。在一优选实施例中，该透明导电层105的厚度为70Å~450Å，厚度太薄，容易适成发光二极管的正向电压(Vf)升高，太厚则其吸光效应将明显上升。透明导电层105的材料可为ITO、InO、SnO、CTO、ATO、ZnO、GaP或其组合。透明导电层105可由蒸镀或溅镀形成。
在另一实施例中，该透明导电层105设有使得P型半导体层104的一部分露出的多个开口部，即采用蜂窝设计，或者采用平行交叉设计。通过控制该开口部的尺寸及密度，使得半导体叠层被该透明导电层105所占据的面积比例大于50%且小于95%，在保证透明导电层105与P型半导体层104具有足够欧姆接触的同时，减少透明导电层130的面积，减少ITO材料本身带来的吸光作用，从而从而提升出光效率，提升发光二极管的亮度。较佳的，半导体叠层被该透明导电层105所占据的面积比例为70 ~ 90%；对于大功率产品，考虑电流扩展作用，该透明导电层105采用整面平铺设计。具体的，开口部呈阵列分布，直径为4 ~ 20μm，相邻开口部之间的间距为10 ~ 100μm。透明导电层105边缘距离MESA 台阶距离在2μm~15μm，距离太小，容易导致漏电，太大容易导致边缘传导异常，电压偏高。
接着，参照图4a和4b，在透明导电层105及半导体叠层上形成第一CBL层106，第一CBL层106的厚度Ta介于3KÅ~8KÅ之间，优选4KÅ~6KÅ。在第一CBL层106上形成DBR层107，DBR层107设计反射光谱范围在400nm~600nm实现主要反射，反射率光谱＞75%；DBR层107厚度＜1um，优选3KÅ~6KÅ；然后采用涂布、匀胶、曝光、显影的方式刻蚀DBR层107和第一CBL层106的一部分，形成暴露第一CBL层106的半径为r1的第一通孔1071，4um≤r1≤20um，相邻两个第一通孔1071之间的最小距离15μm＜D1＜50μm。具体地，DBR层107的刻蚀采用CF4、BCl3、O2、Ar等气体进行不完全刻蚀，刻蚀后剩余第一CBL层106的厚度Tb＞0，优选1/3*Ta≤Tb≤2/3*Ta，刻蚀速率R1满足10Å/S＜R1＜25Å/S，光刻胶厚度＜6μm，ICP刻蚀上射频＜1200W，下射频＜600W，刻蚀角度∅1满足25°≤∅1≤50°，优选35° ≤∅1≤45°。
接着，参照图5a至图6，采用蒸镀SiN、SiO2、ALD等任意一种或两组组合材料在剩余第一CBL层106和DBR层107上形成第二CBL层108，第二CBL层108与DBR层107最上层为不同物质材料，且采用不同种设备形成。第一CBL层106和第二CBL层108可为同种材料，亦可为不同材料，如第一CBL层106为氧化硅，第二CBL层108为氮化硅，或者第一CBL层106为氧化硅，第二CBL层108为氧化硅等各种组合。第二CBL层108厚度300Å＜Tc＜2000Å，通过涂布、匀胶、曝光、显影等技术，采用湿法腐蚀方式，在第一CBL层106和第二CBL层108上设置暴露P型半导体层104的半径为r2的第二通孔1081，1≤r2≤10um，△r=r1-r2，2μm＜△r＜15μm。
第一CBL层106和第二CBL层108将DBR层107完全包裹密封，第二CBL层108相当于保护层，能包覆DBR层107开口处的侧壁，第一CBL层106和第二CBL层108将DBR层107全部包覆。第一CBL层106和第二CBL层108中至少有一层的制备方法与DBR层107不同。
接着，参照图7a和7b，实施P电极的形成步骤。P电极包括第一连接电极109和第二连接电极111，本步骤中，将第一连接电极109设置在第二CBL层108上，第一连接电极109通过第二通孔1081和透明导电层105与P型半导体层104电连接。
第一连接电极109的材料包括Ag、Ti、Ni、Cr、PT等材料，其中Ag、Ti、Ni为必备材料，该电极结构不包含金属Al、Au，电极结构为包含多对叠层Ti/Ni，其中Ti/Ni对数N1满足2≤N1≤5，底层Ag厚度最厚，Ag厚度不低于500 Å，TiNi结构最后一对Ni厚度最厚，厚度＞400Å，其中整个第一电极Ni厚度＜3K Å，每层Ni厚度＜1K Å，整个第一连接电极最上层为金属Ti，整个第一连接电极总厚度4500≤Td＜1μm，减少第一连接电极的应力；最后一对Ni/Ti较厚，是为了预留下述第一绝缘层110上的第三通孔1101。
然后，参照图8a至图9，在第一连接电极109和第二CBL层108上形成第一绝缘层110，并在第一绝缘层110上开设暴露第一连接电极109的第三通孔1101以及暴露第二表面1024的第四通孔1102，第二连接电极111通过第三通孔1101与第一连接电极109电连接，N电极112通过第四通孔1102与N型半导体层102电连接。优选地，第三通孔1101为多孔结构，第三通孔1101的多孔结构将第三通孔1101内的第一绝缘层110分割成若干独立的绝缘鼓包1103，相邻的绝缘鼓包1103之间相互隔离开来形成多孔结构的第三通孔1101；相邻的绝缘鼓包1103之间的间距w3＞5μm，绝缘鼓包1103对于下层的P电极的第一连接电极109起到保护作用。第一通孔1071、第二通孔1081和绝缘鼓包1103为同心圆；绝缘鼓包1103的半径r3＞第一通孔1071的半径r1＞第二通孔1081的半径r2。
优选地，通过以下两段式刻蚀方式开设第三通孔1101以及第四通孔1102，得到第二表面1024：
第一段：使用含氟离子的混合气体，比如CF4、氧气、Ar、Cl2、BCl3等气体对第一绝缘层110进行ICP刻蚀，以暴露出N型半导体层102的第一表面1022，同时，暴露出第一连接电极109；
第二段：使用含氯离子不含氟离子的混合气体继续进行刻蚀，得到第四通孔1102，暴露出与N型半导体层102的第一表面1022具有高度差为△H1 的第二表面1024；同时得到第三通孔1101，第一连接电极109也可能存在过刻蚀现象，使得第三通孔1101暴露的第一连接电极109的第四表面1091与未暴露的第一连接电极109的第五表面1092也具有一高度差△T。第四表面1091与第五表面1092通过第三倾斜侧壁118连接，第三倾斜侧壁118的倾角θ≤50°。因为第二段刻蚀气体中包含的活性氯的浓度和密度增大 ,使得化学刻蚀大大增强, 从而刻蚀速率上升 ,同时化学刻蚀的增强会使暴露的N型半导体层102（含有Ga）被优先刻蚀 ,会出现离子研磨效应,引起表面粗糙度下降，相当于对暴露的N型半导体层102的第二表面1024进行修复，使得界面更为平整净化，电阻降低，得到的芯片电压稳定且较低，亮度提升。
在上述第二段刻蚀中，第一连接电极109中从上至下第一层金属全部刻蚀掉，从上至下第二层金属的厚度为S，则1/4*S＜△T＜4/5*S，△T太小，则△H1太小，刻蚀不充分，△T太大，则△H1太大，容易导致N型半导体层102被刻穿。
至此，从P型半导体层104的第三表面1041延伸至N型半导体层102中部的凹槽1021内的内槽1023形成。凹槽1021的第一表面1022与内槽1023的第二表面1024之间的高度差为200Å≤△H1 ≤2000Å；优选△H1＜1500Å。第一表面1022与第二表面1024之间通过第一倾斜侧壁119连接，第一倾斜侧壁119的倾角α为5°~60°，优选≤55°。第一表面1022与第三表面1041之间的高度为H1，1.1μm＜H1≤1.4μ，第二表面1024与第三表面1041之间的高度差△H2=△H1+H1，1.1μm≤ △H2 ≤1.6μm，优选1.2μm≤△H2≤1.4μm。
第一绝缘层110由依次层叠的ALD膜层1104（原子沉积法制备的膜层）和氮化硅/氧化硅复合叠层1105组成。由于Ag金属活泼容易析出等特点，P电极最直接接触的绝缘层为氧化硅、氮化硅、ALD等，特别推荐直接层采用ALD膜层1104（原子层单位沉积技术 “AtomicLayer Deposition(ALD) ）进行覆盖，可实现台阶无缺陷覆盖，同时本技术膜层击穿电压满足＞8 MV/cm，O/Al原子比例符合1.5±0.1规格，ALD膜层1104厚度介于200Å~5000Å，考虑ALD膜层1104的吸光特性，其中厚度500Å~1500Å最优。从实际角度出发，与ALD膜层1104直接接触的材料可以为单层氧化硅、单层氮化硅材料、单层氮化硅和单层氮化硅组合膜层，亦可为氮化硅/氧化硅复合叠层1105结构，特别提出氮化硅/氧化硅复合叠层1105结构，该复合叠层结构起到了布拉格反射镜作用，也能有效防止PN电极中Ag的析出。第一绝缘层110的整体厚度为6KÅ≤Te≤15KÅ，其中，氮化硅的厚度大于15%第一绝缘层的厚度且小于50%第一绝缘层的厚度，优选氮化硅的厚度大于20%第一绝缘层的厚度且小于30%第一绝缘层的厚度。
本发明取消了传统Ag电极产品在镀完反射层之后，在表面镀上其他更稳定的金属如Ti、Pt、Au和TiW等，使得芯片成本降低，同时提出的上述第一绝缘层的三层复合式绝缘结构，可避免Ag析出问题。
然后，参照图10a及图10b，在部分第一绝缘层110上形成相互隔离的第二连接电极111和N电极112，第二连接电极111通过第三通孔1101与第一连接电极109电连接，形成P电极，与P型半导体层104形成电连接；N电极112通过第四通孔1102与N型半导体层102电连接。
第二连接电极111和N电极112的材料不包含Au，采用Cr、Al、Ti、Ni、Pt等材料组成，电极厚度＜3μm，角度＜60°，电连通电极最后一层为金属Cr，倒数第二层不可为金属Ti和金属Al，可采用NiCr/PtCr等设计。12μm＜第二连接电极111与N电极112之间的最小距离w1＜50μm，这样限定的目的是为了保证后续的PN焊盘最大化；15μm＜N电极112的最小电流通道的宽度w2＜50μm，这样限制是为了保证电流流通的最小拥堵区域，避免电流传导受限。
本发明中上述第一绝缘层与上述第一CBL层、DBR层和第二CBL层形成的反射结构，与第一连接电极共同形成复合式反射镜，从而提高了整体芯片的出光效率。
接着，参照图11，通过物理气相沉积法或化学气相沉积法等方式在第二连接电极111和N电极112上形成第二绝缘层113，厚度＜1.5μm，并在第二绝缘层113上开设暴露第二连接电极111的第五通孔1131以及暴露N电极112的第六通孔1132。
第二绝缘层113的材料包括为非导电材料，包含有机材料或无机材料。其中有机材料包含Su8、苯并环丁烯(BCB)、过氟环丁烷(PFCB)、环氧树脂(Epoxy)、丙烯酸树脂(AcrylicResin)、环烯烃聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二酯(PET)、聚碳酸酯 (P C) 、聚醚酰亚胺 (Po l y e t h e r i m id e) 、聚酰亚胺 (Po ly i m id e)或氟碳聚合物(Fluorocarbon Polymer)。无机材料包含硅胶(Silicone)、玻璃(Glass)或是介电材料，介电材料例如为氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)、氧化铌(Nb2O5)、氧化铪(HfO2)、氧化钛(TiOx)、氟化镁(MgF2)、氧化铝(Al2O3)等。
接着，参照图12a、12b，采用负性光刻胶进行光刻、打胶、腐蚀、冲水等，进而在第二绝缘层113上采用一次光刻可实现形成相互隔离的N焊盘114和P焊盘115，N焊盘114通过第六通孔1132与N电极112电连接，P焊盘115通过第五通孔1131与第二连接电极111电连接。
通过上述一次光刻后蒸镀P焊盘115和N焊盘114，能够使得P焊盘115和N焊盘114与第二绝缘层113上的第五通孔1131和第六通孔1132侧壁可以不接触，且焊盘不会搭在第二绝缘层113上，焊盘的侧壁最多是跟第五通孔1131和第六通孔1132的侧壁接触，实现了电极边缘平铺方式，减少了焊盘的高低起伏，避免边缘翘起发生，保证了焊盘的平整性，保证了固晶效果。焊盘在设计时同步绕开了所有N电极112所在的凹槽，避免焊盘出现明显凹陷现象。焊盘结构可为AuSn焊盘，亦可为Bump电极，电极中不含金属Al，PT厚度＜3KÅ，包含Cr、PT、Ti、Ni、Au，Au厚度＜3KÅ，Ni厚度介于4KÅ~10KÅ，采用加热模式蒸镀。
上述实施例仅为例示性说明本申请案的原理及其功效，而非用于限制本申请案。任何本申请案所属技术领域中具有通常知识者均可在不违背本申请案的技术原理及精神的情况下，对上述实施例进行修改及变化。举凡依本申请案权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本申请案的权利要求内。
上述实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (11)

1.一种发光二极管，包括N型半导体层、有源层、P型半导体层、N电极和P电极，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述N电极与所述P电极之间相互绝缘；所述P型半导体层上设有延伸至所述N型半导体层中部的凹槽，所述凹槽的底部为第一表面；所述P电极位于所述P型半导体层上且与所述P型半导体层电连接；其特征在于，
在所述P型半导体层与所述P电极之间还依次层叠有第一CBL层、DBR层和第二CBL层；所述DBR层上设有暴露所述第一CBL层的第一通孔，所述第一CBL层和所述第二CBL层上设有暴露所述P型半导体层的第二通孔，所述第一CBL层和所述第二CBL层将所述DBR层完全包裹密封；
在所述凹槽内还设有内槽，所述内槽的底部为第二表面，所述第一表面与所述第二表面之间具有高度差△H1，所述N电极通过所述内槽的第二表面与所述N型半导体层电连接。
2.根据权利要求1所述的发光二极管，其特征在于，所述第一表面与所述第二表面之间的高度差为200Å≤△H1≤2000Å；
和/或，所述第一表面与所述第二表面之间通过第一倾斜侧壁连接，所述第一倾斜侧壁的倾角α为5°~60°。
3.根据权利要求2所述的发光二极管，其特征在于，所述P型半导体层的上表面为第三表面，所述第一表面与所述第三表面之间的高度差为0.5μm≤△H2≤3μm；
和/或，所述第三表面与所述第一表面之间通过第二倾斜侧壁连接，所述第二倾斜侧壁的倾角β为20°~60°；
和/或，所述第二CBL的厚度小于第一CBL的厚度。
4.根据权利要求1至3中任一项所述的发光二极管，其特征在于，所述P电极包括第一连接电极和第二连接电极，所述第一连接电极设置在所述第二CBL层上，并通过所述第二通孔与所述P型半导体层电连接；所述第二连接电极通过所述第一连接电极与所述P型半导体层电连接；
和/或，所述第一绝缘层设置在所述第一连接电极与所述第二连接电极之间，所述第一绝缘层上设有暴露所述第一连接电极的第四表面的第三通孔，并设有暴露所述第二表面的第四通孔，所述第二连接电极通过所述第三通孔与所述第一连接电极电连接，所述N电极通过所述第四通孔与所述N型半导体层电连接。
5.根据权利要求4所述的发光二极管，其特征在于，所述第三通孔为多孔结构，所述第三通孔的多孔结构将所述第三通孔内的所述第一绝缘层分割成若干独立的绝缘鼓包，相邻的绝缘鼓包之间相互隔离开来形成所述多孔结构的第三通孔；
和/或，所述第一通孔为多孔结构，所述第一通孔的多孔结构将所述第一通孔内的所述DBR层分割成若干独立的DBR鼓包，相邻的DBR鼓包之间相互隔离开来形成所述多孔结构的第一通孔；所述第二通孔为多孔结构，所述第二通孔的多孔结构将所述第二通孔内的所述第一CBL层和所述第二CBL层分割成若干独立的CBL鼓包，相邻的CBL鼓包之间相互隔离开来形成所述多孔结构的第二通孔。
6.根据权利要求5所述的发光二极管，其特征在于，所述第一通孔、第二通孔和所述绝缘鼓包为同轴设置；
和/或，所述绝缘鼓包r3＞所述第一通孔的半径r1＞所述第二通孔的半径r2；
和/或，相邻的所述绝缘鼓包之间的间距w1＞5μm。
7.根据权利要求4所述的发光二极管，其特征在于，通过以下两段式刻蚀方式开设所述第三通孔和所述第四通孔，得到所述第二表面：
第一段：使用含氟离子的混合气体对所述第一绝缘层进行ICP刻蚀，以暴露出所述N型半导体层的第一表面；同时，暴露出所述第一连接电极；
第二段：使用含氯离子不含氟离子的混合气体继续进行刻蚀，得到所述第四通孔和所述内槽，暴露出所述第二表面；同时，得到第三通孔，暴露出所述第四表面。
8.根据权利要求7所述的发光二极管，其特征在于，在所述第二段中，所述第一连接电极中从上至下第一层金属全部刻蚀掉，从上至下第二层金属的厚度为S，未暴露的所述第一连接电极的表面为第五表面，则所述第四表面与所述第五表面之间的高度差为△T，且1/4*S＜△T＜4/5*S；
和/或，所述第四表面与所述第五表面通过第三倾斜侧壁连接，所述第三倾斜侧壁的倾角θ≤50°。
9.根据权利要求4所述的发光二极管，其特征在于，所述第一绝缘层由依次层叠的ALD膜层和氮化硅/氧化硅复合叠层组成；
和/或，所述第一绝缘层的整体厚度为大于等于6KÅ且小于等于15KÅ，其中，所述氮化硅的厚度为大于15%第一绝缘层的厚度且小于50%第一绝缘层的厚度。
10.根据权利要求4所述的发光二极管，其特征在于，12μm＜所述N电极与所述第一连接电极之间的最小间距w2＜50μm；
和/或，15μm＜所述N电极的最小电流通道的宽度w3＜50μm。
11.根据权利要求1所述的发光二极管，其特征在于，所述第一连接电极包括第一金属形成的金属反射层、第二金属和第三金属交替层叠设置的金属阻挡层、以及第四金属和/或第五金属形成的金属保护层，其中第四金属与第五金属中至少有一个与第二金属或第三金属的材料相同，且第四金属与第五金属的厚度均大于第二金属层和第三金属层的厚度。
CN202410222201.XA 2024-02-28 2024-02-28 发光二极管 Pending CN118213446A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410222201.XA CN118213446A (zh) 2024-02-28 2024-02-28 发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410222201.XA CN118213446A (zh) 2024-02-28 2024-02-28 发光二极管

Publications (1)

Publication Number Publication Date
CN118213446A true CN118213446A (zh) 2024-06-18

Family

ID=91445787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410222201.XA Pending CN118213446A (zh) 2024-02-28 2024-02-28 发光二极管

Country Status (1)

Country Link
CN (1) CN118213446A (zh)

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
US10985295B2 (en) Light-emitting device
US10950758B2 (en) Light-emitting device with reflective layer
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
US11764332B2 (en) Semiconductor light-emitting device
US20230024651A1 (en) Light-emitting diode
CN113707782B (zh) 倒装发光二极管及其制备方法
US20230395765A1 (en) Light-emitting device
TW201505211A (zh) 發光元件
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
CN118213446A (zh) 发光二极管
CN116885071A (zh) 发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination