CN112602146A - 用于改进显示器的操作特性的系统和方法 - Google Patents
用于改进显示器的操作特性的系统和方法 Download PDFInfo
- Publication number
- CN112602146A CN112602146A CN201980034984.6A CN201980034984A CN112602146A CN 112602146 A CN112602146 A CN 112602146A CN 201980034984 A CN201980034984 A CN 201980034984A CN 112602146 A CN112602146 A CN 112602146A
- Authority
- CN
- China
- Prior art keywords
- bit
- plane
- display
- phase
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 47
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000010363 phase shift Effects 0.000 description 41
- 230000015654 memory Effects 0.000 description 24
- 230000008569 process Effects 0.000 description 16
- 238000003860 storage Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000005055 memory storage Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000021615 conjugation Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011068 loading method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003556 assay Methods 0.000 description 1
- 239000005441 aurora Substances 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001093 holography Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/50—Phase-only modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
用于改进诸如硅基液晶显示器之类的显示器的操作特性的系统和方法。
Description
技术领域
技术领域总体涉及用于硅基液晶显示器的系统和方法。
背景技术
硅基液晶(LCOS)显示器通常有两种类型。每种类型的主要特征在于每个显示器像素下的电路类型:模拟和数字。
在模拟显示器中,每个像素下的电路主要是存储电容器。在操作中,模拟电压源顺序地连接到每个像素中的存储电容器,以便在每个像素中的电容器中存储模拟电压。这些存储的电压也连接到针对对应像素的像素电极。
这些像素电极上的可变电压进而确定这些像素中的每个像素正上方的液晶(LC)的响应,并因此最终确定(对于幅度显示器)从该像素反射的光的极化变化量、或(对于相位显示器)施加到从该像素反射的光的相移量。该可变电压是模拟量,因此LC中极化或相移的结果调制也作为模拟量而变化。
对于这样的显示器,灰度图像或可变相移的再现是直接的。早期开发的LCOS显示器基本上都是模拟显示器。然而,随着像素尺寸变小,模拟显示器的构建变得越来越困难。这是因为非常小的像素意味着非常小的像素电容器。由于泄漏电流会随着时间改变电压,因此小型电容器无法保持用于成功显示器操作的足够长时间的准确电荷。
数字LCOS显示器是较新的发展。它们在每个像素内部都集成了数字存储器,数字存储器可以存储“1”或“0”状态。像素电极可以被设置为两个可能的电压之一,对应于完全“接通”或完全“关断”的LC状态。这些“1”或“0”状态可以非常快速地写入像素,并且电压不会因泄漏而改变。
数字LCOS显示器通常通过向每个像素快速写入一系列1和0来实现灰度,这导致LC在这些完全接通和完全关断状态之间交替。这些变化发生得比眼睛的反应快得多。因此,眼睛将这些“关断”和“接通”条件的占空比平均为等效的灰度。
在使用中,数字LCOS显示器通常使用占空比调制(DCM)或脉冲宽度调制(PWM)编码的某种变体在每个帧期间多次利用l和0的“比特平面”进行写入,以实现所需的等效灰度值。
可以使数字像素设计非常小并且不会遭受泄漏问题。然而,它们倾向于要求具有更多晶体管的更复杂的像素电路。而且,它们倾向于要求用于每帧写入大量的比特平面的更高的外部数据速率。
与相位模式显示器特别相关的是,人眼进行的平均不起作用,因为像素处的电压误差与图像中的人眼无法进行平均的位置偏移相对应。因此,将数字LCOS显示器用于相位模式显示器更具挑战性。
相位模式显示器可以足够快地发送1&0比特平面的序列,以使LC保持在与期望的相移相对应的完全关断和完全接通之间的中间状态。这里,LC没有时间完全达到关断或接通状态。
然而,该方法近似于期望的恒定相移。此外,实际上,系统中(尤其LC本身中)的各种非线性和最小电压持续时间导致在LC对这种快速变化的一系列比特平面的响应中的“相位纹波”。在图1中示出了具有相位纹波110的典型波形100的仿真示例。
这里,对于波形100,需要帧的约前2ms达到接近期望的相移值120。然后,波形100的相位电平名义上在期望的相移值120周围来回交替(相位纹波110)。
此外,相位模式数字LCOS显示器通常通过固定的Vpix等效电力供应进行操作。存在一个前提,即所有比特平面的电压都应该相同,并且使用该假设设计数字LCOS显示器。
发明内容
本公开的各种实施例提供了一种用于显示器的驱动方案,该驱动方案减少了相位纹波、相位开关噪声和相位不稳定性,并且改进了其他操作特性。
本公开的实施例利用一种驱动方案,该驱动方案具有针对每个灰度/相位级的最优数量的接通/关断比特和其分布。通过在帧或子帧中散布针对灰度值或相位值的期望数量的接通值与关断值,优化在该帧或子帧期间用于实现期望的灰度值或相位值的二进制值序列,使得接通持续时间在帧或子帧的持续时间中基本上等间隔地发生。
因此,本文描述的系统和方法确定“1”和“0”比特平面的优化序列,所述“1”和“0”比特平面的优化序列在发送到相位模式比特平面驱动的数字LCOS显示器时,导致具有最小相位纹波的灰度值或相移值。例如,对于6比特相位模式显示器,系统和方法确定优化序列,该优化序列应用于由6比特相位分辨率定义的64个可能的相移值中的每一个。
本公开的实施例利用优化的比特序列的循环旋转来最小化1/0和0/1的转换毛刺。
本公开的实施例针对每个比特平面利用不同的电压。
具体地,本文描述的系统和方法允许微调各个比特平面电压,从而优化显示器的性能以最小化相位纹波,并因此减少相位显示器的噪声。通过改变像素电极电力供应(Vpix)或通过改变玻璃盖片透明电极电压(Vcom)来完成比特平面电压的微调。改变Vcom电压可能引入需要解决的并发症。因此,可以仅通过Vpix调整进行微调。然而,通过调整Vpix、Vcom或二者来实现相同的目的是可能的。
在所有这些情况下,这些调整都是通过修改驱动序列来完成的。
本公开的实施例可以利用:针对正负Vcom极性的不同电压;非常高的Vcom开关频率;使用实际Vcom共轭翻转使锁存器释放与LC同步;以及通过使用奇数数量的接通/关断比特与帧间Vcom共轭和针对每个灰度/相位级的帧匹配的接通/关断比特(包括其旋转)的结合,来进行DC平衡。
前述已广泛地概述了各种实施例的一些方面和特征,其应被解释为仅说明本公开的各种潜在应用。通过以不同方式应用所公开的信息或通过组合所公开的实施例的各个方面,可以获得其他有益的结果。因此,除了由权利要求限定的范围之外,还可以通过参考结合附图对示例性实施例的详细描述来获得其他方面和更全面的理解。
附图说明
图1是包括现有技术的相位纹波的波形的图形说明。
图2是根据本发明的实施例的包括显示驱动器和显示器在内的显示系统的示意图。
图3是示出了根据本发明的图2的显示驱动器的示例性驱动器过程的流程图。
图4是示出了根据本发明的图2的显示器的示例性显示过程的流程图。
图5是示出了根据本发明的用于生成比特平面序列表的示例性比特平面生成过程的流程图。
图6是根据本发明的根据图5的比特平面序列过程所生成的示例性比特平面序列表的图形说明。
图7是示出了根据本发明的示例性比特平面电压调整方法的流程图。
图8是示例性基线比特平面序列表的图形说明。
图9至图10是示例性已修改的比特平面序列表的图形说明。
图11是示例性幅度模式的图形说明。
图12是示例性相位模式的图形说明。
具体实施方式
在以下详细描述中,参考形成本发明一部分的附图,在附图中通过说明性方式示出可以实施的实施例。应当理解,在不脱离范围的情况下,可以利用其他实施例,并且可以进行结构或逻辑上的改变。因此,以下详细描述不应被视为限制性的,并且实施例的范围由所附权利要求及其等同物来限定。
可以以有助于理解实施例的方式将各种操作依次描述为多个分立操作。然而,描述的顺序不应被解释为暗示这些操作是顺序相关的。
可以使用术语“耦合”和“连接”以及它们的派生词。应当理解,这些术语不旨在作为彼此的同义词。相反,在特定实施例中,“连接”可以用于指示两个或更多个元件彼此直接物理接触。“耦合”可以表示两个或更多个元件直接物理接触。然而,“耦合”还可以表示两个或更多个元件彼此不直接接触,但仍彼此协作或相互作用。
描述可以使用术语“实施例”或“多个实施例”,其可以均指代相同或不同实施例中的一个或多个。此外,关于实施例使用的术语“包括”、“包含”、“含有”、“具有”等是同义的,并且通常意图为“开放”术语(例如,术语“包括”应该被解释为“包括但不限于”,术语“具有”应被解释为“至少具有”,术语“包含”应被解释为“包含但不限于”等)。
关于本文中任何复数和/或单数术语的使用,本领域技术人员可以根据适用于上下文和/或应用将复数转变为单数和/或将单数转变为复数。为了清楚起见,本文可以明确地阐述各种单数/复数置换。
现在参考附图描述各种实施例,其中,相同的附图标记可以用于始终表示相同的元件。在以下描述中,出于说明的目的,对多个具体细节进行阐述,以便促进对一个或多个实施例的透彻理解。然而,在一些或所有情况下可以是明显的,可以在不采用以下描述的特定设计细节的情况下实践以下描述的任何实施例。
本文所公开的方法、过程或技术的实施例可以以硬件、软件、固件或这种实现方法的组合来实现。本公开的实施例可以被实现为在可编程系统上执行的计算机程序或程序代码,该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
如本文的任何实施例中所使用的,术语“逻辑”可以指被配置为执行任何前述操作的应用、软件、固件和/或电路。软件可以体现为被记录在非暂时性计算机可读存储介质上的软件包、代码、指令、指令集和/或数据。固件可以体现为在存储器设备中被硬编码(例如,非易失性)的代码、指令或指令集和/或数据。如上所述,软件模块可以包括由处理器执行的逻辑。
术语“逻辑”还可以指具有指令信号和/或数据形式的任何信息,指令信号和/或数据可以被应用于影响处理器的操作。软件是这种逻辑的一个示例。处理器的示例是计算机处理器(处理单元)、微处理器、数字信号处理器、控制器和微控制器等。逻辑可以由存储在诸如存储器或存储装置之类的非暂时性计算机可读介质上的计算机可执行指令形成,该非暂时性计算机可读介质包括例如随机存取存储器(RAM)、只读存储器(ROM)、可擦除/电可擦除可编程只读存储器(EPROMS/EEPROMS)、闪存等。逻辑还可以包括数字和/或模拟硬件电路,例如,包括逻辑与、或、异或、与非、或非以及其他逻辑运算的硬件电路。逻辑可以由软件和硬件的组合形成。在网络上,逻辑可以在服务器或一系列服务器上编程。特定逻辑单元不限于网络上的单个逻辑位置。
如本文的任何实施例中所使用的“电路”可以包括例如单独或任何组合方式的硬连线电路、可编程电路、状态机电路、逻辑和/或存储由可编程电路执行的指令的固件。该电路可以体现为集成电路,例如集成电路芯片、片上系统(SoC)等。在一些实施例中,该电路可以至少部分地由至少一个处理器执行与本文描述的功能相对应的代码和/或指令集(例如,软件、固件等)形成,从而将通用处理器转换为专用处理环境以执行本文描述的一个或多个操作。
处理器可以包括诸如英特尔公司制造的赛扬、酷睿或奔腾处理器、太阳微系统公司制造的SPARC处理器、AMD公司制造的速龙、闪龙、Phenom或皓龙处理器之类的商购处理器、其他商购处理器和/或其他可用或将要可用的处理器。
处理器的一些实施例可以包括被称为多核处理器的处理器和/或能够以单核或多核配置采用并行处理技术。例如,多核架构通常包括两个或更多个处理器“执行核”。在本示例中,每个执行核可以作为独立的处理器垫来执行,从而能够并行执行多个线程。此外,相关领域的普通技术人员将理解,可以以通常被称为32比特或64比特架构的架构或现在已知或将来可能开发的其他架构配置来配置处理器。处理器通常执行操作系统,该操作系统可以是例如来自微软公司的Windows类型的操作系统;来自苹果计算机公司的Mac OS X操作系统;可从许多供应商处获得的Unix或Linux类型的操作系统,或被称为开源的操作系统;另一个或将来的操作系统;或其一些组合。
操作系统以公知的方式与固件和硬件接口连接,并促进处理器协调和执行可以用各种编程语言编写的各种计算机程序的功能。通常与处理器合作的操作系统协调并执行计算机其他组件的功能。操作系统还全部根据已知技术提供调度、输入-输出控制、文件和数据管理、存储器管理以及通信控制和相关服务。
系统存储器可以包括可以用于存储所需信息并且可以由计算机访问的各种已知或将来的存储器存储设备中的任何一种。计算机可读存储介质包括以任何方法或技术实现的非暂时性、易失性和非易失性、可移除和不可移除介质,用于存储信息,例如计算机可读指令、数据结构、程序模块或其他数据。示例包括任何通常可用的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、数字多功能磁盘(DVD)、磁性介质(例如驻留的硬盘或磁带)、光学介质(例如读写紧凑盘)和/或其他存储器存储设备。
存储器存储设备可以包括多种已知或将来的设备中的任何一种,包括紧凑盘驱动器、磁带驱动器、可移动硬盘驱动器、USB或闪存驱动器、或软盘驱动器。这种类型的存储器存储设备通常分别从程序存储介质读取和/或写入程序存储介质,例如紧凑盘、磁带、可移动硬盘、USB或闪存驱动器或软盘。这些程序存储介质中的任何一个,或现在正在使用的或以后可能被开发的其他介质,都可以被视为计算机程序产品。
将理解,这些程序存储介质通常存储计算机软件程序和/或数据。计算机软件程序,也称为计算机控制逻辑,通常存储在系统存储器和/或与存储器存储设备结合使用的程序存储设备中。在一些实施例中,描述了一种计算机程序产品,该计算机程序产品包括其中存储有控制逻辑(计算机软件程序,包括程序代码)的计算机可用介质。当由处理器执行时,控制逻辑使处理器执行本文描述的功能。在其他实施例中,一些功能主要使用例如硬件状态机以硬件实现。实现硬件状态机以执行在此描述的功能对于相关领域的技术人员将是显而易见的。输入输出控制器可以包括各种已知设备中的任何一种,用于从用户(无论是人还是机器,无论是本地还是远程)接收和处理信息。
这样的设备包括例如调制解调器卡、无线卡、网络接口卡、声卡或用于各种已知输入设备中的任何一种的其他类型的控制器。输出控制器可以包括用于各种已知显示器设备中的任何一种的控制器,以向用户(无论是人还是机器,无论是本地还是远程)呈现信息。
在当前描述的实施例中,计算机的功能元件经由系统总线彼此通信。计算机的一些实施例可以使用网络或其他类型的远程通信与一些功能元件进行通信。对于相关领域的技术人员显而易见的是,如果将仪器控制和/或数据处理应用以软件实现,则可以将其加载到系统存储器和/或存储器存储设备中并从中执行。
仪器控制和/或数据处理应用的全部或部分还可以驻留在存储器存储设备的只读存储器或类似设备中,这样的设备不要求首先通过输入输出控制器来加载仪器控制和/或数据处理应用。相关领域的技术人员将理解,仪器控制和/或数据处理应用、或其部分可以由处理器以已知的方式加载到系统存储器或高速缓存存储器或两者中,以利于执行。
此外,计算机可以包括存储在系统存储器中的一个或多个库文件、实验数据文件以及互联网客户端。例如,实验数据可以包括与一个或多个实验或测定相关的数据,例如检测到的信号值、或与一个或多个合成测序(SBS)实验或过程相关的其他值。此外,互联网客户端可以包括能够使用网络访问另一台计算机上的远程服务的应用,并且可以例如包括通常被称为“Web浏览器”的应用。一些常用的Web浏览器包括可从微软公司获得的微软Internet Explorer、来自Mozilla公司的Mozilla火狐、来自苹果计算机公司的Safari、来自谷歌公司的Google Chrome或本领域当前已知或将来开发的其他类型的Web浏览器。
此外,在相同或其他实施例中,互联网客户端可以包括能够经由网络访问远程信息的专用软件应用或可以是专用软件应用的元件,例如用于生物应用的数据处理应用。
计算机或处理器可以是网络的一部分。网络可以包括本领域普通技术人员公知的多种类型网络中的一种或多种。例如,网络可以包括局域网或广域网,该局域网或广域网可以采用通常称为TCP/IP协议栈的协议栈来通信。网络可以包括这样的网络,该网络包括通常称为互联网的互连计算机网络的全球系统,或者还可以包括各种内部网架构。
相关领域的普通技术人员还将理解,网络环境中的一些用户可能更喜欢采用通常称为“防火墙”(有时也称为分组过滤器或边界保护设备)的防火墙以控制往返于硬件和/或软件系统的信息业务。例如,防火墙可以包括硬件或软件元件或其某种组合,并且通常被设计为强制执行由用户(例如,网络管理员等)制定的安全策略。
尽管本文已经示出和描述了某些实施例,但是本领域普通技术人员将理解,在不脱离范围的前提下,为实现相同目的而计算的各种各样的替代和/或等效实施例或实现可以代替所示出和描述的实施例。
本领域技术人员将容易地理解,可以以非常广泛的各种方式来实现实施例。本申请旨在涵盖本文所讨论的实施例的任何修改或变化。因此,显然旨在使实施例仅由权利要求及其等同物限制。将对本领域技术人员显而易见的是,在不脱离本发明的精神或范围的前提下,可以对本发明作出各种修改和变化。因此,本发明旨在涵盖本发明的修改和变化,只要它们落入所附权利要求及其等同物的范围内即可。
本文描述的操作的实施例可以在其上存储有指令的计算机可读存储设备中实现,该指令在由一个或多个处理器执行时至少部分地执行该方法。处理器可以包括例如处理单元和/或可编程电路。该存储设备可以包括机器可读存储设备,该机器可读存储设备包括:任何类型的有形的、非暂时性存储设备,例如,包括软盘、光盘、紧凑盘只读存储器(CD-ROM)、紧凑盘可重写(CD-RW)和磁光盘的任何类型的盘;半导体设备,例如,只读存储器(ROM)、诸如动态和静态RAM的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、磁卡或光卡;或适用于存储电子指令的任何类型的存储设备。
根据需要,本文公开了详细的实施例。必须理解,所公开的实施例仅是各种和替代形式的示例。如本文所使用的,词语“示例性”被广泛地用来指代用作说明、样本、模型或图案的实施例。附图不一定按比例绘制,并且一些特征可能被放大或缩小以示出特定组件的细节。在其他情况下,没有详细描述本领域普通技术人员已知的公知组件、系统、材料或方法,以避免使本公开混淆。因此,本文公开的具体结构和功能细节不应被解释为限制性的,而仅仅作为权利要求的基础,并且作为教导本领域技术人员的代表性基础。
在数字LCoS(硅基液晶)设备的相位模式操作的上下文中描述了本公开的实施例,但是对于本领域的技术人员将清楚的是,通过适当和必要的修改,所描述的过程还可以选择性地应用于幅度模式和混合模式的LC设备,以及应用于包括例如透射型LC设备的其他类型的LC设备。
概述
在下面更详细描述的实施例中,数字驱动的LCoS微显示器基本上以相位模式操作,并且使用具有如本文所述的一个或多个特征的驱动方案,该驱动方案减少了相位纹波、相位开关噪声和相位不稳定性,并增加了相位精度和设备的使用寿命。
参考图2,本文在微码驱动器架构的上下文中描述了某些系统和方法。该架构利用下载的事件表和数据查找表(例如,图6的比特平面序列表600)来定义在帧序列期间发生的所有动作。可以通过下载新的表集合来改变驱动算法的行为。这说明了相同驱动器芯片可以将显示器驱动为幅度设备或相移设备,这取决于所使用的下载的表。
显示系统和方法
在图2中示出了显示系统200的高级框图。显示系统200包括显示驱动器210、显示器220和混合信号芯片230。
比特平面序列表600(例如,参见图6)被存储在显示系统200的存储器202中或系统软件可访问的存储器中。例如,CPU获得比特平面序列表600,并且经由SPI接口将它们发送给显示驱动器210。
在图2中,成像器视频数据箭头240表示用于将视频数据从显示驱动器210传输到显示器220的连接(例如,64比特DDR总线)。成像器箭头250表示用于向显示器220发送配置命令的连接(例如,SPI格式的串行数据总线)。
箭头260表示用于向混合信号芯片230发送控制命令的连接(例如,SPI格式的串行数据总线),该混合信号芯片230使用这些命令以设置Vpix输出电压270和Vcom输出电压280的值。Vpix输出电压270和Vcom输出电压280的箭头是连接到显示器220以建立跨显示器像素看到的“高”或完全接通电压和“低”或完全关断电压的电压。
Vpix和Vcom共轭
在某些实施例中,在每个Vcom共轭段中使用的Vcom值和Vpix值在它们的共轭之前针对每个这样的段进行调整,而不是使用相同的值,使得减少了与特定共轭相关联的性能波动。例如,在每个帧或子帧中的第一和最后共轭期间调整电压,在此期间,例如,复位和锁存瞬变可能导致不期望的电压偏移和/或漂移。
在某些实施例中,在正极性和负极性Vcom共轭段中,不同的Vcom值和Vpix值在其共轭之前被使用,而不是使用相同的值,以补偿例如两个相反的共轭极性的模拟电压电路中的性能差异。
在某些实施例中,增加Vcom开关频率以减少例如在Vcom共轭段期间的电流泄漏或在Vcom共轭段期间发生的任何其他时间相关漂移。泄漏或漂移会导致在共轭段期间的不期望的电压变化或波动。Vcom共轭频率可以足够高,以导致针对LcoS的每个比特平面负载(load)的Vcom共轭,或者甚至一个比特平面负载和下一个比特平面负载之间的若干共轭。
可以通过以下操作在两个或更多个帧或子帧的持续时间内实现准确而有效的DC平衡:(a)在帧或子帧期间选择奇数数量的Vcom共轭,使得帧间或子帧共轭确保帧或子帧中的最终Vcom共轭段的极性与匹配的帧或子帧的第一Vcom共轭段的极性相反,其中,对的匹配是与下一帧或子帧或与随后发生整数数量的帧或子帧的帧或子帧进行的,以及(b)针对所述匹配的帧或子帧中的每一个使用相同的b接通值和关断值的序列,由相同的旋转值旋转。
在某些实施例中,使用每个Vcom共轭段的整数数量的比特平面负载,其中整数可以有利地低至1,使得在Vcom在LCOS内的液晶处实际共轭的基本相同时刻处,比特平面负载在LCoS内的液晶处直接或从每个像素锁存器起作用,允许在由LcoS的软件、固件和硬件以及其驱动器电路和软件发送、发出、开关、执行或命令所述比特平面负载和所述Vcom共轭的时间与对应的比特平面负载和Vcom共轭实际上在液晶处发生的时间之间的设计或测量的延迟,包括特殊情况的设计或测量的延迟以及其他性能特性,例如,第一个和/或最后一个Vcom共轭段和/或这些第一个和/或最后一个Vcom共轭段的第一个和/或最后一个比特平面负载和或其他Vcom共轭段的第一个和/或最后一个比特平面负载,基本上在其之前、期间或之后,例如,可以由LCoS和/或其相关联固件和/或软件的驱动电路要求进行各种初始化、复位和缓存加载,所述初始化、复位、加载和其他操作可以另外导致在所述比特平面负载和所述Vcom共轭期间或临时相邻于所述比特平面负载和所述Vcom共轭出现的定时和/或电压中的不期望的变化或波动。
显示驱动器过程
在图3中示出了显示驱动器210的驱动过程300的基本流程图。根据第一步骤310,显示驱动器210从存储器202下载事件表和LUT表(例如,比特平面序列表600)。根据第二步骤320,显示驱动器210经由连接250将非默认显示器设置写入到显示器220。根据第三步骤330,显示驱动器210等待来自视频源(未示出)的Vsync 332,该视频源标记视频帧的开始。在接收到Vsync 332之后,根据第四步骤340,显示驱动器210根据下载的表执行事件序列。
具体地,第四步骤340包括:在第一子步骤342处,启动帧定时器并加载第一事件时间;在第二子步骤344处,等待事件时间;在第三子步骤346处,执行比特平面(发送给显示器220的LCOS)或其他事件;根据第四子步骤348确定事件是否是最后一个事件。如果事件不是最后一个事件,则根据子步骤350加载新的事件时间,并重复子步骤344、346、348、350,直到在第四子步骤348处事件被确定为最后一个事件。
显示过程
在图4中示出了显示器220上的渲染过程400的基本流程图。当处于空闲状态410时,显示器220从显示驱动器210接收图像数据240。根据第一步骤412,显示器220通过并行接口解析接收到的图像数据240,以确定是否接收到有效的LCoS报头。如果否,则更新帧定时器414,并且显示器220返回到空闲状态410。如果是,则将报头存储到显示器220内的内部寄存器中416,然后显示器220转换到比特平面接收状态420。
显示器220通过并行接口接收128列比特,并且存储到适当的像素的主触发器中422。在接收之后列选择计数器424随后递增,其中422和424重复直到接收到所有列数据426。在列接收完成之后,在接收下一行的第一列数据422之前,将行选择计数器递增430,并且将列选择计数器清零。重复上述步骤,直到接收到最后一行和最后一列数据432,在此时显示器220转换到加载状态440。当处于加载状态440时,显示器220发送加载脉冲以将整个列组的主触发器数据移动到从触发器中450,然后延迟预定数量的周期452,然后递增列组计数器454,并针对所有剩余列组进行重复。在针对所有列组重复该过程456之后,发送电平移动触发器460以同时将所有从触发器数据更新到电极,并且显示器返回到空闲状态410。
比特平面表方法
本文描述的系统和方法确定“1”和“0”比特平面的优化序列(例如,参见图6的比特平面序列表600),该优化序列在由显示驱动器210发送到相位模式比特平面驱动的数字LCOS显示器220时,导致在期望的相移值120处具有最小相位纹波110的波形100。
相位模式和幅度模式
对于上下文,简要描述了在相位与幅度模式下操作数字LCOS显示器220之间的差异。通常,在幅度模式下,显示系统200以PWM操作。这里,对于给定帧中的要以特定灰度级显示的给定像素,该像素在帧的开始处接通,并用“1”值进行重新写入,以使其在每个比特平面都保持接通直到达到与“满刻度”的期望百分比相对应的时间点。
因此,例如,永远不会接通灰度值为“0”的像素。对于50%的灰度值,通常针对帧的前半部分,像素保持接通,而针对后半部分保持关断。对于接近100%的灰度值,几乎针对整个帧,像素保持接通。因此,通常,每个像素被写入每个比特平面处的一长系列的“1”值直到特定时间点,并且然后从那时直到帧结束被写入一长系列的“0”值。
图11示出了针对各种灰度值的结果。对于这些幅度模式情况,仅有4个比特平面写入,对应于示例数量的可能的灰度级(22)。Vsync脉冲从每一帧开始,然后是像素电压波形和对应的LC响应。在该图上,有4个虚线框;每个可能的灰度值一个虚线框,它们可以表示针对4个不同像素的电压和LC响应,这些像素需要是4个不同的灰度级。在60HZ处,整个序列将花费16.67ms完成,并将在下一帧中重复(但以相反的极性以获得DC平衡)。
这里,应该理解的是(除了接近0的一些灰度值之外),显示器220的LC 222在PWM脉冲结束之前总是有时间达到完全接通状态,并且(再次除了接近满刻度的一些灰度值之外)之后达到完全关断状态。
在比特平面定时(这受期望的伽玛(gamma)影响,但不依赖于此)方面,平均比特平面间距大约为帧时间除以可能的灰度级的数量。该数通常比最小可能的比特平面时间长得多,并且取决于期望的伽玛值,该间距进一步增加到所获得的帧时间。
显示系统200在相位模式下的操作是不同的。这里,显示系统200被设计为使得显示器220的LC 222达不到“完全接通”或“完全关断”状态。相反,显示驱动器210发送1和0的图案,使得LC 222的LC状态以锯齿形的方式来回移动,以使其保持在与期望相移值120相对应的“完全接通”的期望百分比。
图12示出了针对各种相位值的结果。这里,存在16个比特平面写入,并且可以理解的是,在电压需要改变的任何时间,都存在比特平面写入。在比特平面写入之间为60us下,该图仅描述了前960us,或小于帧的1/16。虚线大致示出了对LC状态进行的平均,这确定为期望的相移。
每当发送“1”比特平面时,LC状态就开始向“完全接通”斜坡移动,并且每当发送“0”比特平面时,LC状态就开始向“完全关断”斜坡移动。LC状态始终沿一个方向或另一个方向斜坡移动。发生这些比特平面发送的时间间隔越远,在一个方向上的斜坡移动时间越长,因此相位纹波110的幅度或波形100的锯齿越大。
显示系统200将比特平面610非常靠近地写入,以最小化相位纹波110。比特平面610写入之间的最短间隔可以被限制为例如大约60us。
取决于温度,用于相位模式LC 222的当前材料的上升和下降时间可以约为例如3ms。在这种情况下,即使是比特平面610的相同图案的相当长的序列(例如,一系列1或一系列0)也不一定会使LC状态进入饱和(“完全接通”或“完全关断”)。
作为示例,为了获得为“完全接通”的60%的LC状态,具有60%的“1”和40%的“0”的“1”比特平面610和“0”比特平面610的图案可以潜在地实现期望的结果。然而,特定图案620是重要的,以便最小化围绕相移值120的相位纹波110。
所选择的图案600应用正确的占空比,以便获得改进的相移值120,并且还使系统连续发送若干“接通”或“关断”比特平面的时间最小化(因为如以上参照图1所述,这趋向于增加相位纹波110)。现在进一步详细描述确定最佳图案600以实现其中这两个目标的方法500。
比特平面表生成方法
通常,二进制值的序列在帧或子帧期间实现期望的灰度或相位值,并通过在该帧或子帧中散布针对该灰度值或相位值的预期数量的“接通”值与“关断”值来确定,使得“接通”持续时间在帧或子帧的持续时间内基本上等间隔地发生。
我们将每个帧或子帧划分成b=m×(2n-1)个这样的接通或关断值,其中n是帧或子帧的整数原始比特深度,并且m是所选择的整数乘数,使得b个比特平面负载可以在帧或子帧期间在时间上基本上等间隔地发生,而无需要求比特平面负载以高于LCoS及其驱动电路可以实现的速率发生。
方法500根据每个可能的相移值620(表600的行)确定在时间间隔内将有多少个“接通”或“1”比特平面610(表600的列)的图案600,并且在该时间间隔的持续时间内尽可能均匀地分布“接通”或“1”比特平面610。然后剩余的比特平面时间将是“关断”或“0”比特平面610。该过程500在下面描述并在图5中图示。
例如,对于6比特相位模式显示器220,系统和方法500确定应用于由6比特相位分辨率定义的64个可能相移值120(相移值可能性由表600中的行620表示,比特平面由表600中的列610指示;每一行是针对相移值的比特平面序列)中的每一个的优化序列620。
方法500包括确定帧时间和相移分辨率的比特数的第一步骤510。例如,在持续时间方面,60Hz帧具有16.667ms的帧时间。考虑了各种相移分辨率。例如,如果选择了6比特的相移分辨率,则在基本调制序列中存在64(26)比特610的相移分辨率,并且确定图案600以支持从64中的0到64中的63为“1”的可能性620。
继续该示例,最小调制时间为64*60us=3.84ms。根据第二步骤520,确定64比特平面序列(调制时间)在帧内重复的次数。这里,帧时间为16.667ms长,因此该64比特平面序列存在4.34次重复。
然后将每个比特平面610的时间调整为使得重复次数是整数。例如,将比特平面610时间调整为65.1us,以使64比特平面序列(调制模式)在时间帧内恰好具有4次重复。
方法500继续进行一系列子步骤,以用于针对64个可能的相移值中的每一个选择比特图案620。
根据第三步骤530,将相移值归一化并从原始0-2p相移值120舍入(round)为0/64、1/64、2/64、3/64、......63/64。在每种情况下,分子(P)是64个可能中的“接通”或“1”比特平面的数量。应当理解,如果需要,可以将这些分数中的每一个通过乘以2p转换回相移值(以弧度为单位)。
根据第四步骤540,对于为0的相移,所有64个比特平面都为“0”。P被设置为从值1开始。
根据第五步骤550,通过将64除以分子值(P)来确定平均“接通”比特平面间距(D)。例如,对于与8/64相对应的相移(0.785弧度),将64除以8以得到结果8.0。这意味着每第8个比特平面将需要为“接通”比特平面。
根据第五步骤550的子步骤552,对于D值和相关联的P值中的每一个,确定D是否为整数。
根据第六步骤560,对于该除法结果是偶数(D产生整数结果)的相移值,确定图案620。在该图案620中,“接通”或“1”比特平面是0(第一个)、8、16、24、32、40、48和56个。对于为2p(满刻度)的相移,所有64个比特平面都为“1”。对于为1p(中刻度)的相移,图案是l和0(每个为32个)交替为“10101010......”。
然而,对于大多数相移值(与分子P相关联),在步骤552,步骤550的除法不会产生整数结果。例如,对于与3/64相对应的相移(0.295弧度),除法结果为64/3=21.3。这将对应于每21.3个比特平面一个“接通”比特平面。然而,“接通”比特平面在表600中不能具有分数或非整数位置。相反,根据一系列子步骤570、572、574、576、578,确定三个“接通”比特平面的非分数位置尽可能地均匀,使得“接通”比特平面610之间的平均间距尽可能接近21.3。
通常,对于每个非整数间距,系统会枚举最接近期望间隔的图案,计算针对每个图案的平均间距,并消除除了平均间隔最接近期望平均间距的图案以外的所有图案。如果存在具有相同最接近平均间距的一个以上的图案(如在上述示例中),则系统选择具有最早的“额外”接通比特平面的图案。
这里,根据子步骤570,对于每个非整数D值,系统确定间距为int(D)或int(D)+1。对于上面的示例,间距将分别为21或22(int(21.3)或int(21.3)+1)。
根据子步骤570,系统附加地形成(与分子P相关联的)所有可能序列的列表。例如,如果每个重复都从0开始于“接通”比特平面,则继续上述示例的选择为{0,21,42}、{0,21,43}、{0,22,43}、或{0,22,44}。
根据子步骤572,对于每个序列,系统计算相邻元素之间的平均差异。这包括最后一个元素和“64”之间的“环绕”差异。对于示例序列,每个系列的平均间距分别为:21.3、21.3、21.3和21.7。
根据子步骤574,系统将每个平均间隔与D值进行比较,并确定哪些序列与最小差异相关联。继续上面的示例,在计算出的平均间距中,最后一个被消除,因为平均间距离目标21.3最远。选择{0,21,42}、{0,21,43}和{0,22,43}保留并且这些中的任何一个都是有效的选择。
根据子步骤576,系统使用确定的序列或从剩余序列中选择。例如,从剩余示例序列中进行选择,选择第二选择(choice){0,21,42},因为它在帧中较早地放置“接通”比特平面,这将加快早一点到达期望相位值的过程。
根据子步骤578,在每个相移值(P)处,根据所选择的序列使用比特平面值填充比特平面表600。该序列指示针对给定的P值具有“接通”值的比特平面610。
根据子步骤580、582,过程500的步骤针对附加值进行重复。
图6示出了图形,其示出了在上述示例性6比特系统中针对可能的64个相移级中的每一个比特平面将是“接通”的示例。注意每一行是不同的相移;绿色单元是“接通”比特平面。
循环旋转
如上所述,每个帧或子帧都被划分为b=m×(2n-1)个这样的“接通”或“关断”值,其中n是帧或子帧的整数原始比特深度,并且m是所选择的整数乘数,使得b个比特平面负载可以在帧或子帧期间在时间上基本上均匀间隔地发生,而无需要求比特平面负载以高于LCoS及其驱动电路可以实现的速率发生。
对于每个期望的灰度或相位值,系统将针对该灰度或相位值的b个接通值和关断值的序列循环旋转整数值。例如,系统选择整数旋转值(每个相位或灰度值一个)的集合,这些值共同导致在b个比特平面负载中的每一个中的基本相等数量的接通到关断的转换和在b个比特平面负载中的每一个中的基本相等数量的关断到接通的转换。因此,在帧或子帧内,接通到关断的转换速率和关断到接通的转换速率基本上保持恒定。
作为另一示例,系统选择整数旋转值集合,这些整数旋转值选自可能独特旋转值的集合(仅存在b个旋转值的m=2n×b个独特选择,其导致b个接通值和关断值的不同序列)。通过数字地评估m个可能集合中的一些或全部以最小化或最大化一个或多个数字地定义的优值函数来确定该选择。
例如,可以关于接通到关断转换的时间分布的均匀性来确定该选择。或者,可以确定选择以防止在或接近于帧或子帧中的某些时刻(例如,帧或子帧的开始或结束)发生大量的关断到接通的转换。
或者,可以通过使用m个可能集合中的一些或全部对LCoS的一个或多个优值函数一次测量一个来实验地确定选择。这里,测量的优值函数例如可以是使用该旋转值集合操作的LCoS的衍射效率。作为另一示例,优值函数可以是由使用该旋转值集合操作的LCoS产生的一阶衍射图像的第一基本明亮区域中测量的光功率和由使用该旋转值集合操作的LCoS产生的一阶衍射图像的第二基本黑暗区域中测量的光功率之间的比值;或在一阶衍射图像的共轭的空间上对应区域中进行测量。
此外,可以通过混合方法确定选择,其中从可能的集合中数字地选择候选集合,然后对这些候选进行实验评估。
实际上,每个比特平面同时设置显示器中的每个像素的值,并且数百万像素的基本同时转换可以导致系统级交互。如果考虑如图6所描绘的比特序列,则像素在一个比特平面和下一个比特平面之间改变状态(从0到1或从1到0)的相移值的数量可以少至20或多达41。通过将包含宽范围的相移值的图像应用于包含数百万像素的成像器,随着在帧的过程中执行比特平面而变化的活动级别会产生可见的伪影。
在框架的过程中的一系列像素1和0状态通过其1和0的混合和扩展实现了目标相移。它们不依赖于在序列中的任何特定点处开始1和0的序列。因此,系统执行优化步骤,该优化步骤计算每个比特平面之间的像素状态变化的数量,并调整与每个目标相位状态值相关联的l和0的每个系列的起点,以最小化所计算的连续比特平面之间的像素状态变化的最小数量与所计算的连续比特平面之间的像素状态变化的最大数量之间的范围。应用该优化大大减少伪影并改进相位对比。
每个比特平面的可变电压
图8是示例性基线比特平面序列表800,而图9至图10是修改后的比特平面序列表900、1000(比特平面的集合,该比特平面是通过将下面的优化应用于图8中描绘的比特平面800的基线集合而得到的)。
再次参考图2,显示系统200的微码驱动架构可以独立于其他比特平面来改变发送到显示器220的比特平面的细节。这些细节之一是施加到针对给定的比特平面的像素电极的电压。在该示例实施例中,该电压(显示器电压Vpix 270)从外部混合信号芯片230提供给显示器220,其中由SPI接口写入250设置从显示驱动器210到混合信号芯片230的实际电压。
启动该SPI接口写入250,并且写入的值由已经插入或呈现在下载的事件表中的命令确定。因此,通过下载新的事件表,可以对用于每个比特平面的Vpix电压270进行单独调整。
根据电压调整方法700,通常从发送的第一比特平面开始对每个比特平面连续地进行小的经验电压调整,并且在每次调整之后进行相位纹波110测量。
例如仅对一帧(或序列/行)中的一个或两个比特平面施加的通常仅为0.1或0.2V的小电压调整可以非常有效地减小相位纹波110的平均量。具体地,尤其是对帧中的第一比特平面或帧中的最后一个比特平面(或二者)进行这些电压调整是最有效的。
这种效果最容易理解为部分地“校正”或“补偿”由在帧的过程期间发生的比特平面序列之前和之后的不活动时间段所引起的不对称性。这些调整应当以这样的方式进行,即,在连续操作的过程中针对显示器220仍维护整体DC平衡,因为在LCOS显示器220上存在的任何残余DC电压都可能导致闪烁和图像残留伪影。
参考图7,现在进一步详细描述示例性电压调整方法700。根据第一步骤710,将基线相位模式序列表800下载到显示驱动器210。相位模式序列表800具有设置为基线值的比特平面Vpix电压270。
根据第二步骤720,显示系统200使用该基线序列表800来测量相位纹波110,并将结果保存为针对该比特平面的基线(#0)。
根据第三步骤730,显示系统200修改基线序列表800以仅对第一比特平面施加+100mV的Vpix偏移(相对于“基线”值)。将修改后的相位模式序列表下载到显示驱动器210,显示系统200使用该新序列来测量相位纹波110,并将结果保存为(#1)。
根据第四步骤740,显示系统200修改基线序列表800以仅对第一比特平面施加-100mV的Vpix偏移(相对于“基线”值)。将修改后的相位模式序列表下载到显示驱动器210,显示系统200使用该新序列来测量相位纹波110,并将结果保存为(#2)。
根据第五步骤750,显示系统200将结果#0的相位纹波110与结果#1和#2的相位纹波110进行比较。如果#1或#2的相位纹波低于#0,则用给出较小相位纹波110值的修改后的Vpix电压(Vpix电压270和Vpix偏移)替换该第一比特平面的基线序列中的基线Vpix电压270。
对于序列中的每个比特平面重复步骤710、720、730、740、750。在每种情况下,如果发现用于特定比特平面的Vpix电压270的电压偏移给出比先前的“低”相位纹波110值更低的相位纹波110值,则在针对该比特平面的基线序列中用导致较低整体相位纹波110的值替换Vpix电压270值。然后,将这个新的“修改后的序列”用于剩余步骤。
这些值可以相互作用,因此对于序列620中的每个比特平面610,不止一次地重复步骤可以是有利的。使用小于100mV的电压偏移重复该算法以微调最终结果也可以是有利的。考虑其他偏移。
根据第六步骤760,显示系统200对相反极性的子帧进行改变并且在组合的正子帧和负子帧上重新检查相位纹波110。对正子帧和负子帧的改变,幅度相等并且极性相反,以确保维护DC平衡。在这些组合的子帧上重复过程700以进一步最小化相位纹波110可以是有利的。
根据第七步骤770,显示系统200保存并存储合并了Vpix偏移的最终修改的“基线”序列900、1000。
过程700是针对特定驱动序列和LC构造的工程优化的一部分。
总结
模拟设计历来受到青睐,因为人们认为数字设计无法产生全息术所需的准确的低相位纹波相移。然而,在许多方面,数字相位模式LCOS显示器至少可以说有竞争力,并且通常在许多方面优于模拟设计。数字相位模式LCOS显示器具有能够与模拟版本竞争的相位纹波-对于6比特分辨率,通常为3%或更少。数字相位模式LCOS显示器的“下垂”和电荷转移不准确中的每一个很少甚至没有,这对于模拟显示器都是问题-尤其是在较小的像素尺寸下。由于数字相位模式LCOS显示器不需要用于适配每个像素中的存储电容器的最小尺寸,因此它们能够以小得多的像素实现。例如,数字相位模式LCOS显示器可以使用3.015um的像素间距,并且更小的像素也是可能的。还没有展示出具有如此小像素的模拟相位模式显示器。
数字架构大大提高了对噪声、偏移电压、地弹、PSRR问题和其他伪影的抗扰性,噪声、偏移电压、地弹、PSRR问题和其他伪影使模拟LCOS显示器在设计时具有挑战性。
该系统和方法允许显示对比度比由现有技术的显示器创建的相位图像的对比度高的相位图像。通过提供一种操作具有减小的相位纹波的显示器的方法,改进了对比度。这使得使用本文所述的系统和方法创建的显示器更好(因为它们产生更高质量的图像),并且更适合最终客户使用。
本文已采用的术语和表达用作描述而非限制的术语,并且在使用这样的术语和表达时,无意排除所示出和描述的特征(或其部分)的任何等同物,并且应当认识到,在权利要求的范围内可以进行各种修改。因此,权利要求旨在涵盖所有这些等同物。
本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的,特征、方面和实施例易于彼此组合以及变化和修改。因此,应当认为本公开涵盖了这样的组合、变化和修改。
上述实施例仅仅是为了清楚地理解原理而阐述的实现的示例性说明。在不脱离权利要求的范围的情况下,可以对上述实施例进行变化、修改和组合。所有这样的变化、修改和组合在本文中都包括在本公开和所附权利要求的范围内。
Claims (1)
1.一种显示系统,包括:
显示器;以及
显示驱动器,其中,所述显示驱动器被配置为根据显示表向所述显示器发送比特平面;
其中,所述显示表的每一行包括与多个相位值之一相关联的比特平面序列;
其中,每个比特平面序列包括与所述多个相位值中的相应一个相关联的多个1值和多个0值;
其中,对于1值的数量大于1的每个比特平面序列:
所述多个1值跨所述比特平面序列的长度进行分布,使得一个或多个1值的一个或多个组通过一个或多个0值的一个或多个组彼此间隔开;以及
其中,一个或多个1值的一个或多个组中的每一组具有大约相同数量的比特平面,并且一个或多个0值的一个或多个组中的每一组具有大约相同数量的比特平面。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862676148P | 2018-05-24 | 2018-05-24 | |
US62/676,148 | 2018-05-24 | ||
PCT/US2019/034004 WO2019227047A1 (en) | 2018-05-24 | 2019-05-24 | Systems and methods for improving operating characteristics of displays |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112602146A true CN112602146A (zh) | 2021-04-02 |
CN112602146B CN112602146B (zh) | 2024-06-11 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11893966B2 (en) | 2018-05-24 | 2024-02-06 | Snap Inc. | Systems and methods for improving operating characteristics of displays |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
JP2003279930A (ja) * | 2002-03-25 | 2003-10-02 | Kawasaki Microelectronics Kk | 単純マトリクス液晶の駆動方法及び液晶駆動装置 |
CN101996557A (zh) * | 2009-08-24 | 2011-03-30 | 精工爱普生株式会社 | 转换电路、显示驱动电路、光电装置及电子设备 |
US20150009203A1 (en) * | 2012-03-22 | 2015-01-08 | Bae Systems Plc | Generation and display of digital images |
JP2016024444A (ja) * | 2014-07-24 | 2016-02-08 | 日本電信電話株式会社 | ピクセル電圧の作成方法および光信号処理装置 |
CN106205454A (zh) * | 2016-07-06 | 2016-12-07 | 昀光微电子(上海)有限公司 | 一种硅基微显示器模组 |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
JP2003279930A (ja) * | 2002-03-25 | 2003-10-02 | Kawasaki Microelectronics Kk | 単純マトリクス液晶の駆動方法及び液晶駆動装置 |
CN101996557A (zh) * | 2009-08-24 | 2011-03-30 | 精工爱普生株式会社 | 转换电路、显示驱动电路、光电装置及电子设备 |
US20150009203A1 (en) * | 2012-03-22 | 2015-01-08 | Bae Systems Plc | Generation and display of digital images |
JP2016024444A (ja) * | 2014-07-24 | 2016-02-08 | 日本電信電話株式会社 | ピクセル電圧の作成方法および光信号処理装置 |
CN106205454A (zh) * | 2016-07-06 | 2016-12-07 | 昀光微电子(上海)有限公司 | 一种硅基微显示器模组 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11893966B2 (en) | 2018-05-24 | 2024-02-06 | Snap Inc. | Systems and methods for improving operating characteristics of displays |
Also Published As
Publication number | Publication date |
---|---|
TW202004717A (zh) | 2020-01-16 |
KR20210027272A (ko) | 2021-03-10 |
EP3803839A1 (en) | 2021-04-14 |
JP2021525387A (ja) | 2021-09-24 |
TWI794499B (zh) | 2023-03-01 |
KR102527691B1 (ko) | 2023-05-03 |
US11455975B2 (en) | 2022-09-27 |
US20230186874A1 (en) | 2023-06-15 |
US11893966B2 (en) | 2024-02-06 |
US20210201856A1 (en) | 2021-07-01 |
KR20230115974A (ko) | 2023-08-03 |
JP2023027116A (ja) | 2023-03-01 |
WO2019227047A1 (en) | 2019-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101645244B (zh) | 液晶显示器件及其驱动方法 | |
US9390671B2 (en) | Liquid crystal display device and driving method thereof | |
JP2006267675A (ja) | 表示装置用駆動装置および表示装置用駆動方法 | |
KR20090031381A (ko) | 다중의 펄스를 이용한 펄스 폭 구동 방법 | |
CN105096894B (zh) | 一种残像消除方法、驱动系统和显示装置 | |
JP6438161B2 (ja) | 表示装置及び表示コントローラ | |
JP2004126581A (ja) | 液晶表示装置 | |
US11893966B2 (en) | Systems and methods for improving operating characteristics of displays | |
KR20170001808A (ko) | 표시 장치 및 그 구동 방법 | |
CN112602146B (zh) | 用于改进显示器的操作特性的系统和方法 | |
JP2988815B2 (ja) | 液晶駆動装置 | |
US10529295B2 (en) | Display apparatus and gate-driver on array control circuit thereof | |
JP3281298B2 (ja) | 液晶表示素子の駆動装置 | |
US20240194167A1 (en) | Systems and methods for improving operating characteristics of displays | |
KR101264703B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
CN101025484A (zh) | 数据处理装置及其驱动方法以及具有该装置的显示设备 | |
KR20080000918A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR102626220B1 (ko) | 동적 픽셀 변조 | |
WO2020199849A1 (zh) | 显示驱动方法、显示驱动装置、显示装置和存储介质 | |
KR102437181B1 (ko) | 평판 표시 장치 | |
JP4711601B2 (ja) | アクティブマトリックスディスプレイデバイス | |
CN117831464A (zh) | 显示面板的驱动方法及显示装置 | |
JP7349234B2 (ja) | 表示ドライバ、表示装置及び表示ドライバの動作方法 | |
CN117672154A (zh) | 像素充电时长的调整方法、显示面板和电子设备 | |
CN115620657A (zh) | 显示装置、显示充电方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220816 Address after: California, USA Applicant after: SNAP Inc. Address before: London Applicant before: Composite photonics Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant |