CN112557882A

CN112557882A - 芯片首地址自适应检测方法、装置、设备及存储介质

Info

Publication number: CN112557882A
Application number: CN202110188832.0A
Authority: CN
Inventors: 李照华; 郭伟峰; 陈克勇
Original assignee: Shenzhen Sunmoon Microelectronics Co Ltd
Current assignee: Shenzhen Sunmoon Microelectronics Co Ltd
Priority date: 2021-02-19
Filing date: 2021-02-19
Publication date: 2021-03-26
Anticipated expiration: 2041-02-19
Also published as: CN112557882B

Abstract

本发明公开了一种芯片首地址自适应检测方法、装置、设备及存储介质，获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。本发明通过待检测芯片中地址输入端的状态信息与检测电路的电位输出信息准确地识别待检测芯片是否为串联芯片组的首芯片，并在待检测芯片为串联芯片组的首芯片时确定出首芯片的目标地址，以根据首芯片的目标地址对串联芯片组的多个芯片进行快速编址。

Description

芯片首地址自适应检测方法、装置、设备及存储介质

技术领域

本发明涉及电路检测技术领域，尤其涉及一种芯片首地址自适应检测方法、装置、设备及存储介质。

背景技术

随着集成电路的发展，实现更高效、更准确、更大规模、更复杂的景观照明系统成为LED驱动集成电路的重要衡量标准。传统的LED景观显示系统采用将各显示模块（即芯片）与控制器串联的方式进行数据通信，随着显示需求逐渐增多，芯片的个数随着显示规模成正比例增长。为了对多个芯片进行自动编址，需要对串联芯片组的首芯片地址（即芯片首地址）进行判断，当前并不存在对串联芯片组的首芯片地址进行判断的技术，不能快速检测首芯片地址来对串联芯片组的多个芯片进行快速编址。

发明内容

本发明的主要目的在于提供一种芯片首地址自适应检测方法、装置、设备及存储介质，旨在解决当前不能快速检测首芯片地址来对串联芯片组的多个芯片进行快速编址的技术问题。

为实现上述目的，本发明实施例提供一种芯片首地址自适应检测方法，所述芯片首地址自适应检测方法包括：

获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；

根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；

若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。

优选地，所述地址输入端的状态信息包括开路状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤包括：

若所述电位输出信息为预设值，则确定所述电位输出信息为预设值的持续时间是否达到预设时间；

若所述电位输出信息为预设值的持续时间达到预设时间，且所述地址输入端的状态信息为开路状态，则确定所述待检测芯片为串联芯片组的首芯片。

优选地，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

若所述地址输入端的状态信息不是所述开路状态、所述电位输出信息不是预设值或所述电位输出信息为预设值的持续时间未达到预设时间，则确定所述待检测芯片不是串联芯片组的首芯片。

优选地，所述地址输入端的状态信息包括输出状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

若所述地址输入端的状态信息为输出状态，则终止对所述待检测芯片的检测。

优选地，所述获取待检测芯片中地址输入端的状态信息的步骤包括：

获取前级芯片中地址输出端的状态信息，所述地址输出端与待检测芯片的地址输入端相连接；

将所述前级芯片中地址输出端的状态信息，确定为所述待检测芯片中地址输入端的状态信息，其中，若不存在所述前级芯片，则确定所述待检测芯片中地址输入端的状态信息为开路状态。

优选地，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤之后，还包括：

若所述待检测芯片不是首芯片，则获取与所述待检测芯片连接的前级芯片的前级地址，根据所述前级地址编址得到所述待检测芯片的目标地址。

优选地，所述检测电路包括电流镜与反相器。

为实现上述目的，本发明还提供一种芯片首地址自适应检测装置，所述芯片首地址自适应检测装置包括：

信息获取模块，用于获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；

芯片确定模块，用于根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；

地址确定模块，用于若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。

进一步地，为实现上述目的，本发明还提供一种芯片首地址自适应检测设备，所述芯片首地址自适应检测设备包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的芯片首地址自适应检测程序，所述芯片首地址自适应检测程序被所述处理器执行时实现上述的芯片首地址自适应检测方法的步骤。

进一步地，为实现上述目的，本发明还提供一种存储介质，所述存储介质上存储有芯片首地址自适应检测程序，所述芯片首地址自适应检测程序被处理器执行时实现上述的芯片首地址自适应检测方法的步骤。

本发明实施例提供一种芯片首地址自适应检测方法、装置、设备及存储介质，获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。本发明通过待检测芯片中地址输入端的状态信息与检测电路的电位输出信息准确地识别待检测芯片是否为串联芯片组的首芯片，并在待检测芯片为串联芯片组的首芯片时确定出首芯片的目标地址，以根据首芯片的目标地址对串联芯片组的多个芯片进行快速编址。

附图说明

图1为本发明芯片首地址自适应检测方法实施例方案涉及的硬件运行环境的结构示意图；

图2为本发明芯片首地址自适应检测方法第一实施例的流程示意图；

图3为本发明一实施例中待检测芯片及其内部的检测电路的示意图；

图4为本发明芯片首地址自适应检测方法第二实施例的流程示意图；

图5为本发明一实施例中待检测芯片为首芯片的示意图；

图6为本发明一实施例中级联芯片组的芯片首地址检测示意图；

图7为本发明待检测芯片不是串联芯片组的首芯片的情形一示意图；

图8为本发明待检测芯片不是串联芯片组的首芯片的情形二示意图；

图9为本发明待检测芯片级联前级芯片而前级芯片未上电的示意图；

图10为本发明芯片首地址自适应检测装置较佳实施例的功能模块示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，图1是本发明实施例方案涉及的硬件运行环境的芯片首地址自适应检测设备结构示意图。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

本发明实施例芯片首地址自适应检测设备可以是PC，也可以是平板电脑、便携计算机等可移动式终端设备。

如图1所示，该芯片首地址自适应检测设备可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏（Display）、输入单元比如键盘（Keyboard），可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口（如WI-FI接口）。存储器1005可以是高速RAM存储器，也可以是稳定的存储器（non-volatile memory），例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。

本领域技术人员可以理解，图1中示出的芯片首地址自适应检测设备结构并不构成对芯片首地址自适应检测设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及芯片首地址自适应检测程序。

在图1所示的设备中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；用户接口1003主要用于连接客户端（用户端），与客户端进行数据通信；而处理器1001可以用于调用存储器1005中存储的芯片首地址自适应检测程序，并执行以下操作：

进一步地，所述地址输入端的状态信息包括开路状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤包括：

进一步地，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

进一步地，所述地址输入端的状态信息包括输出状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

进一步地，所述获取待检测芯片中地址输入端的状态信息的步骤包括：

进一步地，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤之后，处理器1001可以用于调用存储器1005中存储的芯片首地址自适应检测程序，并执行以下操作：

进一步地，所述检测电路包括电流镜与反相器。

为了更好的理解上述技术方案，下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

参照图2，本发明第一实施例提供一种芯片首地址自适应检测方法的流程示意图。该实施例中，所述芯片首地址自适应检测方法包括以下步骤：

步骤S10，获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；

本实施例中芯片首地址自适应检测方法应用于芯片首地址自适应检测系统，芯片首地址自适应检测系统可以由多个串联芯片组及控制器组成，控制器可以对多个串联芯片组发送控制指令，以对多个串联芯片组进行编址；每一串联芯片组由多个芯片组成，参照图3，图3为本发明一实施例中待检测芯片及其内部的检测电路的示意图，图3的芯片中包含有地址输入端（ADRI，address input）与地址输出端（ADRO，address output）、输入电压（VDD引脚）、24K（千）电阻、50K电阻、接地（GND，Ground），并且为了方便对串联芯片组中的多个芯片进行自动编址，本申请在串联芯片组的每一芯片中均设置有检测电路，检测电路在每一芯片内部与该芯片的地址输入端相连接，检测电路中至少包含有电流镜与反相器，A点的电位信息可以经电流镜作用后流至B点，并经反相器作用后输出至C点，电流镜一般指镜像恒流源，镜像恒流源是模拟集成电路中普遍存在的一种标准部件，它的受控电流与输入参考电流相等，即输入输出电流传输比等于1，其特点是输出电流是对输入电流按一定比例的“复制”，用来产生偏置电流和作为有源负载；反相器用于将输入信号的相位反转180度，这种电路主要应用在模拟电路，例如音频放大，时钟振荡器等。可以理解地，为方便描述，后续将芯片首地址自适应检测系统简称为系统。

一方面，当具有对系统中的多个串联芯片组进行编址的需求时，用户可以通过控制器向多个串联芯片组发送芯片首地址检测指令，先检测出每一串联芯片组中的首芯片，对首芯片设置地址后，根据首芯片的地址对串联芯片组中的其他芯片进行编址，以最终完成对多个串联芯片组中所有芯片的编址，便于各芯片的正常运行。

另一方面，在接收到控制器发送的芯片首地址检测指令时，系统将当前串联芯片组中的每一芯片均作为待检测芯片，并针对作为待检测芯片的每一芯片均执行以下操作：由于前级芯片中地址输出端与待检测芯片的地址输入端相连接，使得前级芯片地址输出端的状态信息与待检测芯片地址输入端的状态信息相同，因此系统可以获取与待检测芯片中地址输入端连接的前级芯片地址输出端的状态信息，将前级芯片地址输出端的状态信息作为待检测芯片中地址输入端的状态信息；同时，系统获取待检测芯片中检测电路中经过反相器进行相位反转的电位输出信息，以根据待检测芯片中地址输入端的状态信息与检测电路输出的电位输出信息，准确地确定待检测芯片是否为当前串联芯片组的首芯片。当多个串联芯片组中每一串联芯片组均确定出首芯片并设置首芯片的地址，系统完成对芯片首地址检测指令的执行。

步骤S11，获取前级芯片中地址输出端的状态信息，所述地址输出端与待检测芯片的地址输入端相连接；

步骤S12，将所述前级芯片中地址输出端的状态信息，确定为所述待检测芯片中地址输入端的状态信息，其中，若不存在所述前级芯片，则确定所述待检测芯片中地址输入端的状态信息为开路状态。

进一步地，当存在与待检测芯片连接的前级芯片时，由于待检测芯片与前级芯片是通过前级芯片的地址输出端与待检测芯片的地址输入端进行连接的，在待检测芯片中地址输入端未被设置为输出状态且前级芯片的地址输出端不作为输入态的条件下，前级芯片中地址输出端的状态信息均与待检测芯片中地址输入端的状态信息相同，可以将前级芯片中地址输出端的状态信息作为待检测芯片中地址输入端的状态信息，因此系统获取前级芯片中地址输出端的状态信息，然后将获取的前级芯片中地址输出端的状态信息，确定为待检测芯片中地址输入端的状态信息，以根据待检测芯片中地址输入端的状态信息与检测电路的电位输出信息，准确地判断待检测芯片是否为串联芯片组的首芯片。

步骤S20，根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；

可以理解地，待检测芯片中地址输入端的状态信息与待检测芯片中检测电路的电位输出信息均对串联芯片组的首芯片判断产生影响，因此系统需要综合待检测芯片地址输入端的状态信息与待检测芯片中检测电路的电位输出信息，来准确地确定待检测芯片是否为当前串联芯片组的首芯片，在本申请中，待检测芯片为当前串联芯片组首芯片需要满足地址输入端的状态信息为开路状态，并且待检测芯片中检测电路的电位输出信息在预设时间内均保持为预设值的条件，其中预设时间根据系统应用确定，例如设置为6秒、7秒等，预设值在本实施例中可以为表征高电平的逻辑数字1，因此，系统通过判断待检测芯片中地址输入端的状态信息是否为开路状态，以及判断检测电路的电位输出信息是否在预设时间内均保持为预设值，以此综合判断待检测芯片是否为串联芯片组多个芯片中的首芯片，以在确定出首芯片后根据首芯片的目标地址对串联芯片组的多个芯片进行快速编址。

步骤S30，若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。

进一步地，若待检测芯片中地址输入端的状态信息为开路状态，并且待检测芯片中检测电路的电位输出信息在预设时间内均保持为预设值，说明待检测芯片满足作为串联芯片组的首芯片的条件，则确定待检测芯片为当前串联芯片组的首芯片。进一步地，系统对串联芯片组的首芯片进行地址配置，具体地，获取预设首芯片地址，预设首芯片地址可以为预先设定为地址值，例如1、2、3、4、5等，也可以是预置在默认存储器中的地址，将获取的预设首芯片地址作为待检测芯片的目标地址，以根据首芯片的目标地址对串联芯片组的多个芯片进行快速编址。

进一步地，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤之后，还包括：

步骤S40，若所述待检测芯片不是首芯片，则获取与所述待检测芯片连接的前级芯片的前级地址，根据所述前级地址编址得到所述待检测芯片的目标地址。

进一步地，若经判定待检测芯片不是串联芯片组的首芯片，即电位输出信息与地址输入端的状态信息，不满足电位输出信息为预设值的持续时间达到预设时间，且所述地址输入端的状态信息为开路状态的条件，系统则获取与待检测芯片连接的前级芯片的前级地址，同时获取前级芯片的自通道数，根据前级地址与自通道数编址得到待检测芯片的目标地址，例如将前级地址与自通道数进行加和运算，得到目标地址，并将目标地址作为待检测芯片的当前地址，其中自通道数为芯片本身带载的芯片数量。

进一步地，参照图4，基于本发明芯片首地址自适应检测方法的第一实施例，提出本发明芯片首地址自适应检测方法的第二实施例，在第二实施例中，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤包括：

步骤S21，若所述电位输出信息为预设值，则确定所述电位输出信息为预设值的持续时间是否达到预设时间；

步骤S22，若所述电位输出信息为预设值的持续时间达到预设时间，且所述地址输入端的状态信息为开路状态，则确定所述待检测芯片为串联芯片组的首芯片。

进一步地，参照图5与图6，图5为本发明一实施例中待检测芯片为首芯片的示意图，图5的芯片中包含有地址输入端（ADRI）与地址输出端（ADRO）、输入电压（5V）、24K电阻、50K电阻、接地（GND），A点的电位信息可以经电流镜作用后流至B点，并经反相器作用后输出至待检测芯片的地址输出端（ADRO）；如图5显示的待检测芯片，当地址输入端不存在与其连接的前级芯片的地址输出端时，待检测芯片的地址输入端处于开路状态（即高阻态Z），检测电路中的电流镜没有电流流过，则图5中B点电位为0，反相器输出的电位输出信息为预设值1（高电平），在检测到电位输出信息为预设值1后，为确保检测结果的准确性，还需要检测电位输出信息为预设值1的持续时间，若经检测持续时间达到了预设时间，反相器后的数字模块则认为待检测芯片的前级无芯片，因此系统判定待检测芯片为串联芯片组的首芯片，以对首芯片地址配置，便于根据配置的首芯片目标地址对串联芯片组的其余芯片进行快速编址。

又如图6所示，图6为本发明一实施例中级联芯片组的芯片首地址检测示意图，图6中显示了一个由N个芯片依次并联形成的级联芯片组，其序号分别为#1、#2、#3...#N-1、#N，N个芯片中每一芯片均通过地址输入端（ADRI）与前级芯片的地址输出端（ADRO）相连接，级联芯片组中还有输入电压（VDD）与节点电压（GND）；当图6中的级联芯片组上电后，序号为#1的待检测芯片由于前级未连接其他芯片，则其地址输入端的状态信息为开路状态（高阻态Z），又因为未连接前级芯片，则其地址输出端将保持输出预设值1的状态，达到电位输出信息为预设值的持续时间达到预设时间的条件，因此系统判定当前的待检测芯片为级联芯片组中的首芯片，可以对首芯片设置目标地址，再根据首芯片的目标地址对级联芯片组的其余芯片进行快速编址。

步骤S23，若所述地址输入端的状态信息不是所述开路状态、所述电位输出信息不是预设值或所述电位输出信息为预设值的持续时间未达到预设时间，则确定所述待检测芯片不是串联芯片组的首芯片。

可以理解地，本实施例中可以将待检测芯片不是串联芯片组的首芯片区分为两种不同的情形，情形一为待检测芯片连接前级芯片，并且前级芯片VDD上电并正常工作，情形二为待检测芯片连接前级芯片，但前级芯片VDD悬空未上电。参照图7，图7为本发明待检测芯片不是串联芯片组的首芯片的情形一示意图，图7中包含两个芯片，第一个芯片包含输入电压VDD、接地电压GND、地址输入端（ADRI）、地址输出端（ADRO）、二极管P1以及二极管N1；第二个芯片中包括输入电压（5V）、接地电压GND、与前级芯片中地址输出端连接的地址输入端（ADRI）、与下级芯片中地址输入端连接的地址输出端（ADRO）、24K电阻、50K电阻；本实施例中以第二个芯片为待检测芯片进行说明，当前级芯片上电，且在自适应模式时，其地址输出端默认拉低电平，此时地址输出端前面的输出驱动级的下拉二极管N1使其导通，电流镜中A点有电流通过，导致B点电位将被拉高，经过反相器输出逻辑0，后面数字系统识别此信号并非预设值1，因此系统判定连接有前级芯片，即确定待检测芯片不是串联芯片组的首芯片。

参照图8，图8为本发明待检测芯片不是串联芯片组的首芯片的情形二示意图，图8中包含两个芯片，第一个芯片包含未接电压的电压输入端、接地电压GND、地址输入端（ADRI）、地址输出端（ADRO）、二极管P1以及二极管N1；第二个芯片中包括输入电压（5V）、接地电压GND、与前级芯片中地址输出端连接的地址输入端（ADRI）、与下级芯片中地址输入端连接的地址输出端（ADRO）、24K电阻、50K电阻；本实施例中以第二个芯片为待检测芯片进行说明，当前级芯片未上电时，待检测芯片通过其地址输入端、前级芯片的地址输出端的输出驱动级的上拉二极管P1的寄生二极管（漏到衬底），将A点的高电位传递至前级芯片的电源轨，此时前级芯片中的其他模块会产生拉电流，电流镜有电流通过，B点电位被拉高，反相器输出0，待检测芯片中数字系统认定前级有芯片，因此系统判定连接有前级芯片，即确定待检测芯片不是串联芯片组的首芯片。

可以理解地，电位输出信息为预设值的持续时间未达到预设时间的情况为：若前级芯片的ADRO给待检测芯片的ADRI输入高电平1，但是由于传输数据使用归零码，所以即使前级芯片的ADRO给待检测芯片的ADRI传输的电平全为高电平1，待检测芯片的ADRI也会接收到低电平0，导致检测电路的电位输出信息为0，即不能在预设时间内一直保持为预设值1，所以在此状态下可判断待检测芯片不是串联芯片组的首芯片。以及，若前级芯片的ADRO为输入态，由于此时待检测芯片的ADRI也是输入态，此时没有其他的外部电压输入，所以此时前级芯片的ADRO与待检测芯片的ADRI均为高阻态Z，此时检测电路的电位输出信息为预设值1，但由于在应用系统中前级芯片的ADRO不可能在预设时间内一直为输入态（即保持z状态），所以当前级芯片的ADRO在预设时间内转变为输出状态时，待检测芯片的ADRI会接收到低电平0或高电平1的信号，此时检测电路的电位输出信息也会随之变化，不能在预设时间内一直保持为预设值1，故此状态下，系统可判断待检测芯片不是串联芯片组的首芯片。

可以理解地，电位输出信息不是预设值的情况为：前级芯片的ADRO一旦给待检测芯片的ADRI输入低电平0，检测电路的电位输出信息也会变为低电平0，即不满足电位输出信息为预设值的条件，所以此状态下，系统判定待检测芯片不是串联芯片组的首芯片。以及，连接有前级芯片但前级芯片未上电，经过检测电路的电位输出信息为低电平0，不满足电位输出信息为预设值的条件，所以此状态下，系统判定待检测芯片不是串联芯片组的首芯片。

又参照图9，图9为本发明待检测芯片级联前级芯片而前级芯片未上电的示意图，图9显示了一个由N个芯片依次并联形成的级联芯片组，其序号分别为#1、#2、#3...#N-1、#N，N个芯片中每一芯片均通过地址输入端（ADRI）与前级芯片的地址输出端（ADRO）相连接，级联芯片组中还有输入电压（VDD）与节点电压（GND）；当级联芯片组上电时，对于序号为#3的待检测芯片来说，虽然其前级级联了2个芯片，但是前2个芯片均未上电，此时判断级联芯片组的首芯片时，从序号为#3的待检测芯片开始判断，虽然待检测芯片是上电的第一个芯片，但是由于前级有级联芯片，因此系统判定待检测芯片不是级联芯片组的首芯片。

步骤S24，若所述地址输入端的状态信息为输出状态，则终止对所述待检测芯片的检测。

进一步地，由于待检测芯片的地址输入端与地址输出端均为双向态，即可以随时将地址输入端与地址输出端的状态信息进行调整，例如将地址输入端由输入状态调整为输出状态，或者将地址输出端由输出状态调整为输入状态，而当待检测芯片的地址输入端为输出状态时，向前级芯片发送请求指令，导致电位输出信息由于检测电路被常拉高为预设值1，说明地址输入端不能接收到前级芯片地址输出端的状态信息，不能进行待检测芯片是否为串联芯片中的首芯片的判断，系统终止对待检测芯片的检测。

本实施例通过地址输入端的状态信息与电位输出信息共同对待检测芯片进行检测，实现准确地确定待检测芯片是否为首芯片，以在确定出首芯片及其地址后，根据首芯片的目标地址对串联芯片组的多个芯片进行快速编址。本实施例中还可以在待检测芯片不是串联芯片组的首芯片时，确定前级芯片是正常上电还是未上电。

进一步地，本发明还提供一种芯片首地址自适应检测装置。

参照图10，图10为本发明芯片首地址自适应检测装置第一实施例的功能模块示意图。

所述芯片首地址自适应检测装置包括：

信息获取模块10，用于获取待检测芯片中地址输入端的状态信息，以及获取所述待检测芯片中检测电路的电位输出信息；

芯片确定模块20，用于根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片；

地址确定模块30，用于若所述待检测芯片为所述串联芯片组的首芯片，则将预设首芯片地址确定为所述待检测芯片的目标地址。

进一步地，所述信息获取模块10包括：

获取单元，用于获取前级芯片中地址输出端的状态信息，所述地址输出端与待检测芯片的地址输入端相连接；

第一确定单元，用于将所述前级芯片中地址输出端的状态信息，确定为所述待检测芯片中地址输入端的状态信息，其中，若不存在所述前级芯片，则确定所述待检测芯片中地址输入端的状态信息为开路状态。

进一步地，所述芯片确定模块20包括：

第二确定单元，用于若所述电位输出信息为预设值，则确定所述电位输出信息为预设值的持续时间是否达到预设时间；

第三确定单元，用于若所述电位输出信息为预设值的持续时间达到预设时间，且所述地址输入端的状态信息为开路状态，则确定所述待检测芯片为串联芯片组的首芯片。

进一步地，所述芯片确定模块20还包括：

第四确定单元，用于若所述地址输入端的状态信息不是所述开路状态、所述电位输出信息不是预设值或所述电位输出信息为预设值的持续时间未达到预设时间，则确定所述待检测芯片不是串联芯片组的首芯片。

进一步地，所述芯片确定模块20还包括：

终止单元，用于若所述地址输入端的状态信息为输出状态，则终止对所述待检测芯片的检测。

进一步地，所述芯片确定模块20还包括：

编址单元，用于若所述待检测芯片不是首芯片，则获取与所述待检测芯片连接的前级芯片的前级地址，根据所述前级地址编址得到所述待检测芯片的目标地址。

此外，本发明还提供一种存储介质，所述存储介质优选为计算机可读存储介质，其上存储有芯片首地址自适应检测程序，所述芯片首地址自适应检测程序被处理器执行时实现上述芯片首地址自适应检测方法各实施例的步骤。

在本发明芯片首地址自适应检测装置和计算机可读介质的实施例中，包含了上述芯片首地址自适应检测方法各实施例的全部技术特征，说明和解释内容与上述芯片首地址自适应检测方法各实施例基本相同，在此不做赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端设备（可以是固定终端，如物联网智能设备，包括智能空调、智能电灯等智能家居；也可以是移动终端，包括智能手机、智能音箱等诸多联网设备）执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种芯片首地址自适应检测方法，其特征在于，所述芯片首地址自适应检测方法包括：

2.如权利要求1所述的芯片首地址自适应检测方法，其特征在于，所述地址输入端的状态信息包括开路状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤包括：

3.如权利要求2所述的芯片首地址自适应检测方法，其特征在于，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

4.如权利要求1所述的芯片首地址自适应检测方法，其特征在于，所述地址输入端的状态信息包括输出状态，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤还包括：

5.如权利要求1所述的芯片首地址自适应检测方法，其特征在于，所述获取待检测芯片中地址输入端的状态信息的步骤包括：

6.如权利要求1所述的芯片首地址自适应检测方法，其特征在于，所述根据所述地址输入端的状态信息与所述电位输出信息，确定所述待检测芯片是否为串联芯片组的首芯片的步骤之后，还包括：

7.如权利要求1所述的芯片首地址自适应检测方法，其特征在于，所述检测电路包括电流镜与反相器。

8.一种芯片首地址自适应检测装置，其特征在于，所述芯片首地址自适应检测装置包括：

9.一种芯片首地址自适应检测设备，其特征在于，所述芯片首地址自适应检测设备包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的芯片首地址自适应检测程序，所述芯片首地址自适应检测程序被所述处理器执行时实现如权利要求1-7中任一项所述的芯片首地址自适应检测方法的步骤。

10.一种存储介质，其特征在于，所述存储介质上存储有芯片首地址自适应检测程序，所述芯片首地址自适应检测程序被处理器执行时实现如权利要求1-7中任一项所述的芯片首地址自适应检测方法的步骤。