CN110162340A - 串联电路的id配置方法、串联电路及相关设备 - Google Patents

Abstract

本发明提供了一种串联电路的ID配置方法，该串联电路包括芯片组，芯片组包括多个依次串联连接的芯片；位于芯片组首端的芯片通过该芯片的输入引脚连接至供电端，芯片组中的第i个芯片的输入引脚连接至第i‑1个芯片的输出引脚，i为大于1的整数；该方法包括：步骤S1，芯片组接收ID配置包；步骤S2，使芯片组中满足预设配置条件的芯片通过其寄存器配置该ID配置包中的配置ID；步骤S3，再次执行步骤S1～S2，使芯片组中下一个满足预设配置条件的芯片进行ID配置。本发明还提供了一种控制终端。本发明还提供了一种应用该方法的控制终端和计算机可读存储介质。与相关技术相比，本发明节省了芯片的引脚资源，扩大ID配置的范围，且使得配置的ID种类丰富。

Description

串联电路的ID配置方法、串联电路及相关设备

【技术领域】

本发明涉及ID配置技术领域，尤其涉及一种串联电路的ID配置方法、串联电路及相关设备。

【背景技术】

随着虚拟数字币的技术发展，虚拟数字币的经济价值也逐渐被大众接受。随着虚拟数字币的风靡全球，其中用于虚拟数字币的挖掘的挖矿机的需求越来越大。在虚拟数字货币挖矿机产品中，由于挖矿机集成了几百个芯片，在启动该挖矿机运算时，需要为每个芯片配置ID。

相关技术中，挖矿机包括控制板、与所述控制板连接的扩展板以及与所述扩展板连接的运算板，所述运算板包括具有多个芯片的芯片组，各所述芯片并联连接至所述运算板，每一所述芯片的各个引脚的电平信号是预先设定的，根据各引脚之间的电平信号的高低来为所述芯片配置ID。

然而，相关技术中，所述芯片的ID配置的范围依赖于引脚的数量，但引脚可设置的数量是有限的，直接限制了ID配置的范围。

因此，实有必要提供一种新的串联电路的ID配置方法、串联电路及相关设备解决上述技术问题。

【发明内容】

本发明的目的在于提供一种串联电路的ID配置方法、串联电路及相关设备，该串联电路的ID配置方法应用于串联电路、虚拟数字挖矿机和控制终端时，不仅节省了用于ID配置的引脚资源，还扩大了ID配置的范围，另外，在同一个芯片组可配置多个不同的ID，使得配置的ID种类丰富。

为达到上述目的，本发明提供一种串联电路的ID配置方法，所述串联电路包括芯片组，所述芯片组包括多个依次串联连接的芯片，每个所述芯片包括用于输入电信号的输入引脚、用于输出电信号的输出引脚以及用于存储该芯片的ID的寄存器；位于所述芯片组首端的芯片通过该芯片的输入引脚连接至供电端，所述芯片组中的第i个芯片的输入引脚连接至第i-1个芯片的输出引脚；其中，i为大于1的整数；

该方法包括以下步骤：

步骤S1，所述芯片组接收ID配置包；其中，所述ID配置包包括一个配置ID，所述配置ID为非0的整数；

步骤S2，使所述芯片组中满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；其中，当所述芯片配置成功时，该芯片的ID为所述配置ID；

步骤S3，再次执行所述步骤S1～S2，使所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。

优选地，在所述步骤S1之后，所述步骤S2之前还包括:

根据所述芯片组中的各所述芯片的电平信号及ID，判断该芯片是否满足所述预设配置条件；其中，当所述芯片的输入引脚为低电平且ID为0时，则判断该芯片满足所述预设配置条件。

优选地，所述芯片组中的各所述芯片的ID默认为0；位于所述芯片组首端的所述芯片的输入引脚的电平信号默认为低电平，输出引脚默认为高电平；位于所述芯片组其他位置的各所述芯片的输入引脚和输出引脚均默认为高电平。

优选地，在所述步骤S2中还包括：

当所述芯片配置成功时，所述芯片的输出引脚从高电平转为低电平，同时，与该输出引脚连接的另一所述芯片的输入引脚从高电平转为低电平。

优选地，所述ID配置包包括多个，且所述ID配置包的数量大于或等于所述芯片组中的所述芯片的数量，一个所述ID配置包与一个所述芯片对应配置。

优选地，在所述步骤S2之后，在所述步骤S3之前还包括：

判断所述芯片组中的各所述芯片是否分别配置有所述配置ID，若是，ID配置结束，若否，则继续执行所述步骤S3。

优选地，所述ID配置包包括多个，且所述ID配置包的数量小于所述芯片组中的所述芯片的数量，一个所述ID配置包与一个所述芯片对应配置。

优选地，在所述步骤S2之后，在所述步骤S3之前还包括：

判断所述ID配置包是否已全部发送，若是，ID配置结束，若否，则继续执行所述步骤S3。

本发明还提供一种控制终端，其特征在于，所述控制终端包括主控芯片以及串联电路，所述串联电路包括通过控制信号线与所述主控芯片连接的芯片组，所述芯片组包括多个依次串联连接的芯片，位于所述芯片组首端的芯片与所述主控芯片连接且其输入引脚连接至供电端；

所述主控芯片，用于将多个ID配置包依次向所述芯片组发送，并依次控制所述芯片组中满足预设配置条件的芯片配置所述ID配置包；其中，所述ID配置包包括一个配置ID，所述配置ID为非0的整数；

所述芯片组，用于接收ID配置包，使满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；

所述供电端，用于为各所述芯片供电。本发明还提供一种控制终端，其包括处理器以及存储器，所述存储器中存储有由所述处理器执行的控制程序，其中，所述控制程序被所述处理器执行时实现如本发明所述的串联电路的ID配置方法的步骤。

本发明还提供一种计算机可读存储介质，其存储有控制程序，所述控制程序被处理器执行时实现如本发明所述的串联电路的ID配置方法的步骤。

本发明的串联电路的ID配置方法，该方法包括：步骤S1，向所述芯片组发送ID配置包；步骤S2，控制所述芯片组中满足预设配置条件的芯片通过所述寄存器配置该ID配置包中的所述配置ID；步骤S3，再次执行所述步骤S1～S2，对所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。与相关技术相比，上述的方法应用于本发明的串联电路时，各个芯片通过一个输入引脚和一个输出引脚便可实现ID配置，有效节省所述芯片的用于ID配置的引脚资源，同时，所述芯片配置的ID由所述ID配置包的所述配置ID决定，根据实际需求可以将该配置ID设置为任意一个非0的整数，即扩大所述芯片可以配置的ID的范围；另外，各所述芯片的ID配置为独立进行的，即为多个所述芯片配置不同的ID提供了条件，使得配置在同一个所述芯片组中的ID种类更加丰富，提高ID配置的灵活性。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明串联电路的ID配置方法的流程图；

图2为本发明串联电路的电路结构示意图；

图3为本发明串联电路的其中一个芯片配置ID配置包的原理示意图。

【具体实施方式】

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明提供了一种串联电路的ID配置方法，所述串联电路包括芯片组，所述芯片组包括多个依次串联连接的芯片，每个所述芯片包括用于输入电信号的输入引脚、用于输出电信号的输出引脚以及用于存储该芯片的ID的寄存器。

其中，位于所述芯片组首端的芯片通过该芯片的输入引脚连接至供电端，所述芯片组中的第i个芯片的输入引脚连接至第i-1个芯片的输出引脚，使i为大于1的整数且i的最大值与所述芯片组中的所述芯片的数量匹配，且2≤i；即在所述芯片组中的芯片通过输入引脚连接至上一个芯片的输出引脚中，且该相互连接的输入引脚和输出引脚的电平信号是匹配的。

该方法包括以下步骤：

步骤S1，所述芯片组接收ID配置包；其中，所述ID配置包包括一个配置ID，所述配置ID为非0的整数。

步骤S2，使所述芯片组2中满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID，所述预设配置条件是指ID配置包能与芯片发生响应而预先设定的条件；其中，当所述芯片配置成功时，该芯片的ID为所述配置ID。

步骤S3，再次执行所述步骤S1～S2，使所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。

作为其中一种可选的实施方式，所述预设配置条件是指芯片的输入引脚为低电平且ID为0时，ID配置包与该芯片发生响应，即该ID配置包被该芯片配置。

而在该实施方式中，具体设定所述预设配置条件时综合了考虑芯片的电平信号和芯片实时记录的ID，因此在ID配置之前，需要预先设定所述芯片组中的各所述芯片的输入引脚和输出引脚的电平信号并作为初始电平信号状态，同时，需要预先设定各所述芯片的ID并作为初始ID。

在此，将所述芯片组中的各所述芯片的ID默认设置为0，即各所述芯片的初始ID为0，在ID配置过程中，各所述芯片的ID可以更新为所述配置包中的所述配置ID；另外，将位于所述芯片组首端的所述芯片的输入引脚的电平信号默认设置为低电平且在整个ID配置过程中保持不变，该芯片的输出引脚默认为高电平；位于所述芯片组其他位置的各所述芯片的输入引脚和输出引脚均默认为高电平。即在初始状态下，位于首端的所述芯片的输入引脚为低电平，其他的所述芯片的输入引脚均为高电平。

在该可选的实施方式中，首先，执行所述步骤S1，所述芯片组接收ID配置包，具体的，位于所述芯片组首端的芯片接收该ID配置包并向所述芯片组中的其他芯片传输。

进一步的，在所述步骤S1之后，所述步骤S2之前还包括所述预设配置条件的判断过程，即：

根据所述芯片组中的各所述芯片的电平信号及ID，判断该芯片是否满足所述预设配置条件；其中，当所述芯片的输入引脚为低电平且ID为0时，则判断该芯片满足所述预设配置条件。

然后，在所述预设配置条件判断结束后，执行所述步骤S2，使所述芯片组中满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；其中，当所述芯片配置成功时，该芯片的ID为所述配置ID，且该芯片的输出引脚从高电平转为低电平，同时，与该输出引脚连接的另一芯片的输入引脚从高电平转为低电平。

最后，执行所述步骤S3，即再次执行所述步骤S1～S2，使所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。

值得一提的是，所述ID配置包与所述芯片为一一对应关系。

在所述步骤S3中，更进一步地，在所述ID配置包包括多个，且所述ID配置包的数量大于或等于所述芯片组中的所述芯片的数量的情况下，作为该可选实施方式的一个可选方案，在所述步骤S2之后，所述步骤S3之前，还需要一个预判断的过程，根据与判断的结果决定是否需要继续执行所述步骤S3，即判断所述芯片组中的各所述芯片是否分别配置有所述配置ID，若是，ID配置结束，若否，则继续执行所述步骤S3；

或者，在所述ID配置包包括多个，且所述ID配置包的数量小于所述芯片组中的所述芯片的数量的情况下，作为该可选实施方式的另一个可选方案，在所述步骤S2之后，所述步骤S3之前，还需要一个预判断的过程，根据与判断的结果决定是否需要继续执行步骤S3，即判断所述ID配置包是否已全部发送，若是，ID配置结束，若否，则继续执行所述步骤S3。

上述可选的实施方式中，为了方便理解，具体地来说：

首先，配置所述芯片组的第一个芯片(即位于所述芯片组首端的芯片)时，所述芯片组接收第一个ID配置包，在整个所述芯片组中，只有第一个芯片的输入引脚为低电平，且第一个芯片的初始ID为0，而其他的芯片的输入引脚为高电平，当前的第一个ID配置包只被该第一个芯片配置，该第一个芯片配置当前的第一个ID配置包的配置ID，第一个芯片的输出引脚的电平信号被拉低，此时，第一个芯片的输出引脚为低电平，而第二个芯片的输入引脚也为低电平。

然后，配置所述芯片组的第二个芯片时，所述芯片组接收第二个ID配置包，第二个芯片的输入引脚为低电平，且第二个芯片的初始ID为0，而此时，第一个芯片的ID为非0的整数，则不再对第一个芯片进行配置，而其他的芯片的输入引脚为高电平，当前的第二个ID配置包只被该第二个芯片配置，该第二个芯片配置当前的第二个ID配置包的配置ID，第二个芯片的输出引脚的电平信号被拉低，此时，第二个芯片的输出引脚为低电平，而第三个芯片的输入引脚也为低电平。第三个芯片与第二个芯片的ID配置原理相同，在此不再赘述，以此类推依次配置完所述芯片组的各芯片的ID。

上述方法中，所述芯片配置的ID由所述ID配置包的所述配置ID决定，根据实际需求可以将该配置ID设置为任意一个非0的整数，即扩大所述芯片可以配置的ID的范围；各芯片的ID配置过程是分别独立且互不干扰的，即执行一轮步骤S1～S2，只完成一个芯片的ID配置，当该芯片配置成功后，再执行下一轮的步骤S1～S2，对下一个芯片进行ID配置，以此类推，从而实现依次对所述芯片组中的各芯片的进行ID配置，比如，可以使整个芯片组的各芯片分别配置各不相同的ID，也可以使整个芯片组的其中一部分的芯片分别配置不同的ID，另外一部分的芯片配置相同的ID，为多个所述芯片配置不同的ID提供了条件，使得配置在同一个所述芯片组中的ID的种类更加丰富，有效地提高了ID配置的灵活性。

本发明还提供一种控制终端其包括主控芯片以及串联电路；所述串联电路包括通过控制信号线与所述主控芯片连接的芯片组。

所述芯片组包括多个依次串联连接的芯片，每个所述芯片包括用于输入电信号的输入引脚、用于输出电信号的输出引脚以及用于存储该芯片的ID的寄存器，位于所述芯片组首端的芯片与所述主控芯片连接且其输入引脚连接至供电端。

值得一提的是，各所述芯片的输入引脚和输出引脚的数量是不限的，其可以根据实际使用的需求进行具体的设置，而为了节省用于ID配置的引脚资源，在本实施方式中，优选的，各所述芯片中用于实现ID配置的输入引脚和输出引脚分别设置一个。

其中，所述主控芯片，用于将多个ID配置包依次向所述芯片组发送，并依次控制所述芯片组中满足预设配置条件的芯片配置所述ID配置包。所述ID配置包包括一个配置ID，所述配置ID为非0的整数；

所述芯片组，用于接收ID配置包，使满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；

所述供电端，用于为各所述芯片供电。

需要说明的是，所述芯片组中的所述芯片的数量是不限的，其可以根据实际使用的需求进行具体的设置，为了方便理解下面的技术方案，下面将举例进行具体的说明。

如图1～3所示的，作为一种可选的实施方式，所述芯片组2包括依次串联连接的芯片21、芯片22和芯片23。

所述芯片21位于所述芯片组2首端并作为所述芯片组2的第一个芯片，一方面，所述芯片21通过其输入引脚211与所述供电端3，所述供电端3通过所述芯片21为整个所述芯片组2供电，另一方面，所述芯片21还通过其输入引脚211与所述主控芯片1连接，该输入引脚1接收从所述主控芯片1发送的所述ID配置包并将所述ID配置包向所述芯片组2的其他芯片传输；作为第二个芯片的所述芯片22的输入引脚221连接至作为第一个芯片的所述芯片21的输出引脚212；作为第三个芯片的所述芯片23的输入引脚231连接至作为第二个芯片的所述芯片22的输出引脚222。

上述结构中，相邻的两个芯片之间的通过输入引脚和输出引脚相连，从而形成芯片组2的串联连接结构，所述ID配置包能够在该串联连接结构中传输，为该串联电路100应用本发明所述的串联电路的ID配置方法创造了条件。

首先，配置所述芯片组2的所述芯片21(即位于所述芯片组首端的芯片)时，所述芯片组2接收第一个ID配置包，在整个所述芯片组2中，只有所述芯片21的输入引脚为低电平，且所述芯片21的初始ID为0，而所述芯片22的输入引脚和所述芯片23的输入引脚均为高电平，当前的第一个ID配置包只被该所述芯片21配置，该芯片21通过所述寄存器213配置当前的第一个ID配置包的配置ID；当所述芯片21成功配置第一个ID配置包的配置ID时，所述芯片21的输出引脚的电平信号被拉低，此时，所述芯片21的输出引脚为低电平，而所述芯片22的输入引脚也为低电平，根据该ID配置原理，以此类推，依次使所述芯片22配置第二个ID配置包和使所述芯片23配置第三个ID配置包。

该方法应用于所述串联电路100时，与相关技术相比，该串联电路100的各个芯片通过一个输入引脚和一个输出引脚便可实现ID配置，有效节省所述芯片的用于ID配置的引脚资源；使得各芯片可以配置的ID的范围更大，配置在同一个所述芯片组2中的ID的种类更加丰富，有效地提高了所述串联电路100的ID配置的灵活性。

本发明还提供一种控制终端，其包括处理器以及存储器，所述存储器中存储有由所述处理器执行的控制程序，其中，所述控制程序被所述处理器执行时实现如本发明所述的串联电路的ID配置方法的步骤。

本发明还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有控制程序，所述控制程序被处理器执行时实现如本发明所述的串联电路的ID配置方法的步骤。

本发明的串联电路的ID配置方法，该方法包括：步骤S1，向所述芯片组发送ID配置包；步骤S2，控制所述芯片组中满足预设配置条件的芯片通过所述寄存器配置该ID配置包中的所述配置ID；步骤S3，再次执行所述步骤S1～S2，对所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。与相关技术相比，上述的方法应用于本发明的串联电路时，各个芯片通过一个输入引脚和一个输出引脚便可实现ID配置，有效节省所述芯片的用于ID配置的引脚资源，同时，所述芯片配置的ID由所述ID配置包的所述配置ID决定，根据实际需求可以将该配置ID设置为任意一个非0的整数，即扩大所述芯片可以配置的ID的范围；另外，各所述芯片的ID配置为独立进行的，即为多个所述芯片配置不同的ID提供了条件，使得配置在同一个所述芯片组中的ID种类更加丰富，提高ID配置的灵活性。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (11)

1.一种串联电路的ID配置方法，其特征在于，所述串联电路包括芯片组，所述芯片组包括多个依次串联连接的芯片，每个所述芯片包括用于输入电信号的输入引脚、用于输出电信号的输出引脚以及用于存储该芯片的ID的寄存器；位于所述芯片组首端的芯片通过该芯片的输入引脚连接至供电端，所述芯片组中的第i个芯片的输入引脚连接至第i-1个芯片的输出引脚；其中，i为大于1的整数；

该方法包括以下步骤：

步骤S1，所述芯片组接收ID配置包；其中，所述ID配置包包括一个配置ID，所述配置ID为非0的整数；

步骤S2，使所述芯片组中满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；其中，当所述芯片配置成功时，该芯片的ID为所述配置ID；

步骤S3，再次执行所述步骤S1～S2，使所述芯片组中下一个满足所述预设配置条件的芯片进行ID配置。

2.根据权利要求1所述的串联电路的ID配置方法，其特征在于，在所述步骤S1之后，所述步骤S2之前还包括:

根据所述芯片组中的各所述芯片的电平信号及ID，判断该芯片是否满足所述预设配置条件；其中，当所述芯片的输入引脚为低电平且ID为0时，则判断该芯片满足所述预设配置条件。

3.根据权利要求2所述的串联电路的ID配置方法，其特征在于，所述芯片组中的各所述芯片的ID默认为0；位于所述芯片组首端的所述芯片的输入引脚的电平信号默认为低电平，输出引脚默认为高电平；位于所述芯片组其他位置的各所述芯片的输入引脚和输出引脚均默认为高电平。

4.根据权利要求3所述的串联电路的ID配置方法，其特征在于，在所述步骤S2中还包括：

当所述芯片配置成功时，所述芯片的输出引脚从高电平转为低电平，同时，与该输出引脚连接的另一所述芯片的输入引脚从高电平转为低电平。

5.根据权利要求1所述的串联电路的ID配置方法，其特征在于，所述ID配置包包括多个，且所述ID配置包的数量大于或等于所述芯片组中的所述芯片的数量，一个所述ID配置包与一个所述芯片对应配置。

6.根据权利要求5所述的串联电路的ID配置方法，其特征在于，在所述步骤S2之后，所述步骤S3之前还包括：

判断所述芯片组中的各所述芯片是否分别配置有所述配置ID，若是，ID配置结束，若否，则继续执行所述步骤S3。

7.根据权利要求1所述的串联电路的ID配置方法，其特征在于，所述ID配置包包括多个，且所述ID配置包的数量小于所述芯片组中的所述芯片的数量，一个所述ID配置包与一个所述芯片对应配置。

8.根据权利要求7所述的串联电路的ID配置方法，其特征在于，在所述步骤S2之后，所述步骤S3之前还包括：

判断所述ID配置包是否已全部发送，若是，ID配置结束，若否，则继续执行所述步骤S3。

9.一种控制终端，其特征在于，所述控制终端包括主控芯片以及串联电路，所述串联电路包括通过控制信号线与所述主控芯片连接的芯片组，所述芯片组包括多个依次串联连接的芯片，位于所述芯片组首端的芯片与所述主控芯片连接且其输入引脚连接至供电端；

所述主控芯片，用于将多个ID配置包依次向所述芯片组发送，并依次控制所述芯片组中满足预设配置条件的芯片配置所述ID配置包；其中，所述ID配置包包括一个配置ID，所述配置ID为非0的整数；

所述芯片组，用于接收ID配置包，使满足预设配置条件的芯片通过其寄存器配置该ID配置包中的所述配置ID；

所述供电端，用于为各所述芯片供电。

10.一种控制终端，其特征在于，所述控制终端包括处理器以及存储器，所述存储器中存储有由所述处理器执行的控制程序，其中，所述控制程序被所述处理器执行时实现如上权利要求1至8中任一项所述的串联电路的ID配置方法的步骤。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有控制程序，所述控制程序被处理器执行时实现如权利要求1至8任一项所述的串联电路的ID配置方法的步骤。