CN112532332A - 电池系统及其中的电池模块及电池控制电路 - Google Patents

电池系统及其中的电池模块及电池控制电路 Download PDF

Info

Publication number
CN112532332A
CN112532332A CN201910885597.5A CN201910885597A CN112532332A CN 112532332 A CN112532332 A CN 112532332A CN 201910885597 A CN201910885597 A CN 201910885597A CN 112532332 A CN112532332 A CN 112532332A
Authority
CN
China
Prior art keywords
battery
uplink
module
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910885597.5A
Other languages
English (en)
Other versions
CN112532332B (zh
Inventor
张炜旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to CN201910885597.5A priority Critical patent/CN112532332B/zh
Publication of CN112532332A publication Critical patent/CN112532332A/zh
Application granted granted Critical
Publication of CN112532332B publication Critical patent/CN112532332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4207—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4278—Systems for data transfer from batteries, e.g. transfer of battery parameters to a controller, data transferred between battery controller and main controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

本发明涉及电池系统及其中的电池模块及电池控制电路。该电池模块，适用于电池系统，与电池系统中的其他电池模块以菊链拓朴彼此耦接，且根据通信接口协议通过菊链拓朴方式彼此进行数据传输，其中通信接口协议具有一预设数量的时钟脉冲。电池模块包含电池单元以及电池控制电路。其中当电池模块操作于底端模式时，电池控制电路产生对应于通信接口协议的上行时钟输出信号，其中上行时钟输出信号具有预设数量加上总补入数量的时钟脉冲，由此补偿菊链拓朴排列造成的时钟差值，使得电池模块得以根据上行时钟输出信号同步接收自目标模块以菊链拓朴传送而来的下行数据信号。

Description

电池系统及其中的电池模块及电池控制电路
技术领域
本发明涉及一种电池系统，特别是指一种具有菊链拓朴的电池系统。本发明还涉及用于电池系统中的电池模块以及电池控制电路。
背景技术
与本申请相关的前案有：LTC6804 Multi-cell Monitors规格书，美国专利申请US8010724,I2C/SMBUS Ladders and Laddered Enabled ICs，美国专利申请US 2011/0289239 A1,Device Address Assignment in a Bus Cascade System，以及美国专利申请US 2019/0006723 A1,Multi-Channel and Bi-directional Battery managementSystem。
在高功率的电池系统中(例如但不限于电动车等高功率的应用中)，电池系统配置了数量庞大的电池模块，在电池系统中，通常将电池模块互相串联以提高电池系统的系统输出电压，由此降低电源线的电流以及线径，而一般来说，电池模块中也配置了一定数量彼此串联的电池。
图1显示一种常见的现有技术的具有菊链拓朴的电池系统(电池系统1)，电池系统1包括以菊链拓朴串接的电池模块(电池模块10[1]～10[n])，每个电池模块各自包括对应的电池单元(12[1]～12[n])以及电池控制电路(11[1]～11[n])。电池控制电路用以控制对应的电池单元，例如充电时的过高电压保护、放电时的过低电压保护，而在具有多个电池的电池单元的配置下，电池控制电路则用以控制各电池间的电压平衡。此外，电池控制电路还提供了以菊链拓朴耦接的电池模块之间的通信功能。在菊链拓朴的配置下，电池模块可操作于不同的识别模式，例如顶端模式(例如图1中的电池模块10[n])、中间模式(例如图1中的电池模块10[2]～10[n-1])，或是底端模式(例如图1中的电池模块10[1])。
图1中所示的现有技术，其缺点之一在于，以菊链拓朴彼此耦接的各个电池模块之间，需以点对点的通信方式进行数据交换，电池模块的设计较为复杂且较为耗电。
本发明相较于图1的现有技术，可通过通用的主从式的序列式通信协议(例如但不限于集成电路总线协议，亦即，Inter-Integrated Circuit-I2C Bus)进行同步的数据交换，可节省成本，且具有低耗能的优点。
发明内容
就其中一个观点言，本发明提供了一第一电池模块，适用于一电池系统，与该电池系统中的其他第二电池模块以菊链拓朴彼此耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，其中该第一电池模块与该第二电池模块之一根据一地址信息判断为一目标模块，该第一电池模块于菊链拓朴中操作于一底端模式、一中间模式或一顶端模式；该第一电池模块包含：一电池单元，包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；以及一电池控制电路，受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元，其中该电池控制电路包括一上行时钟输出端；其中当该第一电池模块操作于该底端模式时，该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
在一较佳实施例中，该总补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
在一较佳实施例中，当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该电池控制电路自该上行数据输入端接收一上行数据输入信号，且自该上行时钟输入端接收一上行时钟输入信号，且根据该上行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；其中该下行数据输出信号同步于该上行时钟输入信号，且该上行时钟输入信号具有预设数量的时钟脉冲。
在一较佳实施例中，当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该下行数据输出信号包括以下的至少之一：(1)一下行确认信号，用以确认该目标模块已收到该上行数据输入信号；(2)该目标模块中的一目标缓存器中的一读出数据；及/或(3)对应于该读出数据的一下行数据封包检查信息。
在一较佳实施例中，该电池控制电路还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该电池控制电路自该上行时钟输入端接收一上行时钟输入信号，自该上行数据输入端接收一上行数据输入信号，自该下行数据输入端接收一下行数据输入信号，且根据该上行时钟输入信号而于该上行时钟输出端产生对应的一上行时钟输出信号，且根据该上行数据输入信号而于该上行数据输出端产生对应的一上行数据输出信号，且根据该下行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；其中该上行时钟输出信号的时钟脉冲数量较上行时钟输入信号的时钟脉冲数量少1个。
在一较佳实施例中，当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该上行时钟输出信号具有该预设数量加上一补入数量的时钟脉冲，其中该补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1。
在一较佳实施例中，该电池控制电路还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该底端模式时，该电池控制电路于该上行数据输出端产生一上行数据输出信号，且自该下行数据输入端接收一下行数据输入信号，其中该上行数据输出信号包括以下的至少之一：(1)该目标模块的该地址信息；(2)该目标模块中的一目标缓存器的地址；(3)一读取指令；(4)一写入指令；(5)一写入数据；(6)对应于该写入数据的一上行数据封包检查信息；及/或(7)一上行确认信号，用以确认该第一电池模块已接收到该下行数据输入信号。
在一较佳实施例中，该通信接口协议为集成电路总线协议(Inter-IntegratedCircuit-I2C Bus)。
在一较佳实施例中，该电池控制电路还包括一下行故障输入端以及一下行故障输出端，其中：该电池控制电路于侦测到一故障发生时，于该下行故障信号输出端产生一下行故障输出信号；或者该电池控制电路自该下行故障输入端接收到一下行故障输入信号时，于该下行故障信号输出端产生该下行故障输出信号；其中该电池系统根据该下行故障输出信号关断该电池系统与其外部之间的电流连接路径。
在一较佳实施例中，该第二电池模块具有与该第一电池模块相同的结构。
就另一个观点言，本发明也提供了一种电池系统，包含多个电池模块，其中该多个电池模块以菊链拓朴互相耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，该多个电池模块分别安排为操作于一底端模式的一底端电池模块、操作于一顶端模式的一顶端电池模块，以及操作于一中间模式的至少一中间电池模块，其中该多个电池模块之一根据一地址判断为一目标模块；各该电池模块包括：一电池单元，包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；以及一电池控制电路，受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元；其中该多个电池模块的各电池单元依序彼此串联，以于该电池系统的一电池输出正端与一电池输出负端之间输出一电池系统电压；其中各该电池控制电路包括多个端口，该多个端口包括：一上行时钟输入端、一上行时钟输出端、一上行数据输入端、一上行数据输出端、一下行数据输入端以及一下行数据输出端，其中该多个电池模块中的各自对应的该电池控制电路彼此通过对应的该多个端口以菊链拓朴互相耦接；其中该底端电池模块的对应的该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
就另一个观点言，本发明也提供了一种电池控制电路，适用于一第一电池模块，该第一电池模块适用于一电池系统，该第一电池模块与该电池系统中的其他第二电池模块以菊链拓朴彼此耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，其中该第一电池模块与该第二电池模块之一根据一地址信息判断为一目标模块，该第一电池模块于菊链拓朴中操作于一底端模式、一中间模式或一顶端模式；该第一电池模块包括一电池单元，该电池单元包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；其中该电池控制电路的特征在于：该电池控制电路受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元，其中该电池控制电路包括一上行时钟输出端；以及当该第一电池模块操作于该底端模式时，该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
以下通过具体实施例详加说明，应当更容易了解本发明的目的、技术内容、特点及其所实现的功效。
附图说明
图1显示一种现有技术的具有菊链拓朴的电池系统的方块图。
图2显示本发明的电池系统的一种实施例示意图。
图3显示本发明的电池系统以菊链拓朴方式进行数据传输的一实施例的波形图。
图4显示本发明的电池系统以菊链拓朴方式进行数据传输的另一实施例的波形图。
图5显示本发明的电池系统的一种实施例示意图。
图6显示对应于图5的操作波形图。
图中符号说明
1,1000,1001 电池系统
10[1]～10[n] 电池模块
100[1]～100[n] 电池模块
11[1]～11[n] 电池控制电路
110[1]～110[n] 电池控制电路
12[1]～12[n] 电池单元
120[1]～120[n] 电池单元
200 主控电路
ACKD[1]～ACKD[3] 下行确认信号
ACKU[1]～ACKU[3] 上行确认信号
CKI 上行时钟输入端
CKO 上行时钟输出端
DDI 下行数据输入端
DDO 下行数据输出端
DUI 上行数据输入端
DUO 上行数据输出端
FTI 下行故障输入端
FTO 下行故障输出端
GND 电源负端
GND[1]～GND[n] 接地电位
PCK+ 电池输出正端
PCK- 电池输出负端
pkt1～pkt5 数据封包
SB 开关
SCL[1]～SCL[n-1] 上行时钟信号
SDU[1]～SDU[n-1] 上行数据信号
SDD[1]～SDD[n-1] 下行数据信号
SF[1]～SF[n-1] 故障信号
VBM[1]～VBM[n] 电压
VDD 电源正端
VH[n] 使能位准
VL[1] 禁止位准
VPCK 电池系统电压
具体实施方式
本发明中的附图均属示意，主要意在表示各电路间的耦接关系，以及各信号波形之间的关系，至于电路、信号波形与频率则并未依照比例绘制。
请参阅图2，图2显示本发明的电池系统的一种实施例示意图(电池系统1000)，如图2所示，在一实施例中，电池系统1000包括多个电池模块100[1]～100[n]，其中该多个电池模块100[1]～100[n]以菊链拓朴互相耦接，且根据一通信接口协议，通过菊链拓朴(daisy chain)方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，其中电池模块100[1]～100[n]分别安排为操作于底端模式的一底端电池模块100[1]、操作于顶端模式的一顶端电池模块100[n]，以及操作于中间模式的至少一中间电池模块100[2]～100[n-1](100[n-1]虽于图中未示出，但本领域技术人员可根据本发明的教示推知，下文中与电池模块100[n-1]相关的细节亦同)。
具体而言，在一实施例中，所述的通信接口协议例如可为集成电路总线协议(Inter-Integrated Circuit-I2C Bus，简称I2C)。请同时参阅图3，图3显示本发明的电池系统以菊链拓朴方式进行数据传输的一实施例的波形图。如图3所示，在对应于集成电路总线协议的本实施例中，所述的数据封包(如图3所示的数据封包pkt1～pkt5)例如可具有预设数量为9的时钟脉冲(例如上行时钟信号SCL[1]～SCL[3])以进行数据同步传输，其中包括一个用以触发同步传送及接收确认信号(Acknowledge,ACK)的时钟脉冲，其细节容后详述。
请继续参阅图2与图3，在以I2C进行数据传输时，多个电池模块100[1]～100[n]会根据一地址信息而判断何者为目标模块。举例来说，在图3中的数据封包pkt1中，上行数据信号SDU[3]的前7个位的数据(例如图3所示的“0000100”)即为地址信息，本实施例中，地址信息“0000100”例如对应于电池模块100[4]，换言之，底端电池模块100[1]在本实施例中将与电池模块100[4]进行通信或数据交换，其细节容后详述。
请继续参阅图2，电池模块(100[1]～100[n])各自包括电池单元(对应于120[1]～120[n])以及电池控制电路(对应于110[1]～110[n])。在一实施例中，电池单元包括彼此串联的多个电池，其中电池单元120[1]～120[n]分别于各自对应的正端(耦接于电源正端VDD)及负端(耦接于电源正端VDD)之间输出电池单元电压VBM[1]～VBM[n]。需说明的是，在一些实施例中，电池单元也可仅包括一个电池。
电池模块100[1]～100[n]的各电池单元120[1]～120[n]依序彼此串联，以于电池系统1000的电池输出正端PCK+与电池输出负端PCK-之间输出电池系统电压VPCK。
就一观点而言，电池模块100[1]～100[n]在硬件配置上为相同的电池模块，电池模块可操作于底端模式(例如对应于底端电池模块100[1])、顶端模式(例如对应于顶端电池模块100[n])或中间模式(例如对应于中间电池模块100[2]～100[n-1])。
请继续参阅图2，电池控制电路110[1]～110[n]分别通过各自的电源正端VDD与电源负端GND受电于电池单元电压VBM[1]～VBM[n]，用以检测该电池单元的电压及/或控制对应的电池单元120[1]～120[n]，举例而言，电池控制电路用以提供电池单元例如于充电时的过高电压保护、放电时的过低电压保护，而在具有多个电池的电池单元的配置下，电池控制电路还可用以控制各电池间的电压平衡。此外，电池控制电路还提供了以菊链拓朴耦接的电池模块之间的通信功能。
在一具体的实施例中，电池控制电路110[1]～110[n]分别对电池单元120[1]～120[n]中的各个电池进行电压平衡控制，使得电池单元120[1]～120[n]中的各个电池达到电压平衡，换言之，使得某一电池单元(例如电池单元120[1])内的各个电池达到电压平衡，所述的“电压平衡”是指，在充电或放电的过程中，各个电池的电压受控制而大致上为相等。进一步地，在一具体的实施例中，通过上述电池单元内(例如电池单元120[1])的各个电池达到电压平衡，也因而可达成电池单元间(例如电池单元120[1]～120[n])的各个电池单元电压VBM[1]～VBM[n]之间达到电压平衡。
请继续参阅图2，电池控制电路110[1]～110[n]各自包括多个端口，在一实施例中，多个端口包括：上行时钟输入端CKI、上行时钟输出端CKO、上行数据输入端DUI、上行数据输出端DUO、下行数据输入端DDI以及下行数据输出端DDO，其中电池模块100[1]～100[n]中的各自对应的电池控制电路110[1]～110[n]彼此通过对应的多个端口以菊链拓朴互相耦接。
请继续参阅图2，本实施中，电池控制电路110[1]～110[n]以菊链拓朴互相耦接的具体方式如下：一电池控制电路(例如110[1])于上行方向(如实线箭头所指的方向，下同)相邻的电池控制电路(例如110[2])之间，其上行时钟输出端CKO耦接于上行方向相邻的电池控制电路(110[2])的上行时钟输入端CKI，其上行数据输出端DUO耦接于上行方向相邻的电池控制电路(110[2])的上行数据输入端DUI，其下行数据输入端DDI耦接于上行方向相邻的电池控制电路(110[2])的下行数据输出端DDO。
请继续参阅图2，本实施中，上述的电池控制电路110[1]～110[n]依上行方向分别产生了对应的上行时钟信号SCL[1]～SCL[n-1]、上行数据信号SDU[1]～SDU[n-1]，以及下行数据信号SDD[1]～SDD[n-1]。
需特别说明的是，为便于说明，针对某一个特定的电池控制电路来说，会在其上行时钟输出端CKO、上行数据输出端DUO以及下行数据输出端DDO，分别产生对应的上行时钟输出信号、上行数据输出信号以及下行数据输出信号，且在其上行时钟输入端CKI、上行数据输入端DUI以及下行数据输入端DDI，分别接收对应的上行时钟输入信号、上行数据输入信号以及下行数据输入信号。
请继续参阅图2，具体以电池控制电路110[2]为例，电池控制电路110[2]会在其上行时钟输出端CKO、上行数据输出端DUO以及下行数据输出端DDO，分别产生对应的上行时钟输出信号(对应于上行时钟信号SCL[2])、上行数据输出信号(对应于上行数据信号SDU[2])以及下行数据输出信号(对应于下行数据信号SDD[1])，且在其上行时钟输入端CKI、上行数据输入端DUI以及下行数据输入端DDI，分别接收对应的上行时钟输入信号(对应于上行时钟信号SCL[1])、上行数据输入信号(对应于上行数据信号SDU[1])以及下行数据输入信号(对应于下行数据信号SDD[2])，其余电池模块的耦接与信号关系本领域技术人员可于本申请的教示下类推，在此不予赘述。
此外，在一实施例中，底端电池模块100[1]的电池控制电路110[1]的上行时钟输入端CKI与上行数据输入端DUI耦接于低位准(例如图中所示的禁止位准VL[1])。而在一实施例中，顶端电池模块100[n]的电池控制电路110[n]的下行数据输入端DDI耦接于高位准(例如图中所示的使能位准VH[n])。
请继续参阅图2与图3，根据本发明，在一实施例中，底端电池模块100[1]的对应的电池控制电路110[1]于上行时钟输出端CKO产生对应于通信接口协议(如I2C)的上行时钟输出信号(对应于上行时钟信号SCL[1])，其中所述的上行时钟输出信号SCL[1]具有预设数量加上一总补入数量的时钟脉冲，其中总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得底端电池模块100[1]得以根据上行时钟输出信号CKO的触发而同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
详言之，在如I2C此类主从式的序列式通信接口协议中，时钟信号由接口主控制器(master，例如对应于图2与图3实施例中的底端电池控制电路110[1])负责发出，而接口次控制器(slave，例如对应于图2实施例中的中间电池控制电路110[4])则根据由接口主控制器(master)所发出时钟信号进行确认信息的响应、数据的写入或数据的读出。然而，当如I2C此类主从式的序列式通信接口协议被应用于例如本发明的具有菊链拓朴的电池系统时，在接口次控制器(slave)根据由接口主控制器(master)所发出时钟信号进行确认信号的响应、数据的写入或数据的读出，并依菊链拓朴顺序依次传递回接口主控制器(master)时，会造成因菊链拓朴排列造成的时钟差值。例如，图3中，若底端电池控制电路110[1])仅发出符合I2C的预设数量9个时钟脉冲(例如图3中的数据封包pkt1中的前9个时钟脉冲)，则当传递至中间电池控制电路110[4]时，虽可使中间电池控制电路110[4]发出确认信号(ACKD[3])，然而却无法通过菊链拓朴继续依下行方向(如图2虚线箭头所指的方向，下同)依次传递回底端电池控制电路110[1]。
为了解决上述的问题，根据本发明，在一实施例中，如图3中的数据封包pkt1中，电池控制电路110[1]于上行时钟输出端CKO产生对应的上行时钟输出信号SCL[1]时，会补入一总补入数量的时钟脉冲，换言之，所述的上行时钟输出信号SCL[1]具有预设数量加上一总补入数量的时钟脉冲，由此补偿菊链拓朴排列造成的时钟差值，使得底端电池模块100[1]得以根据上行时钟输出信号CKO同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
上述的时钟差值是指，当一电池模块依下行方向传递信号给下行方向的另一电池模块时，该另一电池模块需多产生一定补入数量的上行时钟输出信号CKO，才能让该电池模块所传送的信号菊链拓朴依次传递至该另一电池模块，在一实施例中，此补入数量相关于该电池模块与该另一电池模块在菊链拓朴排列之间的间距。
在一实施例中，如图3所示，所述的总补入数量对应于操作于底端模式的底端电池模块100[1]与目标模块在菊链拓朴中排列的间距减1，例如，假设目标模块为电池模块100[4]，而底端电池模块100[1]与目标模块(100[4])在菊链拓朴中排列的间距则为3(即，4-1＝3)，在此情况下，本实施例中，所述的总补入数量则为2(即，3-1＝2)，详言之，如图3所示，在一个数据封包中(例如数据封包pkt1)，底端电池模块100[1]所产生的上行时钟输出信号SCL[1]共具有11个(即，9+2＝11)的时钟脉冲，由此补偿菊链拓朴排列造成的时钟差值，使得底端电池模块100[1]得以根据上行时钟输出信号CKO同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。由于所述的总补入数量相关于底端电池模块100[1]与目标模块(100[4])在菊链拓朴中排列的间距，因此，在上述的间距大于等于2的情况下，就有必要补入时钟脉冲，因此，就一角度而言，根据本发明，总补入数量大于等于1。
此外，值得说明的是，上述的实施例中，是以底端电池模块100[1]作为接口主控制器，因此前述的总补入数量计算是以底端电池模块100[1]与目标模块在菊链拓朴中排列的间距为基础，然而，这并非限制，在其他实施例中，若接口主控制器并非底端电池模块100[1]，则总补入数量计算则改以作为接口主控制器的电池模块与目标模块在菊链拓朴中排列的间距为基础。另外值得注意的是，底端电池模块100[1]也可以仅是代为发出与接收另外的接口主控制器所需的信号的实体阶层，而非实质的接口主控制器，换言之，在其他实施例中，可由上述电池控制电路110[1]～110[n]之外的控制电路作为接口主控制器，举例而言，也可以采用如图2中所示的主控电路200作为I2C等通信接口协议的接口主控制器。还需说明的是，底端电池控制电路110[1]与主控电路200之间可通过例如但不限于I2C或SPI等通信端口进行通信与数据交换。
请继续参阅图2与图3，根据本发明，在一实施例中，操作于中间模式或操作于顶端模式、且判断为目标模块的电池模块(例如电池模块100[4])，其对应的电池控制电路(例如对应于电池控制电路110[4])自电池控制电路110[4]的上行数据输入端DUI接收上行数据输入信号(例如对应于上行数据信号SDU[3])，且自上行时钟输入端CKI接收上行时钟输入信号(例如对应于上行时钟信号SCL[3])，且根据上行数据输入信号(SDU[3])而于下行数据输出端DDO产生对应的下行数据输出信号(例如对应于下行数据信号SDD[3])。
具体举例而言，在图3中的数据封包pkt1中，于上行时钟信号SCL[3]的前8个时钟脉冲中，电池控制电路110[4]受上行时钟信号SCL[3]触发而同步接收上行数据信号SDU[3]，亦即如图3中，数据封包pkt1中的上行数据信号SDU[3]所包含的地址信息“0000100”，电池控制电路110[4]在解析地址信息“0000100”而确认电池控制电路110[4]对应的电池模块100[4]是目标模块，且确认收到写入指令(数据封包pkt1中的上行数据信号SDU[3]所包含的W)后，电池控制电路110[4]在上行时钟信号SCL[3]的第9个时钟脉冲时触发而同步于下行数据输出端DDO产生对应的下行数据信号SDD[3]，亦即，如图3中的下行确认信号ACKD[3]，用以确认目标模块(电池模块100[4])已收到上行数据输入信号SDU[3]所包含的完整数据。
值得注意的是，在一实施例中，作为目标模块的电池模块100[4]在一数据封包中(如数据封包pkt1)所收到的时钟脉冲的个数等于前述的预设数量，例如本实施例中的9个时钟脉冲。
请同时参阅图3与图4，图4显示本发明的电池系统以菊链拓朴方式进行数据传输的另一实施例的波形图。根据本发明，操作于中间模式或操作于顶端模式、且判断为目标模块的电池模块(例如电池模块100[4])，其对应的下行数据信号(SDD[3])除了上述的下行确认信号ACKD[3]之外，还可包括以下的至少之一：目标模块中的目标缓存器中的读出数据，及/或对应于读出数据的下行数据封包检查信息。
详言之，在一实施例中，如图4所示，目标模块(电池模块100[4])对应的下行数据信号(SDD[3])，在数据封包pkt9中，送出了目标缓存器中的1个字节的读出数据，亦即，数据封包pkt9的d7～d0。而在数据封包pkt10中，目标模块(电池模块100[4])对应的下行数据信号(SDD[3])则送出了对应于前述读出数据的下行数据封包检查信息p7～p0，其中，数据封包检查信息用以将读出数据进行错误修正编码，以使得接收端可于接收后对数据封包数据进行错误检查或修正。
请继续参阅图2、图3与图4，根据本发明，操作于中间模式且判断不是目标模块的各个电池模块(例如图2中的电池模块100[2])，其对应的电池控制电路(110[2])自上行时钟输入端CKI接收上行时钟输入信号(对应于上行时钟信号SCL[1])，自上行数据输入端DUI接收上行数据输入信号(例如对应于上行数据信号SDU[1])，自下行数据输入端DDI接收下行数据输入信号(对应于下行数据信号SDD[2])，且根据上行时钟输入信号(SCL[1])而于上行时钟输出端CKO产生对应的上行时钟输出信号(对应于上行时钟信号SCL[2])，且根据上行数据输入信号(SDU[1])而于上行数据输出端DUO产生对应的上行数据输出信号(对应于上行数据信号SDU[2])，且根据下行数据输入信号(SDD[2])而于下行数据输出端产生对应的下行数据输出信号(对应于下行数据信号SDD[1])。需说明的是，上述的上行数据信号SDU[2]同步于上行时钟输出信号(对应于上行时钟信号SCL[2])，而下行数据信号SDD[1]则同步于上行时钟输入信号(对应于上行时钟信号SCL[1])。
值得注意的是，如图3与图4所示，本实施例中，在一个数据封包内(如pkt1)，上行时钟输出信号(SCL[2])的时钟脉冲数量较上行时钟输入信号(SCL[1])的时钟脉冲数量少1个，具体而言，本实施例中，如前所述，在一个数据封包中(例如数据封包pkt1)，上行时钟输入信号(SCL[1])的时钟脉冲数量为11，而上行时钟输出信号(SCL[2])的时钟脉冲数量为10个。
再举一例，同样是操作于中间模式且判断不是目标模块的电池模块100[3])，其对应的上行时钟输出信号(SCL[3])的时钟脉冲数量较上行时钟输入信号(SCL[2])的时钟脉冲数量少1个，具体而言，本实施例中，如前所述，在一个数据封包中(例如数据封包pkt1)，上行时钟输入信号(SCL[2])的时钟脉冲数量为10，而上行时钟输出信号(SCL[3])的时钟脉冲数量为9个。
就一观点而言，操作于中间模式且判断不是目标模块的各个电池模块，其对应的上行时钟输出信号具有预设数量加上补入数量的时钟脉冲，其中补入数量对应于电池模块与目标模块在菊链拓朴中排列的间距减1。具体举例来说，电池模块100[2]与目标模块(电池模块100[4])电池模块100[2]在菊链拓朴中排列的间距为2，因此，对应的上行时钟输出信号(SCL[2])的时钟脉冲数量为10个(亦即，9+2-1)。
请继续参阅图3与图4，在一实施例中，底端电池模块100[1](对应于接口主控制器)的对应的电池控制电路110[1]于上行数据输出端DUO产生上行数据输出信号(对应于SDU[1])，且自下行数据输入端DDI接收下行数据输入信号(对应于SDD[1])，其中上行数据输出信号(SDU[1])所承载的信息可包括以下的至少之一：(1)目标模块的地址信息(例如数据封包pkt1、pkt6与pkt8中的地址信息“0000100”)；(2)目标模块中的目标缓存器的地址(例如数据封包pkt2与pkt7的目标缓存器的地址字节r7～r0)；(3)读取指令(例如数据封包pkt8的位“R”)；(4)写入指令(例如数据封包pkt1与pkt6的位“W”)；(5)写入数据(例如数据封包pkt3与pkt4的数据字节d7～d0)；(6)对应于写入数据的上行数据封包检查信息(例如数据封包pkt5的上行数据封包检查字节p7～p0)；及/或(7)上行确认信号ACKU(例如数据封包pkt10的上行确认信号ACKU[1])，其中上行确认信号ACKU[1]用以确认底端电池模块100[1]已接收到下行数据输入信号。
请继续参阅图2、图3与图4，值得注意的是，上述操作于中间模式且判断不是目标模块(例如电池模块100[2])，其在图3与图4对应的各个数据封包中，电池模块100[2]都如实地将例如前述各数据封包中的数据依上行方向或下行方向复制后传送输出，例如，在数据封包pkt3与pkt4中，将上行数据信号SDU[1](写入数据字节d7～d0)复制，而同步于上行时钟信号SCL[2]以输出上行数据信号SDU[2](写入数据字节d7～d0)，又如，在数据封包pkt9中，将下行数据信号SDD[2](写入数据字节d7～d0)复制，而同步于下行时钟信号SCL[1]以输出下行数据信号SDD[1](写入数据字节d7～d0)，其余复制的细节可由图2、图3与图4的实施例推知。
就一观点而言，上述的补入数量或总补入数量的时钟脉冲，对上行方向的各个电池控制电路(电池控制电路110[2]～110[4])而言，是用来向上传送这些对应数量的补入的时钟脉冲以使各个电池控制电路通过各自的下行数据输出端传送出对应的下行数据信号。此外，以数据封包pkt1为例，从另外一个角度来说，对于某一个有补入时钟脉冲的电池控制电路来说(例如电池控制电路110[1])，在发送完上行数据信号SDU[1]后(亦即，前8个时钟脉冲)，需等待总补入数量(或补入数量)个时钟脉冲(亦即，2个时钟脉冲)后，于下一个时钟脉冲(亦即，第11个)才同步取得下行数据信号SDD[1]的确认信号ACKD[1]。详言之，确认信号ACKD[3]与确认信号ACKD[1]之间，具有2个时钟脉冲的时钟差值，而就时间上而言，实际上则具有2个时钟脉冲减去2个传递延迟的时间差值，其余关系可依此类推。
请参阅图5与图6，图5显示本发明的电池系统的一种实施例示意图，图6显示对应于图5的操作波形图。
如图5中所示，电池系统1001中的各电池控制电路110[1]～110[n]还包括下行故障输入端FTI以及下行故障输出端FTO，在一实施例中，电池控制电路110[1]～110[n]于侦测到故障(例如前述的过高电压或过低电压)发生时，于下行故障信号输出端FTO产生下行故障输出信号(对应于如图5所示的故障信号SF[1]～SF[n-1])。在另一实施例中，电池控制电路则可用以通过菊链拓朴传递由其他的电池控制电路所传送出的故障信号，举例而言，电池控制电路110[2]自其下行故障输入端FTI接收到来自上行方向相邻的电池模块(即，其中的电池控制电路110[3])所送出的下行故障输入信号时(对应于如图5所示的故障信号SF[2])，于对应的下行故障信号输出端FTO产生下行故障输出信号(对应于如图5所示的故障信号SF[1])。在一实施例中，电池系统1001根据上述的下行故障输出信号关断电池系统1001与其外部之间的电流连接路径。具体而言，关断电池系统1001与其外部之间的电流连接路径的方式例如可通过将底端开关SB关断而达成。
请继续参阅图6，需说明的是，前述故障信号SF[1]～SF[n-1]以菊链拓朴依下行方向传递时，不需同步于前述的时钟脉冲，换言之，前述故障信号SF[1]～SF[n-1]可以采取异步的方式，以菊链拓朴依下行方向传递，由于异步传递方式仅具有电池控制电路自身的传递延迟，因此可以更实时地将故障状态报告给例如主控电路200知悉，并采取例如上述的保护操作。于值得注意的是，上述的异步通信并不限于故障信号，任何其他有必要的异步信号亦可同时采用。此外，本实施例说明了，根据本发明，在菊链拓朴的架构下，可同时采取同步的通信接口协议及异步的信号进行通信，而同时获得各自的优点。
以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，亦可以组合应用，举例而言，两个或以上的实施例可以组合运用，而一实施例中的部分组成亦可用以取代另一实施例中对应的组成部件。此外，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，举例而言，本发明所称“根据某信号进行处理或运算或产生某输出结果”，不限于根据该信号的本身，亦包含于必要时，将该信号进行电压电流转换、电流电压转换、及/或比例转换等，之后根据转换后的信号进行处理或运算产生某输出结果。由此可知，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。

Claims (29)

1.一种第一电池模块，适用于一电池系统，与该电池系统中的其他第二电池模块以菊链拓朴彼此耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，其中该第一电池模块与该第二电池模块之一根据一地址信息判断为一目标模块，该第一电池模块于菊链拓朴中操作于一底端模式、一中间模式或一顶端模式；该第一电池模块包含：
一电池单元，包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；以及
一电池控制电路，受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元，其中该电池控制电路包括一上行时钟输出端；
其中当该第一电池模块操作于该底端模式时，该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
2.如权利要求1所述的第一电池模块，其中该总补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
3.如权利要求1所述的第一电池模块，其中当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该电池控制电路自该上行数据输入端接收一上行数据输入信号，且自该上行时钟输入端接收一上行时钟输入信号，且根据该上行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该下行数据输出信号同步于该上行时钟输入信号，且该上行时钟输入信号具有预设数量的时钟脉冲。
4.如权利要求3所述的第一电池模块，其中当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该下行数据输出信号包括以下的至少之一：
(1)一下行确认信号，用以确认该目标模块已收到该上行数据输入信号；
(2)该目标模块中的一目标缓存器中的一读出数据；及/或
(3)对应于该读出数据的一下行数据封包检查信息。
5.如权利要求3所述的第一电池模块，其中该电池控制电路还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该电池控制电路自该上行时钟输入端接收一上行时钟输入信号，自该上行数据输入端接收一上行数据输入信号，自该下行数据输入端接收一下行数据输入信号，且根据该上行时钟输入信号而于该上行时钟输出端产生对应的一上行时钟输出信号，且根据该上行数据输入信号而于该上行数据输出端产生对应的一上行数据输出信号，且根据该下行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该上行时钟输出信号的时钟脉冲数量较上行时钟输入信号的时钟脉冲数量少1个。
6.如权利要求5所述的第一电池模块，其中当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该上行时钟输出信号具有该预设数量加上一补入数量的时钟脉冲，其中该补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1。
7.如权利要求1所述的第一电池模块，其中该电池控制电路还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该底端模式时，该电池控制电路于该上行数据输出端产生一上行数据输出信号，且自该下行数据输入端接收一下行数据输入信号，其中该上行数据输出信号包括以下的至少之一：
(1)该目标模块的该地址信息；
(2)该目标模块中的一目标缓存器的地址；
(3)一读取指令；
(4)一写入指令；
(5)一写入数据；
(6)对应于该写入数据的一上行数据封包检查信息；及/或
(7)一上行确认信号，用以确认该第一电池模块已接收到该下行数据输入信号。
8.如权利要求1所述的第一电池模块，其中该通信接口协议为集成电路总线协议。
9.如权利要求1所述的第一电池模块，其中该电池控制电路还包括一下行故障输入端以及一下行故障输出端，其中：
该电池控制电路于侦测到一故障发生时，于该下行故障信号输出端产生一下行故障输出信号；或者
该电池控制电路自该下行故障输入端接收到一下行故障输入信号时，于该下行故障信号输出端产生该下行故障输出信号；
其中该电池系统根据该下行故障输出信号关断该电池系统与其外部之间的电流连接路径。
10.如权利要求1所述的第一电池模块，其中该第二电池模块具有与该第一电池模块相同的结构。
11.一种电池系统，包含多个电池模块，其中该多个电池模块以菊链拓朴互相耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，该多个电池模块分别安排为操作于一底端模式的一底端电池模块、操作于一顶端模式的一顶端电池模块，以及操作于一中间模式的至少一中间电池模块，其中该多个电池模块之一根据一地址判断为一目标模块；各该电池模块包括：
一电池单元，包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；以及
一电池控制电路，受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元；
其中该多个电池模块的各电池单元依序彼此串联，以于该电池系统的一电池输出正端与一电池输出负端之间输出一电池系统电压；
其中各该电池控制电路包括多个端口，该多个端口包括：一上行时钟输入端、一上行时钟输出端、一上行数据输入端、一上行数据输出端、一下行数据输入端以及一下行数据输出端，其中该多个电池模块中的各自对应的该电池控制电路彼此通过对应的该多个端口以菊链拓朴互相耦接；
其中该底端电池模块的对应的该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
12.如权利要求11所述的电池系统，其中该总补入数量对应于该电池模块与该目标模块在菊链拓朴中排列的一间距减1，由此补偿菊链拓朴排列造成的时钟差值，使得该电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
13.如权利要求11所述的电池系统，其中操作于该中间模式或操作于该顶端模式、且判断为该目标模块的该电池模块，其对应的该电池控制电路自该上行数据输入端接收一上行数据输入信号，且自该上行时钟输入端接收一上行时钟输入信号，且根据该上行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该下行数据输出信号同步于该上行时钟输入信号，且该上行时钟输入信号具有预设数量的时钟脉冲。
14.如权利要求13所述的电池系统，其中操作于该中间模式或操作于该顶端模式、且判断为该目标模块的该电池模块，其对应的该下行数据输出信号包括以下的至少之一：
(1)一下行确认信号，用以确认该目标模块已收到该上行数据输入信号；
(2)该目标模块中的一目标缓存器中的一读出数据；及/或
(3)对应于该读出数据的一下行数据封包检查信息。
15.如权利要求13所述的电池系统，其中操作于该中间模式且判断不是该目标模块的各个该电池模块，其对应的该电池控制电路自该上行时钟输入端接收一上行时钟输入信号，自该上行数据输入端接收一上行数据输入信号，自该下行数据输入端接收一下行数据输入信号，且根据该上行时钟输入信号而于该上行时钟输出端产生对应的一上行时钟输出信号，且根据该上行数据输入信号而于该上行数据输出端产生对应的一上行数据输出信号，且根据该下行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该上行时钟输出信号的时钟脉冲数量较上行时钟输入信号的时钟脉冲数量少1个。
16.如权利要求15所述的电池系统，其中操作于该中间模式且判断不是该目标模块的各个该电池模块，其对应的该上行时钟输出信号具有该预设数量加上一补入数量的时钟脉冲，其中该补入数量对应于该电池模块与该目标模块在菊链拓朴中排列的一间距减1。
17.如权利要求11所述的电池系统，其中该底端电池模块的对应的该电池控制电路于该上行数据输出端产生一上行数据输出信号，且自该下行数据输入端接收一下行数据输入信号，其中该上行数据输出信号包括以下的至少之一：
(1)该目标模块的该地址信息；
(2)该目标模块中的一目标缓存器的地址；
(3)一读取指令；
(4)一写入指令；
(5)一写入数据；
(6)对应于该写入数据的一上行数据封包检查信息；及/或
(7)一上行确认信号，用以确认该电池模块已接收到该下行数据输入信号。
18.如权利要求11所述的电池系统，其中该通信接口协议为集成电路总线协议。
19.如权利要求11所述的电池系统，其中各该电池控制电路还包括一下行故障输入端以及一下行故障输出端，其中：
该电池控制电路于侦测到一故障发生时，于该下行故障信号输出端产生一下行故障输出信号；或者
该电池控制电路自该下行故障输入端接收到来自上行方向相邻的该电池模块所送出的一下行故障输入信号时，于对应的该下行故障信号输出端产生该下行故障输出信号；
其中该电池系统根据该下行故障输出信号关断该电池系统与其外部之间的电流连接路径。
20.如权利要求11所述的电池系统，其中该电池系统中的每一电池模块各自的该电池单元具有多个彼此串联的电池，其中各该电池控制电路对于对应的该电池单元中的各个电池进行电压平衡控制，使得该电池单元中的各个电池达到电压平衡。
21.如权利要求11所述的电池系统，其中该电池系统中的每一电池模块各自的该电池单元具有多个彼此串联的电池，其中各该电池控制电路对于对应的该电池单元中的各个电池进行电压平衡控制，使得该电池单元中的各个电池达到电压平衡，且使得该多个电池模块的各电池单元之间达到电压平衡。
22.一种电池控制电路，适用于一第一电池模块，该第一电池模块适用于一电池系统，该第一电池模块与该电池系统中的其他第二电池模块以菊链拓朴彼此耦接，且根据一通信接口协议，通过菊链拓朴方式彼此进行数据传输，其中该通信接口协议以一数据封包进行数据传输，该数据封包具有一预设数量的时钟脉冲以进行数据同步传输，其中该第一电池模块与该第二电池模块之一根据一地址信息判断为一目标模块，该第一电池模块于菊链拓朴中操作于一底端模式、一中间模式或一顶端模式；该第一电池模块包括一电池单元，该电池单元包括至少一电池，其中该电池单元自该电池单元的正端及负端之间输出一电池单元电压；其中该电池控制电路的特征在于：
该电池控制电路受电于该电池单元电压，用以检测该电池单元的电压及/或控制该电池单元，其中该电池控制电路包括一上行时钟输出端；以及
当该第一电池模块操作于该底端模式时，该电池控制电路于该上行时钟输出端产生对应于该通信接口协议的一上行时钟输出信号，其中该上行时钟输出信号具有该预设数量加上一总补入数量的时钟脉冲，其中该总补入数量大于等于1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
23.如权利要求22所述的电池控制电路，其中该总补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1，由此补偿菊链拓朴排列造成的时钟差值，使得该第一电池模块得以根据该上行时钟输出信号同步接收自该目标模块以菊链拓朴传送而来的一下行数据信号。
24.如权利要求22所述的电池控制电路，其中当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该电池控制电路自该上行数据输入端接收一上行数据输入信号，且自该上行时钟输入端接收一上行时钟输入信号，且根据该上行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该下行数据输出信号同步于该上行时钟输入信号，且该上行时钟输入信号具有预设数量的时钟脉冲。
25.如权利要求24所述的电池控制电路，其中当该第一电池模块操作于该中间模式或该顶端模式时，且当该第一电池模块判断为该目标模块时，该下行数据输出信号包括以下的至少之一：
(1)一下行确认信号，用以确认该目标模块已收到该上行数据输入信号；
(2)该目标模块中的一目标缓存器中的一读出数据；及/或
(3)对应于该读出数据的一下行数据封包检查信息。
26.如权利要求24所述的电池控制电路，还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该电池控制电路自该上行时钟输入端接收一上行时钟输入信号，自该上行数据输入端接收一上行数据输入信号，自该下行数据输入端接收一下行数据输入信号，且根据该上行时钟输入信号而于该上行时钟输出端产生对应的一上行时钟输出信号，且根据该上行数据输入信号而于该上行数据输出端产生对应的一上行数据输出信号，且根据该下行数据输入信号而于该下行数据输出端产生对应的一下行数据输出信号；
其中该上行时钟输出信号的时钟脉冲数量较上行时钟输入信号的时钟脉冲数量少1个。
27.如权利要求26所述的电池控制电路，其中当该第一电池模块操作于该中间模式且当该第一电池模块判断不是该目标模块时，该上行时钟输出信号具有该预设数量加上一补入数量的时钟脉冲，其中该补入数量对应于该第一电池模块与该目标模块在菊链拓朴中排列的一间距减1。
28.如权利要求22所述的电池控制电路，还包括一上行数据输出端以及一下行数据输入端，其中当该第一电池模块操作于该底端模式时，该电池控制电路于该上行数据输出端产生一上行数据输出信号，且自该下行数据输入端接收一下行数据输入信号，其中该上行数据输出信号包括以下的至少之一：
(1)该目标模块的该地址；
(2)该目标模块中的一目标缓存器的地址；
(3)一读取指令；
(4)一写入指令；
(5)一写入数据；
(6)对应于该写入数据的一上行数据封包检查信息；及/或
(7)一上行确认信号，用以确认该第一电池模块已接收到该下行数据输入信号。
29.如权利要求22所述的电池控制电路，还包括一下行故障输入端以及一下行故障输出端，其中：
该电池控制电路于侦测到一故障发生时，于该下行故障信号输出端产生一下行故障输出信号；或者
该电池控制电路自该下行故障输入端接收到一下行故障输入信号时，于该下行故障信号输出端产生该下行故障输出信号；
其中该电池系统根据该下行故障输出信号关断该电池系统与其外部之间的电流连接路径。
CN201910885597.5A 2019-09-19 2019-09-19 电池系统及其中的电池模块及电池控制电路 Active CN112532332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910885597.5A CN112532332B (zh) 2019-09-19 2019-09-19 电池系统及其中的电池模块及电池控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910885597.5A CN112532332B (zh) 2019-09-19 2019-09-19 电池系统及其中的电池模块及电池控制电路

Publications (2)

Publication Number Publication Date
CN112532332A true CN112532332A (zh) 2021-03-19
CN112532332B CN112532332B (zh) 2023-08-29

Family

ID=74974017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910885597.5A Active CN112532332B (zh) 2019-09-19 2019-09-19 电池系统及其中的电池模块及电池控制电路

Country Status (1)

Country Link
CN (1) CN112532332B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588337A (zh) * 2004-09-15 2005-03-02 北京中星微电子有限公司 串行通信总线外部设备接口
CN104659852A (zh) * 2013-11-21 2015-05-27 联创汽车电子有限公司 电动汽车电池管理系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588337A (zh) * 2004-09-15 2005-03-02 北京中星微电子有限公司 串行通信总线外部设备接口
CN104659852A (zh) * 2013-11-21 2015-05-27 联创汽车电子有限公司 电动汽车电池管理系统

Also Published As

Publication number Publication date
CN112532332B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
TWI718661B (zh) 電池系統及其中之電池模組及電池控制電路
US8380905B2 (en) Isolated communication bus and related protocol
US9575133B2 (en) Voltage detection device
CN100511192C (zh) 用于具有位通道故障在线恢复的存储信道的方法、装置和系统
TWI781134B (zh) 電路裝置、電子機器及束線器
US8010724B2 (en) 12C/SMBus ladders and ladder enabled ICs
US20110087914A1 (en) I2c buffer clock delay detection method
US8861150B2 (en) Battery system
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
US11030138B2 (en) Circuit device, electronic device, and cable harness
US10509756B2 (en) Circuit device, electronic device, and cable harness
CN108959156B (zh) 电路装置、电子设备、电缆束及数据传输方法
CN112532332A (zh) 电池系统及其中的电池模块及电池控制电路
CN111052533B (zh) 电压检测电路
US8654870B2 (en) Communication method, communication system and communication device
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
US20110087812A1 (en) Multi-master bi-directional i2c bus buffer
US11194380B2 (en) Semiconductor device and control system using the same
CN114696403B (zh) 电源适配器
CN101430672B (zh) 相容i2c与系统管理两种总线的架构及时序缓冲装置
WO1982001607A1 (en) Data communication bus structure
CN116404278A (zh) 电池管理模块及其控制方法、电池管理系统及其控制方法
CN117059933A (zh) 用于测量电池单元电压的装置和方法
CN114880270A (zh) Spi设备及其数据传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant