CN112528589A - 一种应用于ddr接口系统传输性能检测的最坏情况激励 - Google Patents
一种应用于ddr接口系统传输性能检测的最坏情况激励 Download PDFInfo
- Publication number
- CN112528589A CN112528589A CN201910804849.7A CN201910804849A CN112528589A CN 112528589 A CN112528589 A CN 112528589A CN 201910804849 A CN201910804849 A CN 201910804849A CN 112528589 A CN112528589 A CN 112528589A
- Authority
- CN
- China
- Prior art keywords
- interface system
- ddr interface
- power supply
- ddr
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种应用于DDR接口系统传输性能检测的最坏情况激励，旨在为DDR接口系统进行信号完整性与电源完整性联合仿真时，提供一个全面体现信号与电源质量边界情况的激励。通过联合考虑信号线路非理想因素与电源网络最大噪声，使DDR接口系统联合仿真产生的结果能更加准确的确定DDR在工作时的信号与电源噪声裕量，使得仿真结果更加接近用户使用中可能出现的极端情况。仿真结果显示在相同的工作条件下，采用本文所提出的最坏情况激励的DDR接口系统相比于采用传统PRBS码激励的接口系统，最终输出眼图眼宽减小了61 pS，眼高减小了107 mV，整体减少了20%，能更好体现DDR接口系统实际应用中所会遇到的最坏工作条件。
Description
技术领域
本发明涉及集成电路领域，尤其涉及信号完整性与电源完整性联合仿真，为一种应用于DDR接口系统传输性能检测的最坏情况激励的产生方法。
背景技术
在过去，对于电子产品的研发，我们一般凭借经验对硬件电路进行布局布线，等硬件电路样板完成后再对其进行调试工作，如果样板出现问题再对其进一步分析找出问题的原因并重新修改设计文件。而每进行修改一次我们可能只解决了其中一部分的问题，某些潜在的问题并没有被我们及时发现。因此，我们对硬件电路的设计通常要经过反反复复地修改，才能确定最终的版本。这样做的代价是，不仅浪费了大量的人力物力，更要紧的是大大延长了新产品的上市时间，给生产造成不可挽回的损失。因此，在产品设计过程当中通过仿真的方法去分析解决信号完整性问题成为硬件工程师必须掌握的技术和方法。
对DDR接口系统传输性能的仿真研究主要分为两大部分，信号完整性与电源完整性。信号完整性问题主要包括码间串扰，线间串扰，信号反射以及损耗等，对应信号过冲，下冲，振铃和衰减等现象。PI问题主要由于电源平面电压递降以及电源噪声，导致器件无法获得干净的工作电压，最终在信号中产生噪声和抖动。
常用的仿真方法为分别针对信号完整性和电源完整性进行系统级仿真分析，满足规范中特别给出的信号眼图要求和电源噪声要求，常造成过度设计。而进行信号完整性与电源完整性联合仿真可以大幅度减少过度设计，但是需要能同时体现信号网络和电源网络的传输性能边界情况的激励。
发明内容
针对现有技术存在的问题，本发明一种应用于DDR接口系统传输性能检测的最坏情况激励，旨在为DDR接口系统进行信号完整性与电源完整性联合仿真时，提供一个全面体现信号与电源质量边界情况的激励，从而使DDR接口系统联合仿真产生的结果能更加准确的确定DDR在工作时的信号与电源噪声裕量，使得仿真结果更加准确。
一种应用于DDR接口系统传输性能检测的最坏情况激励，具体为：
步骤1：利用要仿真的DDR接口系统的发送与接收端口，提取出能体现电源网络电压噪声的模型，如IBIS5，IBIS Plus模型，或者在时间充裕的情况下直接利用电路设计部门提供的SPICE模型；
步骤2：将DDR接口系统的走线部分提取S参数模型，S参数模型至少包括电源网络和信号传输线路两部分，将发送端口，走线模型，接收端口整合入仿真软件中，搭建信号与电源完整性联合仿真的系统级仿真环境；
步骤3：在DDR接口系统仿真环境的基础上，提取系统的电源网络的频域阻抗曲线，曲线形状类似LC并联电路频域阻抗曲线，可以得到电源网络阻抗谐振峰值频率；
步骤4：利用移位寄存器和异或电路产生伪随机二进制序列（PRBS），其中PRBS码的码元长度设置为DDR系统工作周期的一半，得到PRBS码方波，同时产生以步骤3中得到的谐振频率为基频的方波；
步骤5：利用谐振频率方波对PRBS码方波进行选通，如图1，即当谐振频率方波为高电平时输出PRBS，为低电平时输出0；产生的选通后的波形为使整个DDR接口系统传输结果最差的最坏情况激励。
这种应用于DDR接口系统传输性能检测的最坏情况激励，在DDR接口系统信号完整性与电源完整性联合仿真中，能够同时体现随机输入情况下信号网络传输性能，以及最大的电源网络噪声。在仿真中采用此激励能够有效地确定系统在现实工作中的实际信号眼图裕量。
附图说明
图1是利用谐振频率方波对PRBS码方波进行选通的过程；
图2是利用专利提出的激励与普通PRBS码激励系统输出眼图比较。
具体实施方式
一种应用于DDR接口系统传输性能检测的最坏情况激励的产生方法，具体为：
步骤1：利用要仿真的DDR接口系统的发送与接收端口，提取出能体现电源网络电压噪声的模型，如IBIS5，IBIS Plus模型，或者在时间充裕的情况下直接利用电路设计部门提供的SPICE模型；
步骤2：将DDR接口系统的走线部分提取S参数模型，S参数模型至少包括电源网络和信号传输线路两部分，将发送端口，走线模型，接收端口整合入仿真软件中，搭建信号与电源完整性联合仿真的系统级仿真环境；
步骤3：在DDR接口系统仿真环境的基础上，提取系统的电源网络的频域阻抗曲线，曲线形状类似LC并联电路频域阻抗曲线，可以得到电源网络阻抗谐振峰值频率；
步骤4：利用移位寄存器和异或电路产生伪随机二进制序列（PRBS），其中PRBS码的码元长度设置为DDR系统工作周期的一半，得到PRBS码方波，同时产生以步骤3中得到的谐振频率为基频的方波；
步骤5：利用谐振频率方波对PRBS码方波进行选通，如图1，即当谐振频率方波为高电平时输出PRBS，为低电平时输出0；产生的选通后的波形为使整个DDR接口系统传输结果最差的最坏情况激励。
在产生最坏情况激励的过程中，最佳的情况为谐振频率方波周期为PRBS码方波周期的整数倍。因为在实际应用中无法将1 bit数据从中斩断，所以将需要适当加长谐振频率方波的周期，这种情况下体现的电源噪声便不是理论上的最大噪声，而是实际应用中的最大电源噪声。
另外，如果信号线路质量过差（这种情况极少发生），则需要提高谐振频率方波的占空比，牺牲激励一部分的谐振频率点幅值，来增加输入系统的PRBS码元数量。
图2为采用一款LPDDR4的接口系统搭建的仿真系统环境进行对比仿真产生的结果。其中(a)为通常应用于信号完整性仿真的PRBS码激励产生的输出眼图，（b）为本专利提出的最坏情况激励产生的输出眼图。经测量，采用最坏情况激励的输出眼图相比于采用PRBS码激励，眼宽减小61 pS，眼高减小107 mV，整体减小20%，更好的体现了系统的极端条件工作结果。
Claims (1)
1.一种应用于DDR接口系统传输性能检测的最坏情况激励，其特征在于：具体为：
步骤1：利用要仿真的DDR接口系统的发送与接收端口，提取出能体现电源网络电压噪声的模型，如IBIS5，IBIS Plus模型，或者在时间充裕的情况下直接利用电路设计部门提供的SPICE模型；
步骤2：将DDR接口系统的走线部分提取S参数模型，S参数模型至少包括电源网络和信号传输线路两部分，将发送端口，走线模型，接收端口整合入仿真软件中，搭建信号与电源完整性联合仿真的系统级仿真环境；
步骤3：在DDR接口系统仿真环境的基础上，提取系统的电源网络的频域阻抗曲线，曲线形状类似LC并联电路频域阻抗曲线，可以得到电源网络阻抗谐振峰值频率；
步骤4：利用移位寄存器和异或电路产生伪随机二进制序列PRBS，其中PRBS码的码元长度设置为DDR系统工作周期的一半，得到PRBS码方波，同时产生以步骤3中得到的谐振频率为基频的方波；
步骤5：利用谐振频率方波对PRBS码方波进行选通，即当谐振频率方波为高电平时输出PRBS，为低电平时输出0；产生的选通后的波形为使整个DDR接口系统传输结果最差的最坏情况激励。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910804849.7A CN112528589A (zh) | 2019-08-29 | 2019-08-29 | 一种应用于ddr接口系统传输性能检测的最坏情况激励 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910804849.7A CN112528589A (zh) | 2019-08-29 | 2019-08-29 | 一种应用于ddr接口系统传输性能检测的最坏情况激励 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112528589A true CN112528589A (zh) | 2021-03-19 |
Family
ID=74973974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910804849.7A Withdrawn CN112528589A (zh) | 2019-08-29 | 2019-08-29 | 一种应用于ddr接口系统传输性能检测的最坏情况激励 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112528589A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102541830A (zh) * | 2010-12-21 | 2012-07-04 | 深圳市恒扬科技有限公司 | 一种仿真平台中仿真报告生成的方法及装置 |
| CN106886636A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | 一种高速电路系统最坏电源噪声的精确预测方法 |
| CN107256309A (zh) * | 2017-06-09 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种高性能pcb的si、pi和emc协同设计方法 |
-
2019
- 2019-08-29 CN CN201910804849.7A patent/CN112528589A/zh not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102541830A (zh) * | 2010-12-21 | 2012-07-04 | 深圳市恒扬科技有限公司 | 一种仿真平台中仿真报告生成的方法及装置 |
| CN106886636A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | 一种高速电路系统最坏电源噪声的精确预测方法 |
| CN107256309A (zh) * | 2017-06-09 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种高性能pcb的si、pi和emc协同设计方法 |
Non-Patent Citations (5)
| Title |
|---|
| 孙美君等: "中国山水画3D皴法的计算机仿真算法", 《系统仿真学报》 * |
| 彭莎莎: "基于高速有损信令系统的最大失真分析算法", 《电子科技》 * |
| 李荔: "信号完整性与电源完整性的仿真分析与设计", 《电子质量》 * |
| 苏浩航: "基于混合仿真对高速电路电源网络的优化设计", 《航天返回与遥感》 * |
| 覃远年等: "超声波传感信号传输信道特性分析与测试", 《实验技术与管理》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953519A (en) | Method and system for generating electronic hardware simulation models | |
| JP4217220B2 (ja) | 検証支援プログラムおよび検証支援装置 | |
| US5867395A (en) | Gate netlist to register transfer level conversion tool | |
| US8504334B2 (en) | Simulating the transmission and simultaneous switching output noise of signals in a computer system | |
| Chen et al. | A new gate delay model for simultaneous switching and its applications | |
| US10237097B2 (en) | Worst case eye for multi-level pulse amplitude modulated links | |
| US20130031151A1 (en) | Incorporating noise and/or jitter into waveform generation | |
| US7725744B2 (en) | Method and apparatus to generate circuit energy models with multiple clock gating inputs | |
| US7333926B2 (en) | Method, apparatus, and computer program product for facilitating modeling of a combinatorial logic glitch at an asynchronous clock domain crossing | |
| CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
| US20060190857A1 (en) | Methods, systems and media for functional simulation of noise and distortion on an I/O bus | |
| CN105814806A (zh) | 使用叠加的串扰分析方法 | |
| CN104182570A (zh) | 用于实现集成电路的逻辑综合的方法和设备 | |
| US10467366B2 (en) | Methods and systems for simulating high-speed link designs | |
| US9391794B2 (en) | Generating worst case test sequences for non-linearly driven channels | |
| US20060290378A1 (en) | Estimation of average-case activity for digital state machines | |
| CN112232019B (zh) | 一种逻辑资源评估方法 | |
| CN112528589A (zh) | 一种应用于ddr接口系统传输性能检测的最坏情况激励 | |
| CN114611304B (zh) | 一种用于信号完整性仿真的激励信号生成方法及装置 | |
| US5526514A (en) | Method for circuit verification and multi-level circuit optimization based on structural implications | |
| CN110688815A (zh) | 一种基于访存码型的存储接口电路混合建模仿真方法 | |
| CN113791938B (zh) | 一种基于fpga芯片的高层次综合仿真验证方法及系统 | |
| US8032350B2 (en) | Techniques for generating and simulating a simulatable vector having amplitude noise and/or timing jitter added thereto | |
| CN115718249A (zh) | 一种面向ate的芯片测试向量转换方法 | |
| Lingambudi et al. | A case study of high-speed serial interface simulation with IBIS-AMI models |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210319 |
|
| WW01 | Invention patent application withdrawn after publication |