CN112514104A - 框架一体型掩模的制造方法 - Google Patents

框架一体型掩模的制造方法 Download PDF

Info

Publication number
CN112514104A
CN112514104A CN201980046545.7A CN201980046545A CN112514104A CN 112514104 A CN112514104 A CN 112514104A CN 201980046545 A CN201980046545 A CN 201980046545A CN 112514104 A CN112514104 A CN 112514104A
Authority
CN
China
Prior art keywords
mask
frame
temperature
manufacturing
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980046545.7A
Other languages
English (en)
Inventor
李炳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuluomao Materials Co ltd
Original Assignee
Wuluomao Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuluomao Materials Co ltd filed Critical Wuluomao Materials Co ltd
Publication of CN112514104A publication Critical patent/CN112514104A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

本发明涉及框架一体型掩模的制造方法。根据本发明的框架一体型掩模的制造方法，所述框架一体型掩模由至少一个掩模(100)与用于支撑掩模(100)的框架(200)形成为一体，其特征在于，包括以下步骤：(a)提供具有至少一个掩模单元区域(CR)的框架(200)；(b)将包括框架(200)的工艺区域的温度提升至第一温度(ET1)；(c)使掩模(100)与框架(200)的掩模单元区域(CR)对应；(d)将包括框架(200)的工艺区域的温度降低至第二温度(ET2)；(e)将掩模(100)的边缘的至少一部分粘合到框架(200)；以及(f)将包括框架(200)的工艺区域的温度降低至第三温度(LT)。

Description

框架一体型掩模的制造方法
技术领域
本发明涉及框架一体型掩模的制造方法。更具体地，涉及能够将掩模与框架形成一体，并且能够提高掩模与框架的粘合性，使各个掩模之间的对准(align)精确的框架一体型掩模的制造方法。
背景技术
最近，正在进行薄板制造中的有关电铸(Electroforming)方法的研究。电铸方法是在电解液中浸渍阳极和阴极，并施加电源，使金属薄板在阴极的表面上电沉积，因而是能够制造电极薄板并且有望大量生产的方法。
另一方面，作为OLED(有机发光二极管)制造工艺中形成像素的技术，主要使用FMM(Fine Metal Mask，精细金属掩模)方法，该方法将薄膜形式的金属掩模(Shadow Mask，阴影掩模)紧贴于基板并在所需位置沉积有机物。
在现有的OLED制造工艺中，将掩模制造成条状、板状等后，将掩模焊接固定到OLED像素沉积框架并使用。一个掩模上可以具备与一个显示器对应的多个单元。另外，为了制造大面积OLED，可将多个掩模固定于OLED像素沉积框架，在固定于框架的过程中，拉伸各个掩模，以使其变得平坦。调节拉伸力以使掩模的整体部分变得平坦是非常困难的作业。特别是，为了使各个单元全部变得平坦，同时对准尺寸仅为数μm至数十μm的掩模图案，需要微调施加到掩模各侧的拉伸力并且实时确认对准状态的高度作业要求。
尽管如此，在将多个掩模固定于一个框架过程中，仍然存在掩模之间以及掩模单元之间对准不好的问题。另外，在将掩模焊接固定于框架的过程中，掩模膜的厚度过薄且面积大，因此存在掩模因荷重而下垂或者扭曲的问题；由于焊接过程中焊接部分产生的皱纹、毛刺(burr)等，导致掩模单元的对准错位的问题等。
在超高清的OLED中，现有的QHD画质为500-600PPI，像素的尺寸达到约30-50μm，而4K UHD、8K UHD高清具有比之更高的-860PPI，-1600PPI等的分辨率。如此，考虑到超高清的OLED的像素尺寸，需要将各单元之间的对准误差缩减为数μm程度，超出这一误差将导致产品的不良，所以收率可能极低。因此，需要开发能够防止掩模的下垂或者扭曲等变形并且使对准精确的技术，以及将掩模固定于框架的技术等。
发明内容
技术问题
因此，本发明是为了解决上述现有技术中的问题而提出的，其目的在于，提供一种框架一体型掩模的制造方法，能够形成掩模与框架的一体式结构。
另外，本发明的目的在于，提供一种框架一体型掩模的制造方法，能够防止掩模下垂或者扭曲等变形并且使对准精确。
另外，本发明的目的在于，提供一种框架一体型掩模的制造方法，显著缩短制造时间，并且显著提升收率。
技术方案
本发明的上述目的通过一种框架一体型掩模的制造方法达成，所述框架一体型掩模由至少一个掩模与用于支撑掩模的框架形成一体，其包括以下步骤：(a)提供具有至少一个掩模单元区域的框架；(b)将包括框架的工艺区域的温度提升至第一温度；(c)将掩模对应至框架的掩模单元区域；(d)将包括框架的工艺区域的温度降低至第二温度；(e)将掩模的边缘的至少一部分粘合到框架；以及(f)将包括框架的工艺区域的温度降低至第三温度。
并且，本发明的所述目的通过一种框架一体型掩模的制造方法达成，所述框架一体型掩模由至少一个掩模与用于支撑掩模的框架形成一体，其包括以下步骤：(a)提供具有至少一个掩模单元区域的框架；(b)将掩模的温度提升至第一温度；(c)将掩模对应至框架的掩模单元区域；(d)将掩模的温度降低至第二温度；(e)将掩模的边缘的至少一部分粘合到框架；以及(f)将包括框架的工艺区域的温度降低至第三温度。
在步骤(d)中，将包括框架的工艺区域的温度维持在第二温度，可使进入包括框架的工艺区域的掩模的温度从第一温度降低至第二温度。
第一温度是高于或者等于OLED像素沉积工艺温度的温度，第二温度是比第一温度低3℃至10℃的温度，第三温度是至少低于第二温度的温度。
第一温度是45℃至60℃中的某一温度，第二温度是比第一温度低3℃至10℃的温度，第三温度是低于第二温度且20℃至30℃中的某一温度，OLED像素沉积工艺温度可以为25℃至45℃中的某一温度。
当掩模与掩模单元区域对应时，可以不对掩模进行拉伸。
在步骤(d)中，将工艺区域的温度降低至第二温度，可以使与框架对应的掩模在收缩预定程度的状态下进行对准。
在步骤(e)中，在掩模因收缩预定程度而受到张力(tension)从而被平坦地展开的状态下，可向掩模的焊接部照射激光，并将掩模粘合到框架上。
在步骤(f)中，当将工艺区域的温度降低至第三温度时，粘合到框架上的掩模会发生收缩并被施加张力(tension)。
在步骤(c)之前，将掩模附着到托盘，并且将托盘装载到框架上，从而可以将掩模对应至框架的掩模单元区域。
与掩模的焊接部对应的托盘部分上可形成有激光通过孔。
托盘为平板状，而且可以包括与掩模接触的一面的表面粗糙度Ra为100nm以下(超过0)的材料。
托盘的材料可包括晶圆(wafer)、玻璃(glass)、二氧化硅(silica)、耐热玻璃、石英(quartz)、氧化铝(Al2O3)中任意一个。
从托盘的上部照射的激光可经过激光通过孔照射到掩模的焊接部。
掩模和框架的材料可以为因瓦合金(invar)、超因瓦合金(super invar)、镍、镍-钴中任意一个。
有益效果
根据如上构成的本发明，掩模和框架能够形成一体式结构。
另外，根据本发明，能够防止掩模下垂或者扭曲等的变形，并且使对准精确。
另外，根据本发明，能够显著缩短制造时间，并且显著提高收率。
附图说明
图1是示出现有的OLED像素沉积用掩模的概略图。
图2是示出现有的将掩模粘合到框架的过程的概略图。
图3是示出在现有的拉伸掩模的过程中发生单元之间的对准误差的概略图。
图4是示出本发明的一实施例涉及的框架一体型掩模的主视图以及侧剖视图。
图5是示出本发明的一实施例涉及的框架的主视图以及侧剖视图。
图6是示出本发明的一实施例涉及的框架制造过程的概略图。
图7是示出本发明的另一实施例涉及的框架制造过程的概略图。
图8是示出本发明的一实施例涉及的掩模的概略图。
图9是示出本发明的一实施例涉及的附着有掩模的托盘的概略图。
图10是示出本发明的一实施例涉及的使掩模与框架的单元区域对应的状态的概略图。
图11是示出本发明的一实施例涉及的将掩模粘合到框架的单元区域的过程的概略图。
图12是示出本发明的一实施例涉及的将掩模依次粘合到单元区域的过程的概略图。
图13是示出本发明的一实施例涉及的将掩模粘合到框架的单元区域之后降低工艺区域温度的过程的概略图。
图14是示出本发明的一实施例涉及的利用框架一体型掩模的OLED像素沉积装置的概略图。
附图标记
50：托盘(tray) 51：激光通过孔
70：下部支撑体 100：掩模
110：掩模膜 200：框架
210：边缘框架部 220：掩模单元片材部
221：边缘片材部 223：第一栅格片材部
225：第二栅格片材部 1000：OLED像素沉积装置
C：单元、掩模单元
CR：掩模单元区域
DM：虚设部、掩模虚设部
ET1：将工艺区域的温度提升至第一温度
ET1：将工艺区域的温度从第一温度降低至第二温度
L：激光
LT：将工艺区域的温度从第二温度降低至第三温度
R：边缘框架部的中空区域
P：掩模图案
TS：张力
W：焊接
WB：焊珠
具体实施方式
后述的对于本发明的详细说明将参照附图，该附图将能够实施本发明的特定实施例作为示例示出。充分详细地说明这些实施例，以使本领域技术人员能够实施本发明。应当理解，本发明的多种实施例虽然彼此不同，但是不必相互排斥。例如，在此记载的特定形状、结构及特性与一实施例有关，在不脱离本发明的精神及范围的情况下，能够实现为其他实施例。另外，应当理解，各个公开的实施例中的个别构成要素的位置或配置，在不脱离本发明的精神及范围的情况下，可以变更。因此，后述的详细说明不应被视为具有限制意义，只要适当地说明，则本发明的范围仅由所附的权利要求书及其等同的所有范围限定。附图中相似的附图标记从多方面表示相同或相似的功能，为了方便起见，长度、面积、厚度及其形状可以夸大表示。
以下，将参照附图对本发明的优选实施例进行详细说明，以便本领域技术人员能够容易地实施本发明。
图1是示出现有的OLED像素沉积用掩模10的概略图。
参照图1，现有的掩模10可以以条式(Stick-Type)或者板式(Plate-Type)制造。图1的(a)中示出的掩模10作为条式掩模，可以将条的两侧焊接固定于OLED像素沉积框架并使用。图1的(b)中示出的掩模100作为板式掩模，可以使用于大面积的像素形成工艺。
在掩模10的主体(Body，或者掩模膜11)中，具备多个显示单元C。一个单元C与智能手机等的一个显示器(display)对应。单元C中形成有像素图案P，以便与显示器的各个像素对应。放大单元C时，显示与R、G、B对应的多个像素图案P。作为一示例，单元C中形成有像素图案P，以便具有70×140分辨率。即，大量的像素图案P形成集合，以构成一个单元C，并且多个单元C可以形成于掩模10上。
图2是示出现有的将掩模10粘合于框架20的过程的概略图。图3是示出在现有的拉伸F1—F2掩模10的过程中发生单元之间的对准误差的概略图。以图1的(a)示出的具备6个单元C(C1-C6)的条式掩模10为例进行说明。
参照图2的(a)，首先，应将条式掩模10平坦地展开。沿着条式掩模10的长轴方向施加拉伸力F1-F2，随着拉伸，展开条式掩模10。在该状态下，将条式掩模10装载在方框形状的框架20上。条式掩模10的单元C1-C6将位于框架20的框内部空白区域部分。框架20的尺寸可以足以使一个条式掩模10的单元C1-C6位于框内部空白区域，也可以足以使多个条式掩模10的单元C1-C6位于框内部空白区域。
参照图2的(b)，微调施加到条式掩模10的各侧的拉伸力F1-F2，同时对准后，随着焊接W条式掩模10侧面的一部分，将条式掩模10和框架20彼此连接。图2的(c)示出彼此连接的条式掩模10和框架的侧截面。
参照图3，尽管微调施加到条式掩模10的各侧的拉伸力F1-F2，但是显示出掩模单元C1-C3彼此之间对准不好的问题。例如，单元C1-C3的图案P之间的距离D1-D1”、D2-D2”彼此不同，或者图案P歪斜。由于条式掩模10具有包括多个(作为一示例，为6个)单元C1-C6的大面积，并且具有数十μm的非常薄的厚度，所以容易因荷重而下垂或者扭曲。另外，调节拉伸力F1-F2，以使各个单元C1-C6全部变得平坦，同时通过显微镜实时确认各个单元C1-C6之间的对准状态是非常困难的作业。
因此，拉伸力F1-F2的微小误差可能引起条式掩模10各单元C1-C3的拉伸或者展开程度的误差，由此，导致掩模图案P之间的距离D1-D1”、D2-D2”不同。虽然完美地对准以使误差为0是非常困难的，但是为了避免尺寸为数μm至数十μm的掩模图案P对超高清OLED的像素工艺造成坏影响，对准误差优选不大于3μm。将如此相邻的单元之间的对准误差称为像素定位精度(pixel position accuracy，PPA)。
另外，将大概6-20个条式掩模10分别连接在一个框架20，同时使多个条式掩模10之间，以及条式掩模10的多个单元C-C6之间的对准状态精确是非常困难的作业，并且只会增加基于对准的工艺时间，这将成为降低生产性的重要理由。
另一方面，将条式掩模10连接固定到框架20后，施加到条式掩模10的拉伸力F1-F2能够反向地作用于框架20。即，由于拉伸力F1-F2而绷紧拉伸的条式掩模10连接在框架20后，能够将张力(tension)作用于框架20。通常，该张力不大，不会对框架20产生大的影响，但是在框架20的尺寸实现小型化且强度变低的情况下，这种张力可能使框架20细微变形。如此，可能发生破坏多个单元C1-C6间的对准状态的问题。
鉴于此，本发明提出能够使掩模100与框架200形成一体式结构的框架200以及框架一体型掩模。与框架200形成一体的掩模100能够防止下垂或者扭曲等变形，并且精确地对准于框架200。当掩模100连接到框架200时，不对掩模100施加任何拉伸力，因此掩模100连接到框架200后，不会对掩模200施加引起变形的张力。并且，能够显著地缩短将掩模100一体地连接到框架200的制造时间，并且显著提升收率。
图4是示出本发明的一实施例涉及的框架一体型掩模的主视图(图4的(a))以及侧剖视图(图4的(b))，图5是示出本发明的一实施例涉及的框架的主视图(图5的(a))以及侧剖视图(图5的(b))。
参照图4以及图5，框架一体型掩模可以包括多个掩模100以及一个框架200。换句话说，将多个掩模100分别粘合于框架200的形态。以下，为了便于说明，以四角形状的掩模100为例进行说明，但是掩模100在粘合到框架200之前，可以是两侧具备用于夹持的突出部的条式掩模形状，粘合到框架200后，可以去除该突出部。
各个掩模100上形成有多个掩模图案P，一个掩模100可以形成有一个单元C。一个掩模单元C可以与智能手机等的一个显示器对应。掩模100可以以电铸(electroforming)方式形成，以便能够以薄的厚度形成。掩模100可以是热膨胀系数约为1.0×10-6/℃的因瓦合金(invar)或约为1.0×10-7/℃的超级因瓦合金(super invar)材料。由于这种材料的掩模100的热膨胀系数非常低，掩模的图案形状因热能变形的可能性小，在制造高分辨率的OLED中可用作FMM、阴影掩模(Shadow Mask)。此外，考虑到最近开发在温度变化值不大的范围内实施像素沉积工艺的技术，掩模100也可以是热膨胀系数比之略大的镍(Ni)、镍-钴(Ni-Co)等材料。掩模的厚度可以为2μm至50μm。
框架200可以以粘合多个掩模100的形式形成。包括最外围边缘在内，框架200可以包括沿着第一方向(例如，横向)、第二方向(例如，竖向)形成的多个角部。这种多个角部可以在框架200上划分待粘合掩模100的区域。
框架200可以包括大概呈四角形状、方框形状的边缘框架部210。边缘框架部210的内部可以是中空形状。即，边缘框架部210可以包括中空区域R。框架200可以由因瓦合金、超级因瓦合金、铝、钛等金属材料形成，考虑到热变形，优选由与掩模具有相同热膨胀系数的因瓦合金、超级因瓦合金、镍、镍-钴等材料形成，这些材料均可应用于所有作为框架200的构成要素的边缘框架部210、掩模单元片材部220。
另外，框架200具备多个掩模单元区域CR，并且可以包括连接到边缘框架部210的掩模单元片材部220。掩模单元片材部220与掩模100相同，可通过电铸形成，或者通过使用其他的成膜工艺形成。另外，掩模单元片材部220可以通过激光划线、蚀刻等在平面状片材(sheet)上形成多个掩模单元区域CR后，连接到边缘框架部210。或者，掩模单元片材部220可以将平面状的片材连接到边缘框架部210后，通过激光划线、蚀刻等形成多个掩模单元区域CR。本说明书中主要对首先在掩模单元片材部220形成多个掩模单元区域CR后，连接到边缘框架部210的情况进行说明。
掩模单元片材部220可以包括边缘片材部221以及第一栅格片材部223、第二栅格片材部225中的至少一种。边缘片材部221以及第一栅格片材部223、第二栅格片材部225是指在同一片材上划分的各个部分，它们彼此之间形成为一体。
边缘片材部221可以实质上连接到边缘框架部210。因此，边缘片材部221可以具有与边缘框架部210对应的大致四角形状、方框形状。
另外，第一栅格片材部223可以沿着第一方向(横向)延伸形成。第一栅格片材部223以直线形态形成，其两端可以连接到边缘片材部221。当掩模单元片材部220包括多个第一栅格片材部223时，各个第一栅格片材部223优选具有相同的间距。
另外，进一步地，第二栅格片材部225可以沿着第二方向(竖向)延伸形成，第二栅格片材部225以直线形态形成，其两端可以连接到边缘片材部221。第一栅格片材部223和第二栅格片材部225可以彼此垂直交叉。当掩模单元片材部220包括多个第二栅格片材部225时，各个第二栅格片材部225优选具有相同的间距。
另一方面，第一栅格片材部223之间的间距和第二栅格片材部225之间的间距，可以根据掩模单元C的尺寸而相同或不同。
第一栅格片材部223以及第二栅格片材部225虽然具有薄膜形态的薄的厚度，但是垂直于长度方向的截面的形状可以是诸如矩形、平行四边形的四边形形状、三角形形状等，边、角的一部分可以形成圆形。截面形状可以在激光划线、蚀刻等过程中进行调节。
边缘框架部210的厚度可以大于掩模单元片材部220的厚度。由于边缘框架部210负责框架200的整体刚性，可以以数mm至数cm的厚度形成。
就掩模单元片材部220而言，实际上制造厚片材的工艺困难，过厚，则有可能在OLED像素沉积工艺中有机物源600(参照图14)堵塞通过掩模100的路径。相反，过薄，则有可能难以确保足以支撑掩模100的刚性。由此，掩模单元片材部220优选比边缘框架部210的厚度薄，但是比掩模100更厚。掩模单元片材部220的厚度可以约为0.1mm至1mm。并且，第一栅格片材部223、第二栅格片材部225的宽度可以约为1-5mm。
在平面状片材中，除了边缘片材部221、第一栅格片材部223、第二栅格片材部225占据的区域以外，可以提供多个掩模单元区域CR(CR11-CR56)。从另一个角度来说，掩模单元区域CR可以是指在边缘框架部210的中空区域R中，除了边缘片材部221、第一栅格片材部223、第二栅格片材部225占据的区域以外的空白区域。
随着掩模100的单元C与该掩模单元区域CR对应，实际上可以用作通过掩模图案P沉积OLED的像素的通道。如前所述，一个掩模单元C与智能手机等的一个显示器对应。一个掩模100中可以形成有用于构成一个单元C的掩模图案P。或者，一个掩模100具备多个单元C且各个单元C可以与框架200的各个掩模单元区域CR对应，但是为了精确地对准掩模100，需要避免大面积掩模100，优选具备一个单元C的小面积掩模100。或者，也可以是具有多个单元C的一个掩模100与掩模200的一个掩模单元区域CR对应。此时，为了精确地对准，可以考虑具有2-3个单元C的掩模100与掩模200的一个掩模单元区域CR对应。
掩模200具备多个掩模单元区域CR，可以将各个掩模100以各个掩模单元C与各个掩模单元区域CR分别对应的方式粘合。各个掩模100可以包括形成有多个掩模图案P的掩模单元C以及掩模单元C周边的虚设部(相当于除了单元C以外的掩模膜110部分)。虚设部可以只包括掩模膜110，或者可以包括形成有与掩模图案P类似形态的预定的虚设图案的掩模膜110。掩模单元C与框架200的掩模单元区域CR对应，虚设部的一部分或者全部可以粘合于框架200(掩模单元片材部220)。由此，掩模100和框架200可以形成一体式结构。
另一方面，根据另一实施例，框架不是以将掩模单元片材部220粘合于边缘框架部210的方式制造，而是可以使用在边缘框架部210的中空区域R部分直接形成与边缘框架部210成为一体的栅格框架(相当于栅格片材部223、225)的框架。这种形态的框架也包括至少一个掩模单元区域CR，可以使掩模100与掩模单元区域CR对应，以制造框架一体型掩模。
下面，对框架一体型掩模的制造过程进行说明。
首先，可以提供图4及图5中所述的框架200。图6是示出本发明的一实施例涉及的框架200的制造过程的概略图。
参照图6的(a)，提供边缘框架部210。边缘框架部210可以是包括中空区域R的方框形状。
其次，参照图6的(b)，制造掩模单元片材部220。掩模单元片材部220使用电铸或者其他的成膜工艺制造平面状的片材后，通过激光划线、蚀刻等去除掩模单元区域CR部分，从而制成。本说明书中，以形成6×5的掩模单元区域CR(CR11-CR56)为例进行说明。可以存在5个第一栅格片材部223以及4个第二栅格片材部225。
然后，可以将掩模单元片材部220与边缘框架部210对应。在对应的过程中，可以在拉伸F1-F4掩模单元片材部220的所有侧部以使掩模单元片材部220平坦伸展的状态下，使边缘片材部221与边缘框架部210对应。在一侧部也能以多个点(作为图6的(b)的例，1-3点)夹持掩模单元片材部220并进行拉伸。另一方面，也可以不是所有侧部，而是沿着一部分侧部方向，拉伸F1、F2掩模单元片材部220。
然后，使掩模单元片材部220与边缘框架部210对应时，可以焊接W方式粘合掩模单元片材部220的边缘片材部221。优选地，焊接W所有侧部，以便掩模单元片材部220牢固地粘合于边缘框架部210。应当最大限度地靠近框架部210的角部侧进行焊接W，这样才能最大限度地减少边缘框架部210和掩模单元片材部220之间的翘起空间，并提高粘合性。焊接W部分可以以线(line)或者点(spot)形状生成，具有与掩模单元片材部220相同的材料，并可以成为将边缘框架部210和掩模单元片材部220连接成一体的媒介。
图7是示出本发明的另一实施例涉及的框架制造过程的概略图。图6的实施例首先制造具备掩模单元区域CR的掩模单元片材部220，之后粘合到边缘框架部210，而图7的实施例将平面状的片材粘合到边缘框架部210之后，形成掩模单元区域CR部分。
首先，如图6的(a)所示，提供包括中空区域R的边缘框架部210。
然后，参照图7的(a)，可以使平面状的片材(平面状的掩模单元片材部220＇)与边缘框架部210对应。掩模单元片材部220＇是还未形成掩模单元区域CR的平面状态。在对应的过程中，可以在拉伸F1-F4掩模单元片材部220＇的所有侧部以使掩模单元片材部220＇平坦伸展状态下，使其与边缘框架部210对应。在一侧部也能以多个点(作为图7的(a)的例，1-3点)夹持单元片材部220＇并进行拉伸。另一方面，也可以不是所有侧部，而是沿着一部分侧部方向，拉伸F1、F2掩模单元片材部220＇。
然后，使掩模单元片材部220＇与边缘框架部210对应时，可以焊接W方式粘合掩模单元片材部220＇的边缘部分。优选地，焊接W所有侧部，以便掩模单元片材部220＇牢固地粘合到边缘框架部220。应当最大限度地靠近边缘框架部210的角部侧进行焊接W，这样才能最大限度地减少边缘框架部210和掩模单元片材部220＇之间的翘起空间，并提升粘合性。焊接W部分可以以线(line)或者点(spot)形状生成，与掩模单元片材部220＇具有相同材料，并成为将边缘框架部210和掩模单元片材部220＇连接成一体的媒介。
然后，参照图7的(b)，在平面状的片材(平面状的掩模单元片材部220＇)上形成掩模单元区域CR。通过激光划线、蚀刻等，去除掩模单元区域CR部分的片材，从而可以形成掩模单元区域CR。本说明书中，以形成6×5的掩模单元区域CR(CR11-CR56)为例进行说明。当形成掩模单元区域CR时，可以构成掩模单元片材部220，其中，与边缘框架部210焊接W的部分成为边缘片材部221，并且具备5个第一栅格片材部223以及4个第二栅格片材部225。
图8是示出本发明的一实施例涉及的掩模100的概略图。
参照图8的(a)，可提供形成有多个掩模图案P的掩模100。掩模100可包括形成有多个掩模图案P的掩模单元C及掩模单元C周围的虚设部DM。虚设部DM与除单元C以外的掩模膜110部分对应，且可以只包括掩模膜110，或者包括形成有类似于掩模图案P形态的预定虚设图案的掩模膜110。虚设部DM对应掩模100的边缘且虚设部DM的一部分或者全部可粘合到框架200[掩模单元片材部220]。而且，可以以电铸方式制造因瓦合金、超因瓦合金材料的掩模100。
电铸中，用作阴极(cathode)的母板(mother plate)使用导电性材料。作为导电性材料，金属可以在表面上生成金属氧化物，在制造金属过程中会流入有杂质，多晶硅基材存在夹杂物或者晶界(Grain Boundary)，导电性高分子基材含有杂质的可能性高，并且强度、耐酸性等可能脆弱。将诸如金属氧化物、杂质、夹杂物、晶界等的妨碍在母板(或者阴极)表面均匀形成电场的要素称为“缺陷”(Defect)。由于缺陷(Defect)，无法对所述材料的阴极施加均匀的电场，有可能导致不均匀地形成一部分镀膜(掩模100)。
在实现UHD级别以上的超高画质像素中，镀膜以及镀膜图案(掩模图案P)的不均匀，有可能对形成像素产生不好的影响。例如，现有的QHD画质为500-600PPI，像素的尺寸达到约30-50μm，而4K UHD、8K UHD高清具有比之更高的-860PPI，-1600PPI等的分辨率。直接应用在VR机器的微显示器或插入VR机器中使用的微显示器以大约2000PPI以上级的超高画质为目标，且像素尺寸达到约5-10μm左右。在此使用的FMM、阴影掩模的图案宽度可为数μm-数十μm，优选小于30μm的尺寸，因此数μm尺寸的缺陷也是在掩模的图案尺寸中占据很大比重程度的尺寸。另外，为了去除所述材料的阴极的缺陷，可以进行用于去除金属氧化物、杂质等的附加的工艺，该过程中有可能又引发阴极材料被蚀刻等的其他缺陷。
因此，本发明可使用单晶材料的母板(或者阴极)。特别是，优选为单晶硅材料。可以对单晶硅材料的母板进行1019/cm3以上的高浓度掺杂，以便具有导电性。掺杂可以对整个母板进行，也可以仅对模板的表面部分进行。
另外，作为单晶材料可使用Ti、Cu、Ag等金属，GaN、SiC、GaAs、GaP、AlN、InN、InP、Ge等半导体，石墨(graphite)、石墨烯(graphene)等碳系材料，包括CH3NH3PbCl3、CH3NH3PbBr3、CH3NH3PbI3、SrTiO3等的钙钛矿(perovskite)结构等的超导体用单晶陶瓷，航空器部件用单晶超耐热合金等。金属、碳系材料基本上为导电性材料。对于半导体材料，为了具有导电性可进行1019/cm3以上高浓度的掺杂。对于其他材料，可通过进行掺杂或者形成氧空位(oxygen vacancy)等来形成导电性。掺杂可对母板的全部进行，也可仅对母板表面部分进行。
对于单晶材料，电铸时在表面全部形成均匀的电场，因此可生成均匀的镀膜(掩模100)。通过均匀的镀膜制造的框架一体型掩模100、200可以进一步改善OLED像素的画质水平。并且，由于无需进行去除、消除缺陷的附加工艺，能够降低工艺费用，并提升生产性。
而且，只要是硅材料或者是通过氧化(Oxidation)、氮化(Nitridation)可以在表面形成绝缘膜的单晶材料，根据需要只要对母板表面进行氧化、氮化过程便可形成绝缘部。绝缘部也可通过光阻剂而形成。形成有绝缘部的部分可防止镀膜(掩模100)的电沉积，从而会在镀膜上形成图案(掩模图案P)。
另外，需要注意的是，只要本发明的母板的材料能够减少阴极的缺陷，并非一定局限于上述的单晶材料。
掩模图案P的宽度可以小于40μm，掩模100的厚度可以是2-50μm。由于框架200具备多个掩模单元区域CR(CR11-CR56)，因此也可以形成多个具有与各个掩模单元区域CR(CR11-CR56)分别对应的掩模单元C(C11-C 56)的掩模100。
图9是示出本发明的一实施例涉及的附着有掩模100的托盘50的概略图。
参照图9，为了使掩模100与框架200对应，可以在掩模100附着到托盘(tray)50的状态下移动。可以去掉母板上电沉积的掩模100后，将其附着到托盘50上。托盘50优选为平板状，从而可以使掩模100平坦地附着在托盘50上。为了使掩模100整体上平坦地附着，托盘50的尺寸可以是大于掩模100的平板状。
为了使掩模100附着于托盘50的一面时不产生褶皱、皱纹而平坦地展开，可利用静电力、磁力、真空等。利用静电力的方法是将带电体与托盘50的一面摩檫以诱导静电的方法。而且，利用静电力的方法是向托盘50的上面或下面布置的透明电极(transparentelectrode)施加电压，如果掩模100上也施加电压，则诱导生成静电，因此掩模100被平坦地展开的同时，具有预定的附着力，并附着于托盘50的一面的方法。利用磁力的方法是在布置有掩模100的托盘50的面的相反面上利用多个磁铁且通过磁力拉拽掩模100移动的同时，使掩模100展开的方法。利用真空的方法是使用真空装置从托盘50上的掩模100的一端到另一端拉拽掩模100移动的同时，使掩模100展开的方法。
尤其是，为了使本发明的托盘50与掩模100间的界面之间不产生空隙(air gap)，与掩模100接触的一面可以是镜面。具体为，托盘50一面的表面粗糙度Ra可以是100nm以下。普通玻璃材料的托盘的表面粗糙度Ra是约20-30μm，因此与掩模100的界面之间存在空隙，从而对μm级别的掩模图案P的对准误差产生影响。然而，本发明的托盘50由于表面粗糙度Ra是nm级，因此不存在空隙或空隙几乎不存在，因此不会对掩模图案P的对准误差产生影响。
为了实现表面粗糙度Ra为100nm以下的托盘50，托盘50可以使用晶圆(wafer)。晶圆的表面粗糙度Ra是约10nm，市面上产品较多且表面处理工艺已被习知，因此较适合用作托盘50。除此之外，如果对表面进行细微镜面加工，其表面粗糙度Ra可满足100nm以下，则托盘50也可以使用玻璃(glass)、二氧化硅(silica)、耐热玻璃、石英(quartz)、氧化铝(Al2O3)等材料。下面，假设将晶圆作为托盘50来使用的情况进行说明。
表面粗糙度Ra为100nm以下的托盘50与掩模100的界面之间由于没有空隙而能够紧密地接触，因此通过向掩模100的焊接部照射激光L来进行激光焊接时，容易生成焊珠WB。掩模100的焊接部可以指通过照射激光L来形成焊珠WB的目标区域。焊接部可相当于掩模100的边缘或者虚设部DM的部分中的至少一部分区域。在被激光焊接的掩模的焊接部部分生成焊珠WB，焊珠WB可具有与掩模100/框架200相同的材料且与掩模100/框架200连接成一体。
另一方面，晶圆材料的托盘50有可能对激光L光不透明。因此，本发明的托盘50上可以形成有激光通过孔51，使得从托盘50的上部照射的激光L到达掩模100的焊接部。
参照图9的(b)、(c)，激光通过孔51可与焊接部的位置及个数对应地形成于托盘50上。焊接部可以预定的间隔在掩模100的边缘或虚设部DM的部分布置多个，因此激光通过孔51也可以与其对应且相隔预定间隔地形成多个。作为一示例，焊接部在掩模100的两侧(左侧/右侧)虚设部DM部分以预定间隔布置多个，因此激光通过孔51也可以在托盘50的两侧(左侧/右侧)以预定间隔形成多个。
激光通过孔51并非一定与焊接部的位置及个数对应。例如，可以仅对激光通过孔51中的一部分照射激光L，以此进行焊接。而且，不与焊接部对应的激光通过孔51中一部分，在对准掩模100与托盘50时，也可作为对准标记使用。如果托盘50的材料对激光L光透明，则也可以不形成激光通过孔51。
下面，详细说明将掩模100与框架200对应并对准之后粘合的一系列过程。只是，为了便于说明，下面描述将掩模100附着到托盘50上并进行移动的例子，当然，也可以利用其他方法使掩模100移动并对应到框架200上。
图10是示出本发明的一实施例涉及的使掩模100与框架200的掩模单元区域CR对应的状态的概略图。
然后，参照图10的(a)及(b)，可以使掩模100与框架200的一个掩模单元区域CR对应。本发明的特征在于，在使掩模100与框架200的掩模单元区域CR对应的过程中，对于掩模100不施加任何拉伸力。
颠倒上面附着有掩模100的托盘50，并且将托盘50装载到框架200[或者掩模单元片材部220]上，从而能够使掩模100与掩模单元区域CR对应。而且，一边控制托盘50的位置一边利用显微镜观察掩模100是否与掩模单元区域CR对应。如果托盘50被装载于框架200[或者掩模单元片材部220]上，则掩模100可布置到托盘50与框架200[或者掩模单元片材部220]之间，同时被托盘50挤压。
另一方面，可以在框架200下部进一步布置下部支撑体70。下部支撑体70具有可进入框架边缘部210的中空区域R内的尺寸且具有平坦的形状。而且，下部支撑体70的上面也可形成有与掩模单元片材部220的形状对应的预定的支撑槽(未图示)。此时，边缘片材部221、第一栅格片材部223及第二栅格片材部225插在支撑槽内，从而可以使掩模单元片材部220更好地固定。
下部支撑体70可挤压与掩模100接触的掩模单元区域CR的相反面。即，下部支撑体70向上方支撑掩模单元片材部220，从而可防止掩模100的粘合过程中掩模单元片材部220向下方下垂。与此同时，下部支撑体70与托盘50以相互相反的方向挤压掩模100的边缘及框架200[或者掩模单元片材部220]，因此，不会破坏掩模100的对准状态并能够使其保持对准。
如此，仅通过将掩模100附着到托盘50上且将托盘50装载于框架200的操作，便可以完成掩模100与框架200的掩模单元区域CR对应的过程，因此该过程不会对掩模100施加任何拉伸力。
由于框架200的掩模单元片材部220具有薄的厚度，如果对掩模100施加拉伸力的状态下将其粘合到掩模单元片材部220，则掩模100中残留的拉伸力作用于掩模单元片材部220以及掩模单元区域CR，有可能使它们变形。因此，应该在对掩模100不施加拉伸力的状态下，将掩模100粘合到掩模单元片材部220。由此，可以防止施加到掩模100的拉伸力作为张力(tension)反向作用于框架200而导致框架200(或者掩模单元片材部220)发生变形。
只是，对掩模100不施加拉伸力的状态下，将其粘合到框架200(或者掩模单元片材部220)上以制造框架一体型掩模，并将该框架一体型掩模应用于像素沉积工艺时，有可能发生如下问题。在约25-45℃下进行的像素沉积工艺中，掩模100以预定长度热膨胀。即使是因瓦合金材料的掩模100，为了形成像素沉积工艺气氛而提高温度10℃左右时，会发生约1-3ppm的长度变化。例如，当掩模100的总长度为500mm时，长度会增加5-15μm左右。因此，掩模100因自身重量而下垂，或者在固定于框架200的状态下被拉伸而引起扭曲等变形的同时图案P的对准误差变大。
因此，本发明的特征在于，在不是常温，而是比常温更高的温度下，对掩模100不施加拉伸力的状态下，使其与框架200的掩模单元区域CR对应并粘合。本说明书中描述为，将工艺区域的温度或者掩模100的温度提升至第一温度ET1后，使掩模与框架对应,而且使掩模100与框架200对应之后，将工艺区域的温度降低至比第一温度低预定温度的第二温度ET2，再将掩模100粘合到框架200。
“工艺区域”是指布置有掩模100、框架200等构成要素并且实施掩模100的粘合工艺等的空间。工艺区域可以是密闭的腔室内的空间，也可以是开放的空间，而且也可以指用于执行掩模100与框架200的粘合工艺的工作台(未图示)的周边空间。另外，“第一温度”可以是指将框架一体型掩模用于OLED像素沉积工艺时，高于或者等于像素沉积工艺的温度。考虑到像素沉积工艺温度约为25-45℃，第一温度可以是约45℃至60℃。工艺区域的温度提升可以通过在腔室内设置加热装置或者在工艺区域周围设置加热装置的方法等来实现。
再次参照图10，可以将包括框架200的工艺区域的温度提升至第一温度ET1之后，使掩模100与掩模单元区域CR对应。或者，也可以使掩模100与掩模单元区域CR对应之后，将包括框架200的工艺区域的温度提升至第一温度ET1。或者，也可以使掩模100自身的温度提升至第一温度ET1之后，使掩模100与掩模单元区域CR对应。另外，附图中示出仅使一个掩模100与一个掩模单元区域CR对应，但也可以使多个掩模100与每个掩模单元区域CR对应后，将工艺区域的温度提升至第一温度ET1。
现有的图1的掩模10包括6个单元C1-C6，长度较长，而本发明的掩模100包括一个单元C，长度较短，因此像素定位精度扭曲的程度会变小。假设包括多个单元C1-C6、...,的掩模10的长度为1m，并且在1m的总长度中发生10μm的像素定位精度误差，则本发明的掩模100可以随着相对长度减小(相当于单元C数量减少)而将上述误差范围变成1/n。例如，如果本发明的掩模100长度为100mm，则长度从现有的掩模10的1m减小到1/10，因此在100mm的总长度中发生1μm的像素定位精度误差，具有显著降低对准误差的效果。
另一方面，如果掩模100具备多个单元C且即使各个单元C与框架200的各个掩模单元区域CR对应仍处于对准误差最小化的范围内，则掩模100也可以与框架200的多个掩模单元区域CR对应。或者，具有多个单元C的掩模100也可以与一个掩模单元区域CR对应。在这种情况下，考虑到基于对准的工艺时间和生产性，掩模100也优选具备尽可能少量的单元C。
在本发明中，由于只需匹配掩模100的一个单元C并确认对准状态即可，因此与同时匹配多个单元C(C1-C6)并需要确认全部对准状态的现有方法相比，可以显著缩短制造时间。
即，本发明的框架一体型掩模的制造方法与同时匹配6个单元C1～C6并同时确认6个单元C1～C6的对准状态的现有方法相比，通过使包含于6个掩模100的各个单元C11～C16分别与一个单元区域CR11～CR16对应并确认各个对准状态的6次过程，能够明显缩短时间。
另外，在本发明的框架一体型掩模的制造方法中，使30个掩模100分别与30个单元区域CR(CR11-CR56)对应并对准的30次的过程中的产品产率，会明显高于使分别包括6个单元C1-C6的5个掩模10(参照图2的(a))与框架200对应并对准的5次过程中的现有产品的产率。由于在每次对应6个单元C的区域对准6个单元C1-C6的现有方法明显繁琐且困难，因此产品收率低。
另一方面，将掩模100对应到框架200之后，也可以在框架200上通过预定粘合剂临时固定掩模100。然后，可以进行掩模100的粘合步骤。
图11是示出本发明的一实施例涉及的将掩模100粘合到框架200的单元区域CR的过程的概略图。
然后，参照图11，可以将工艺区域的温度降低至第二温度ET2。第二温度可以是比第一温度低约3℃至10℃的温度。工艺区域的第二温度的下降可以通过在腔室中设置冷却装置或者在工艺区域周边设置冷却装置的方法、常温自然冷却的方法等实现。
或者，将掩模100本身的温度提升至第一温度ET1之后，使掩模100与掩模单元区域CR对应时，从一开始就可以使包括框架200的工艺区域的温度维持在第二温度。因此，如果掩模100一边与掩模单元区域CR对应一边进入工艺区域内部，则可以使掩模100的温度从第一温度降低至第二温度ET2。
图10中将掩模100对应到框架200时的状态为将工艺区域的温度提升至第一温度ET1使掩模100拉伸到热膨胀系数大小的状态。也可以是平坦的掩模100被拉伸的同时表面生成nm或μm水准的细微的皱纹、曲折等的状态。该状态下，由于皱纹、曲折，掩模100粘合到框架200之前难以进行对准，即使对准之后再将掩模100粘合到框架200，掩模图案P、单元C之间仍然可能产生对准误差。
因此，本发明的特征在于，使工艺区域的温度从第一温度小幅下降ET2。如果降低至比第一温度低约3℃至10℃的第二温度ET2，则掩模100收缩预定程度的同时会受到收缩的张力(tension)。由于此，掩模100的皱纹、曲折等被去除，因此能够重新平坦地展开。由于温度仅仅小幅下降约3℃至10℃ET2，因此只会发生使掩模100平坦地展开程度的收缩，而不会发生影响到掩模图案P、单元C对准程度的掩模100变形。
然后，可以使平坦地展开的掩模100与框架200完整地对准。可以用显微镜实时确认对准状态的同时进行对准。接着，可以使掩模100的边缘的至少一部分粘合到框架200上。粘合优选可通过激光焊接进行。而且，应当最大限度地靠近框架部210的角部侧进行激光焊接，只有这样才能最大限度地减少框架200和掩模100之间的翘起空间，并提升粘合性。进行激光焊接的掩模的焊接部部分生成焊珠WB，且焊珠WB具有与掩模100/框架200相同的材料，并且可以与掩模100/框架200连接成一体。
对掩模100不施加拉伸力的状态下，在掩模单元片材部220上进行焊接W，因此对掩模单元片材部220(或者边缘片材部221、第一栅格片材部223、第二栅格片材部225)不施加张力。
图12是示出本发明的一实施例涉及的使掩模100依次粘合到单元区域CR的过程的概略图。
将一个掩模100粘合到框架200之后，可以重复使剩余掩模100依次与剩余掩模单元C对应并粘合到框架200的过程。使剩余掩模100依次与剩余掩模单元C对应并进行粘合的过程中，工艺区域温度可以控制在第一温度、第二温度。由于已经粘合到框架200上的掩模100可以提供基准位置，因此能够显著缩短使剩余掩模100依次与单元区域CR对应并且确认对准状态的过程的时间。并且，粘合到一个掩模单元区域的掩模100与粘合到相邻的掩模单元区域的掩模100之间的像素定位精度不超过3μm，从而能够提供对准精确的超高清OLED像素形成用掩模。
图13是示出本发明的一实施例涉及的将掩模100粘合到框架200的单元区域CR之后降低工艺区域的温度LT的过程的概略图。
然后，参照图13，将工艺区域的温度降低至第三温度LT。“第三温度”是指比第二温度更低的温度。第三温度以低于第二温度为前提，可以为约20℃至30℃，优选地，第三温度可以为常温。工艺区域的温度降低可以通过在腔室中设置冷却装置或在工艺区域周边设置冷却装置的方法、常温自然冷却的方法等实现。
当工艺区域的温度降低至第三温度LT时，掩模100可以以预定长度进行热收缩。掩模100可以沿着所有侧面方向各向同性地热收缩。但是，由于掩模100通过焊接方式固定连接到框架200(或者掩模单元片材部220)，因此掩模100的热收缩会自发地对周围的掩模单元片材部220施加张力TS。由于掩模100自发地施加张力，因此掩模100可以更加紧密地粘合到框架200上。
另外，各个掩模100全部粘合到对应的掩模单元区域CR之后，工艺区域的温度降低至第三温度LT，因此同时引起所有掩模100的热收缩，从而可以防止框架200发生变形或者掩模图案P的对准误差变大。更具体而言，即使张力TS施加于掩模单元片材部220，由于多个掩模100沿着相反方向施加张力TS，因此该力被抵消使掩模单元片材部220不发生变形。例如，附着于CR11单元区域的掩模100与附着于CR12单元区域的掩模100之间的第一栅格片材部223中，向附着于CR11单元区域的掩模100的右侧方向作用的张力TS与向附着于CR12单元区域的掩模100的左侧方向作用的张力TS相互抵消。因此，基于张力TS的框架200(或者掩模单元片材部220)的变形被最小化，从而能够最大限度地降低掩模100(或者掩模图案P)的对准误差。
图14是示出本发明的一实施例涉及的利用框架一体型掩模100、200的OLED像素沉积装置1000的概略图。
参照图14，OLED像素沉积装置1000包括：磁板300，其容纳有磁体310，并且设置有冷却水管350；沉积源供给部500，从磁板300的下部供给有机物原料600。
磁板300与沉积源沉积部500之间可以插设有用于沉积有机物源600的玻璃等目标基板900。目标基板900上可以以紧贴或非常靠近的方式配置有使有机物源600按不同像素沉积的框架一体型掩模100、200(或者FMM)。磁体310可以产生磁场，并通过磁场紧贴到目标基板900上。
沉积源供给部500可以往返左右路径并供给有机物源600，由沉积源供给部500供给的有机物源600可以通过形成于框架一体型掩模100、200的掩模图案P并沉积到目标基板900的一侧。通过框架一体型掩模100、200的掩模图案P并沉积的有机物源600可以用作OLED的像素700。
为了防止由于阴影效应(Shadow Effect)发生的像素700的不均匀沉积，框架一体型掩模100、200的图案可以倾斜地形成S(或者以锥状S形成)。沿着倾斜表面，在对角线方向上通过图案的有机物源600，也可以有助于像素700的形成，因此像素700能够整体上厚度均匀地沉积。
由于掩模100在高于像素沉积工艺温度的第一温度下粘合并固定到框架200上，因此即使提升至用于沉积像素工艺的温度，也不会对掩模图案P的位置产生影响，掩模100和相邻的掩模100之间的像素定位精度可以保持不超过3μm。
如上所述，本发明列举了优选实施例进行图示和说明，但是不限于上述实施例，在不脱离本发明的精神的范围内，本领域技术人员能够进行各种变形和变更。这种变形及变更均落在本发明和所附的权利要求书的范围内。

Claims (15)

1.一种框架一体型掩模的制造方法，所述框架一体型掩模由至少一个掩模与用于支撑掩模的框架形成为一体，该方法包括以下步骤：
(a)提供具有至少一个掩模单元区域的框架；
(b)将包括框架的工艺区域的温度提升至第一温度；
(c)将掩模对应至框架的掩模单元区域；
(d)将包括框架的工艺区域的温度降低至第二温度；
(e)将掩模边缘的至少一部分粘合到框架；以及
(f)将包括框架的工艺区域的温度降低至第三温度。
2.一种框架一体型掩模的制造方法，所述框架一体型掩模由至少一个掩模与用于支撑掩模的框架形成为一体，其中，包括以下步骤：
(a)提供具有至少一个掩模单元区域的框架；
(b)将掩模的温度提升至第一温度；
(c)将掩模对应至框架的掩模单元区域；
(d)将掩模的温度降低至第二温度；
(e)将掩模边缘的至少一部分粘合到框架；以及
(f)将包括框架的工艺区域的温度降低至第三温度。
3.如权利要求2所述的框架一体型掩模的制造方法，其中，
在步骤(d)中，将包括框架的工艺区域的温度维持在第二温度，使进入包括框架的工艺区域的掩模的温度从第一温度降低至第二温度。
4.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
第一温度是高于或者等于OLED像素沉积工艺温度的温度，
第二温度是比第一温度低3℃至10℃的温度，
第三温度是至少低于第二温度的温度。
5.如权利要求4所述的框架一体型掩模的制造方法，其中，
第一温度是45℃至60℃之间的某一温度，
第二温度是比第一温度低3℃至10℃的温度，
第三温度是低于第二温度且20℃至30℃之间的某一温度，
OLED像素沉积工艺温度为25℃至45℃之间的某一温度。
6.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
当掩模与掩模单元区域对应时，不对掩模进行拉伸。
7.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
在步骤(d)中，将工艺区域的温度降低至第二温度，使与框架对应的掩模在收缩预定程度的状态下进行对准。
8.如权利要求7所述的框架一体型掩模的制造方法，其中，
在步骤(e)中，在掩模因收缩预定程度而受到张力从而被平坦地展开的状态下，向掩模的焊接部照射激光，以将掩模粘合到框架上。
9.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
在步骤(f)中，当将工艺区域的温度降低至第三温度时，粘合在框架上的掩模发生收缩从而被施加张力。
10.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
在步骤(c)之前，将掩模附着到托盘，并且将托盘装载到框架，从而将掩模对应至框架的掩模单元区域。
11.如权利要求10所述的框架一体型掩模的制造方法，其中，
在与掩模的焊接部对应的托盘部分上形成有激光通过孔。
12.如权利要求10所述的框架一体型掩模的制造方法，其中，
托盘为平板状，并包括与掩模接触的一面的表面粗糙度Ra为100nm以下且超过0的材料。
13.如权利要求12所述的框架一体型掩模的制造方法，其中，
托盘的材料包括晶圆、玻璃、二氧化硅、耐热玻璃、石英、氧化铝中的任意一个。
14.如权利要求11所述的框架一体型掩模的制造方法，其中，
从托盘的上部照射的激光经过激光通过孔并照射到掩模的焊接部。
15.如权利要求1或2所述的框架一体型掩模的制造方法，其中，
掩模和框架的材料为因瓦合金、超因瓦合金、镍、镍-钴中的任意一个。
CN201980046545.7A 2018-07-20 2019-07-02 框架一体型掩模的制造方法 Withdrawn CN112514104A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0084650 2018-07-20
KR1020180084650A KR102236539B1 (ko) 2018-07-20 2018-07-20 프레임 일체형 마스크의 제조 방법
PCT/KR2019/007992 WO2020022661A1 (ko) 2018-07-20 2019-07-02 프레임 일체형 마스크의 제조 방법

Publications (1)

Publication Number Publication Date
CN112514104A true CN112514104A (zh) 2021-03-16

Family

ID=69180919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980046545.7A Withdrawn CN112514104A (zh) 2018-07-20 2019-07-02 框架一体型掩模的制造方法

Country Status (4)

Country Link
KR (1) KR102236539B1 (zh)
CN (1) CN112514104A (zh)
TW (1) TW202008076A (zh)
WO (1) WO2020022661A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD215838S (zh) 2021-05-07 2021-12-01 景美科技股份有限公司 框架之部分

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534580B1 (ko) * 2003-03-27 2005-12-07 삼성에스디아이 주식회사 표시장치용 증착 마스크 및 그의 제조방법
JP4439203B2 (ja) * 2003-05-09 2010-03-24 大日本印刷株式会社 多面付けマスク装置及びその組立方法
JP2005105328A (ja) * 2003-09-30 2005-04-21 Canon Inc マスク構造体の製造方法およびマスク構造体ならびに蒸着装置
TWI671414B (zh) * 2013-03-26 2019-09-11 日商大日本印刷股份有限公司 蒸鍍遮罩、蒸鍍遮罩準備體、蒸鍍遮罩之製造方法、及有機半導體元件之製造方法
KR20150048368A (ko) * 2013-10-28 2015-05-07 이경상 표시소자용 증착 마스크 및 그의 제조방법
JP2015127441A (ja) * 2013-12-27 2015-07-09 大日本印刷株式会社 蒸着マスク装置の製造方法

Also Published As

Publication number Publication date
WO2020022661A1 (ko) 2020-01-30
TW202008076A (zh) 2020-02-16
KR102236539B1 (ko) 2021-04-06
KR20200009785A (ko) 2020-01-30

Similar Documents

Publication Publication Date Title
CN111261802B (zh) 掩模支撑模板、掩模金属膜支撑模板、掩模支撑模板制造方法及框架一体型掩模制造方法
CN111218644B (zh) 框架一体型掩模的制造方法及框架一体型掩模的掩模分离/替换方法
CN112639156B (zh) 框架一体型掩模的制造方法及框架
KR102342736B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102337004B1 (ko) Oled 화소 형성용 마스크 및 프레임 일체형 마스크의 제조 방법
KR102202531B1 (ko) 프레임 일체형 마스크 및 그 제조방법
TW202015158A (zh) 遮罩移送系統及框架一體型遮罩的製造方法
CN112424972A (zh) 掩模的制造方法、掩模及框架一体型掩模
CN112514104A (zh) 框架一体型掩模的制造方法
KR102241769B1 (ko) 프레임 일체형 마스크의 제조 방법
TW201939791A (zh) 框架一體型遮罩的製造方法
CN112740437A (zh) 掩模支撑模板及其制造方法与框架一体型掩模的制造方法
CN112740436A (zh) 掩模的制造方法、掩模支撑模板的制造方法及框架一体型掩模的制造方法
KR102314853B1 (ko) Oled 화소 형성용 마스크 및 마스크 지지 트레이
KR102314856B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102254375B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102342737B1 (ko) 마스크의 제조 방법
TW202020193A (zh) 遮罩移送系統及框架一體型遮罩的製造方法
CN112470302A (zh) 掩模支撑模板、其制造方法及框架一体型掩模的制造方法
KR102342735B1 (ko) 프레임 일체형 마스크의 제조 방법 및 마스크 지지에 사용되는 트레이
KR102283201B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102152688B1 (ko) 프레임 일체형 마스크의 제조 방법
KR101986530B1 (ko) 프레임 일체형 마스크의 제조 방법
KR102217813B1 (ko) Oled 화소 형성용 마스크와 그 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102357803B1 (ko) 마스크 세트 및 프레임 일체형 마스크의 마스크 교체 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210316