CN112510664A - 基于二极管的esd保护结构设计、制备方法及保护电路 - Google Patents

基于二极管的esd保护结构设计、制备方法及保护电路 Download PDF

Info

Publication number
CN112510664A
CN112510664A CN202110150715.5A CN202110150715A CN112510664A CN 112510664 A CN112510664 A CN 112510664A CN 202110150715 A CN202110150715 A CN 202110150715A CN 112510664 A CN112510664 A CN 112510664A
Authority
CN
China
Prior art keywords
diode
esd protection
current
protection structure
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110150715.5A
Other languages
English (en)
Other versions
CN112510664B (zh
Inventor
刘森
关宇轩
刘盛富
刘筱伟
刘海彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co Ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co Ltd filed Critical Micro Niche Guangzhou Semiconductor Co Ltd
Priority to CN202110150715.5A priority Critical patent/CN112510664B/zh
Publication of CN112510664A publication Critical patent/CN112510664A/zh
Application granted granted Critical
Publication of CN112510664B publication Critical patent/CN112510664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路，设计方法包括：选择单边突变结二极管，获取击穿电压；获取所述单边突变结二极管雪崩击穿时的雪崩电流；基于公式获取预设温度下平均一次碰撞电离后的电流为参考电流；定义预设次数碰撞电离电流为安全电流，并基于ESD保护结构需要泄放的电流计算二极管的总面积。本发明可以基于安全电流的设计方法得到有效的二极管的总面积，有效解决基于二极管的ESD保护结构难以有效设计的问题，提高了电路双向ESD保护效果。

Description

基于二极管的ESD保护结构设计、制备方法及保护电路
技术领域
本发明属于静电防护领域，特别涉及一种基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路。
背景技术
随着微电子器件向尺寸微缩和功能集成，芯片的静电防护（Electrostaticdischarge，ESD)变得越来越重要。一方面小尺寸器件的栅介质和隔离更薄，导致器件承受静电的能力变弱，从而ESD器件设计的窗口变窄；另一方面越来越多模块集成在硅基板上，导致芯片遭受ESD的风险越来越多。ESD保护器件分为非滞回器件和回滞器件。非滞回器件在过了触发电压后，呈现低阻特性，从而泄放ESD冲击电流，如电阻、二极管等。回滞器件内部存在反馈环路，当到达触发电压后，器件电流增大，随后器件压降降低，进入维持滞回状态，形成低阻通路，从而泄放电流，如栅接地NMOS、栅控MOS、双极型晶体管等。相比于非滞回器件，滞回器件具有更强的保护能力和灵活性，但需要根据特定工艺进行设计，且难以进行电路仿真。由于寄生的二极管能把负信号分流到地，因此大多数ESD器件仅允许单向正信号。然而，在一些应用中，如数字用户线接口、NFC天线等，在输入输出端口，正负信号都存在。因此，在这些环境下，需要一个双向ESD保护器件。
常用的双向ESD保护器件有浮体PNP、二极管等。然而，浮体PNP管在高温下击穿电压过低，且触发电压难以调控。此外，浮空的基区也容易引起其他电路控制和闩锁的问题。虽然齐纳二极管可以用作稳压管作为ESD保护，但是其开启电压过低，在较高电压中难以使用。普通二极管虽然可以利通正向导通和反向软击穿泄放电流，但是其尺寸很难设计：尺寸过小，二极管泄放电流不及时，容易被热烧毁；尺寸过大，二极管寄生电阻电容较大，对信号工作频率产生影响，且静态漏电大。
因此，如何提供一种基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路，以解决现有技术中的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路，用于解决现有技术中基于二极管的ESD保护结构难以有效设计等问题。
为实现上述目的及其他相关目的，本发明提供一种基于二极管的ESD保护结构的设计方法，述设计方法包括如下步骤：
选择单边突变结二极管，获取击穿电压：VBD=60（Eg/1.1eV）3/2（NA/1016cm-3）-3/4（1）；其中，Eg为硅的禁带宽度，NA为n型掺杂浓度；
获取所述单边突变结二极管雪崩击穿时的雪崩电流：I=MPIP0（2），其中，Mp为碰撞电离因子，Ip0为初始电流；碰撞电离因子Mp为：
Figure 321769DEST_PATH_IMAGE001
（3），q为电子电荷，εsi为硅 的介电常数，α0和β0为半经验拟合因子；
其中，半经验拟合因子α0和β0与温度的关系为：
α0=1.65x106（0.57+0.43（T/300）2）；β0=3.75x106（0.625+0.375（T/300））（4）；
基于公式（2）获取预设温度下平均一次碰撞电离后的电流为参考电流；
定义预设次数碰撞电离电流为安全电流，并基于ESD保护结构需要泄放的电流计算二极管的总面积。
可选地，所述单边突变结二极管的p型掺杂浓度为1015-1017cm-3之间。
可选地，所述安全电流为2-3次的碰撞电离电流。
可选地，所述二极管采用多指结构，以形成多个并联的二极管单元。
可选地，所述二极管包括p型半导体结构及n型半导体结构，其中，所述n型半导体结构包括环形n型主体及一端连接在所述环形n型主体上的多个n型指状结构，所述p型半导体结构位于所述环形n型主体与所述n型指状结构形成的空间中。
另外，本发明还提供一种ESD保护电路，所述ESD保护电路包括：
被保护电路，所述被保护电路具有输入端、与供电电源连接的电源端以及接地端；
采用如上述方案中任意一项所述的ESD保护结构的设计方法得到的ESD保护结构，其中，所述二极管的正极与所述输入端电连接，所述二极管的负极与所述供电电源端电连接。
可选地，所述电源上连接有钳位结构。
另外，本发明还提供一种ESD保护结构的制备方法，所述制备方法包括如下步骤：
提供半导体衬底；
在所述半导体衬底中制备第一N阱；
在所述第一N阱中制备P阱和与所述P阱相邻的第二N阱，以构成如上述方案中任意一项所述的ESD保护结构的设计方法得到的ESD保护结构。
如上所述，本发明基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路，可以基于安全电流的设计方法得到有效的二极管的总面积，有效解决基于二极管的ESD保护结构难以有效设计的问题，提高了电路双向ESD保护效果。
附图说明
图1显示为本发明基于二极管的ESD保护结构的设计方法流程图。
图2显示为二极管电流电压特性曲线。
图3显示为本发明一示例中三阱工艺二极管剖面图。
图4显示为本发明一示例中二极管的多指设计。
图5显示为本发明一示例中二极管做ESD保护的电路连接图。
元件标号说明
100-二极管;101-半导体衬底;102-第一N阱;103-n型半导体结构;103a-n型主体;103b-n型指状结构;104-p型半导体结构;200-被保护电路;201-输入端;300-供电电源;400-接地线;S1~S4-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种基于二极管的ESD保护结构的设计方法，述设计方法包括如下步骤：
S1，选择单边突变结二极管，获取击穿电压：VBD=60（Eg/1.1eV）3/2（NA/1016cm-3）-3/4（1）；其中，Eg为硅的禁带宽度，NA为n型掺杂浓度；
S2，获取所述单边突变结二极管雪崩击穿时的雪崩电流：I=MPIP0（2），其中，Mp为碰撞电离因子，Ip0为初始电流；碰撞电离因子Mp为：
Figure 678670DEST_PATH_IMAGE002
（3），q为电子电荷，εsi为硅的 介电常数，α0和β0为半经验拟合因子；
其中，半经验拟合因子α0和β0与温度的关系为：
α0=1.65x106（0.57+0.43（T/300）2）；β0=3.75x106（0.625+0.375（T/300））（4）；
S3，基于公式（2）获取预设温度下平均一次碰撞电离后的电流为参考电流；
S4，定义预设次数碰撞电离电流为安全电流，并基于ESD保护结构需要泄放的电流计算二极管的总面积。
下面将详细说明本发明的设计思路方法。
首先，如图1中的S1所示，选择单边突变结二极管，获取击穿电压：VBD=60（Eg/1.1eV）3/2（NA/1016cm-3）-3/4（1）；其中，Eg为硅的禁带宽度，NA为n型掺杂浓度。
具体的，本发明旨在提出一种二极管用作双向ESD保护的设计方法。对于普通二极管，其PN结掺杂浓度过低。当PN结反向电压增加时，将引起载流子数量雪崩式增加，流过PN结的电流急剧增大，引起PN结雪崩击穿。这种击穿正温度系数，二极管工作极限值，几乎不可逆。为了让二极管接近极限值工作，必须对泄放的电流快速抽离，这就需要合理设计二极管尺寸。其中，图2为二极管电流电压特性。通过让二极管保持工作在P点附近，即电流的泄放与二极管两端电压维持稳定，二极管将不会发生击穿。假定二极管为单边突变结，所述单边突变结二极管的p型掺杂浓度为1015-1017cm-3之间，例如，p型掺杂浓度为1016 cm-3，其击穿电压可近似为：VBD=60（Eg/1.1eV）3/2（NA/1016cm-3）-3/4（1）。另外，n型掺杂浓度与p型掺杂浓度不同，可以选择为其他适用于单边突变结二极管的掺杂浓度，不过分限制。
其次，如图1中的S2所示，雪崩击穿时，雪崩电流为：I=MPIP0（2），其中，Mp为碰撞电离因子，Ip0为初始电流。碰撞电离因子可以近似为：
Figure 11563DEST_PATH_IMAGE003
（3），其中，q为电子电荷，εsi为 硅的介电常数，α0和β0为半经验拟合因子，与温度的近似关系可以近似为：α0=1.65x106 （0.57+0.43（T/300）2）；β0=3.75x106（0.625+0.375（T/300））（4）。
最后，如图1中的S3和S4所示，基于公式（2）获取预设温度下平均一次碰撞电离后的电流为参考电流。例如，假定温度为400K，反向软击穿电压设置为12V，可以获得M~13。二极管击穿电流，可以近似为反向饱和电流，一般可以通过实际测量，或者通过代工厂工艺文件获得。利用公式（2），就可以计算平均一次碰撞电离后的电流。
另外，定义预设次数碰撞电离电流为安全电流，其中，可以基于迭代关系得到所述安全电流，前次电流最为后一次的初始电流，并基于所述ESD保护结构需要泄放的电流计算二极管的总面积。在一示例中，定义2-3次的碰撞电离电流为安全电流，基于ESD保护所需要泄放的电流，就可以算得二极管的总面积，从而得到设计的ESD保护结构，可以进行双向ESD保护。
作为示例，如图3-图4所示，所述二极管采用多指结构，以形成多个并联的二极管单元。
在一示例中，所述二极管包括p型半导体结构104及n型半导体结构103，其中，所述n型半导体结构103包括环形n型主体103a及一端连接在所述环形n型主体上的多个n型指状结构103b，所述p型半导体结构位于所述环形n型主体与所述n型指状结构形成的空间中。采用多指结构，可以有利于这种二极管作为ESD保护管面积过大的设计。
另外，参见图5所示，本发明还提供一种ESD保护电路，所述ESD保护电路包括：被保护电路200，例如可以是图中的Internal Circuits电路，其中，所述被保护电路200具有输入端201、与供电电源（VDD）300连接的电源端以及与接地线（VSS）400连接的接地端；所述ESD保护电路还包括采用如上述方案中任意一项所述的ESD保护结构设计方法得到的ESD保护结构100，其中，二极管的正极与所述输入端201电连接，所述二极管的负极与所述供电电源300端电连接。在一示例中，所述二极管的正极还同时与焊垫（PAD）电连接。当然，还可以在所述二极管与所述被保护电路200之间连接电阻。可依据实际需求设计。
作为示例，所述电源300上连接有钳位结构（图中未示出）。其中，由于ESD泄放时，会导致电源电压波动，电源电压做钳位设计有利于提高器件整体稳定性。
另外，参见图3和图4所示，本发明还提供一种ESD保护结构的制备方法，其中，所述ESD保护结构的制备基于本发明所设计的ESD保护结构进行，二极管的总面积基于前述ESD保护结构设计的得到。其中，所述制备方法包括如下步骤：
1）提供半导体衬底101；
具体地，所述半导体衬底101的材质包括但不限于蓝宝石、Si、SiC，在此不一一赘述。在本实施例中，所述半导体衬底101为P型轻掺杂衬底。
2）在所述半导体衬底101中制备第一N阱102；所述第一N阱102可以为深N阱（DNW）。
具体的，可以采用扩散的方式得到所述第一N阱102，有利于形成较深的N阱，当然，在实际使用中也可采用离子注入的方式，在此不一一赘述。在一示例中，所述深N阱（DeepN-Well，DNW）位于半导体衬底101上，所述深N阱为N型轻掺杂的深阱。
3）在所述第一N阱102中制备P阱（PW）和与所述P阱相邻的第二N阱（NW），以构成如上述方案中任意一项所述的ESD保护结构的设计方法得到的ESD保护结构。其中，P阱参见图中p型半导体结构104，所述第二N阱参见图中n型半导体结构103。
具体的，具体地，通过包括但不限于离子注入或扩散的方式在所述第一N阱102中形成第二N阱103及P阱104，基于实际需要选择不同类型的掺杂离子及掺杂浓度以得到所述第二N阱103及所述P阱104，具体步骤在此不一一赘述。
综上所述，本发明基于二极管的ESD保护结构的设计方法、制备方法及基于其的ESD保护电路，可以基于安全电流的设计方法得到有效的二极管的总面积，有效解决基于二极管的ESD保护结构难以有效设计的问题，提高了电路双向ESD保护效果。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种基于二极管的ESD保护结构的设计方法，其特征在于，所述设计方法包括如下步骤：
选择单边突变结二极管，获取击穿电压：VBD=60（Eg/1.1eV）3/2（NA/1016cm-3）-3/4（1）；其中，Eg为硅的禁带宽度，NA为n型掺杂浓度；
获取所述单边突变结二极管雪崩击穿时的雪崩电流：I=MPIP0（2），其中，Mp为碰撞电离因子，Ip0为初始电流；碰撞电离因子Mp为：
Figure 849163DEST_PATH_IMAGE001
（3），q为电子电荷，εsi为硅的 介电常数，α0和β0为半经验拟合因子；
其中，半经验拟合因子α0和β0与温度的关系为：
α0=1.65x106（0.57+0.43（T/300）2）；β0=3.75x106（0.625+0.375（T/300））（4）；
基于公式（2）获取预设温度下平均一次碰撞电离后的电流为参考电流；
定义预设次数碰撞电离电流为安全电流，并基于ESD保护结构需要泄放的电流计算二极管的总面积。
2.根据权利要求1所述的基于二极管的ESD保护结构的设计方法，其特征在于，所述单边突变结二极管的p型掺杂浓度为1015-1017cm-3之间。
3.根据权利要求1所述的基于二极管的ESD保护结构的设计方法，其特征在于，所述安全电流为2-3次的碰撞电离电流。
4.根据权利要求1-3中任意一项所述的基于二极管的ESD保护结构的设计方法，其特征在于，所述二极管采用多指结构，以形成多个并联的二极管单元。
5.根据权利要求4所述的基于二极管的ESD保护结构的设计方法，其特征在于，所述二极管包括p型半导体结构及n型半导体结构，其中，所述n型半导体结构包括环形n型主体及一端连接在所述环形n型主体上的多个n型指状结构，所述p型半导体结构位于所述环形n型主体与所述n型指状结构形成的空间中。
6.一种基于二极管的ESD保护电路，其特征在于，所述ESD保护电路包括：
被保护电路，所述被保护电路具有输入端、与供电电源连接的电源端以及接地端；
采用如权利要求1-5中任意一项所述的基于二极管的ESD保护结构的设计方法得到的ESD保护结构，其中，所述二极管的正极与所述输入端电连接，所述二极管的负极与所述供电电源端电连接。
7.根据权利要求6所述的基于二极管的ESD保护电路，其特征在于，所述电源上连接有钳位结构。
8.一种基于二极管的ESD保护结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供半导体衬底；
在所述半导体衬底中制备第一N阱；
在所述第一N阱中制备P阱和与所述P阱相邻的第二N阱，以构成如权利要求1-5中任意一项所述的基于二极管的ESD保护结构的设计方法得到的ESD保护结构。
CN202110150715.5A 2021-02-04 2021-02-04 基于二极管的esd保护结构设计、制备方法及保护电路 Active CN112510664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110150715.5A CN112510664B (zh) 2021-02-04 2021-02-04 基于二极管的esd保护结构设计、制备方法及保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110150715.5A CN112510664B (zh) 2021-02-04 2021-02-04 基于二极管的esd保护结构设计、制备方法及保护电路

Publications (2)

Publication Number Publication Date
CN112510664A true CN112510664A (zh) 2021-03-16
CN112510664B CN112510664B (zh) 2021-04-27

Family

ID=74952410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110150715.5A Active CN112510664B (zh) 2021-02-04 2021-02-04 基于二极管的esd保护结构设计、制备方法及保护电路

Country Status (1)

Country Link
CN (1) CN112510664B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145164A1 (en) * 2001-04-10 2002-10-10 Kunz Keith E. Device and method of low voltage SCR protection for high voltage failsafe ESD applications
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元
CN109786374A (zh) * 2019-01-07 2019-05-21 中国科学院微电子研究所 一种soi功率开关的esd保护器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145164A1 (en) * 2001-04-10 2002-10-10 Kunz Keith E. Device and method of low voltage SCR protection for high voltage failsafe ESD applications
CN1851923A (zh) * 2006-05-24 2006-10-25 杭州电子科技大学 集成抗esd二极管的soi ligbt器件单元
CN109786374A (zh) * 2019-01-07 2019-05-21 中国科学院微电子研究所 一种soi功率开关的esd保护器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
宋南辛等: "《晶体管原理》", 30 June 1980, 国防工业出版社 *

Also Published As

Publication number Publication date
CN112510664B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
US8633509B2 (en) Apparatus and method for transient electrical overstress protection
US9368486B2 (en) Direct connected silicon controlled rectifier (SCR) having internal trigger
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9171832B2 (en) Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9831231B2 (en) ESD protection circuit with plural avalanche diodes
US9343458B2 (en) Isolation structure for ESD device
US8692289B2 (en) Fast turn on silicon controlled rectifiers for ESD protection
US8610169B2 (en) Electrostatic discharge protection circuit
US20070069310A1 (en) Semiconductor controlled rectifiers for electrostatic discharge protection
CN106030808B (zh) 分段式npn垂直双极晶体管
US10930641B2 (en) Series connected ESD protection circuit
US20200365716A1 (en) Semiconductor device with diode and silicon controlled rectifier (scr)
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
US8866228B2 (en) Diode and electrostatic discharge protection circuit including the same
CN112510664B (zh) 基于二极管的esd保护结构设计、制备方法及保护电路
US8941959B2 (en) ESD protection apparatus
KR101349998B1 (ko) 정전기 방전 보호 장치
CN111863804B (zh) 触发电压可调双向esd保护器件、结构及制备方法
CN112103286B (zh) 触发电压可调的双向esd保护器件及其制备方法
CN112447703A (zh) 静电放电防护元件
US20230378165A1 (en) Electrostatic Discharge Protection Device Having Multiple Pairs of PN Stripes and Methods of Fabrication Thereof
CN113629052B (zh) 触发电压可调的esd保护结构及其制备方法
KR102139088B1 (ko) 높은 홀딩 전류를 갖는 정전기 방전 보호소자
Lou et al. A novel low-trigger and high-holding voltage SCR without externally-assisted circuitry for area-efficient on-chip ESD protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant