CN112507641A - 一种集成电路交替式验证方法及系统 - Google Patents
一种集成电路交替式验证方法及系统 Download PDFInfo
- Publication number
- CN112507641A CN112507641A CN202011498790.2A CN202011498790A CN112507641A CN 112507641 A CN112507641 A CN 112507641A CN 202011498790 A CN202011498790 A CN 202011498790A CN 112507641 A CN112507641 A CN 112507641A
- Authority
- CN
- China
- Prior art keywords
- verification
- subunit
- integrated circuit
- result
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种集成电路交替式验证方法及系统,该集成电路交替式验证系统,通过使用多种验证工具并灵活配置交替验证,可尽可能多的发现问题,并且通过结果预判模块,还可以尽可能早的定位问题所在,能及时、精确、穷尽的验证集成电路设计中存在的问题,提高了验证的覆盖率,为集成电路的设计提供可靠依据。
Description
技术领域
本发明涉及微电子技术领域,更具体地说,涉及一种集成电路交替式验证方法及系统。
背景技术
随着科学技术的不断发展,在集成电路领域中,对集成电路的正确性以及可靠性进行验证是十分重要的,也就是说,集成电路验证是集成电路设计中不可或缺的重要组成部分,其主要用于查找集成电路设计中存在的各种问题,保证其设计的正确性。
但是,随着现阶段集成电路产业的迅速发展,验证集成电路正确性这一过程也随之出现诸多困难。
那么,如何提供一种高效的集成电路验证方法,是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此,为解决上述问题,本发明提供一种集成电路交替式验证方法及系统,技术方案如下:
一种集成电路交替式验证系统,所述集成电路交替式验证系统包括:验证模块、切换控制模块和结果分析模块;
所述验证模块包括至少两种验证模式不同的验证单元,每一种所述验证单元中均包括第一级至第n级验证子单元,n为大于1的正整数;每一种所述验证单元中的第一级验证子单元均接收待验证数据,且上一级验证子单元的输出结果输送至任意一种所述验证单元中的下一级验证子单元;
所述切换控制模块用于控制每一种所述验证单元中第一级至第n-1级验证子单元的输出结果是否进行验证模式切换;
所述结果分析模块用于接收每一种所述验证单元中第n级验证子单元的输出结果。
可选的,在上述集成电路交替式验证系统中,所述集成电路交替式验证系统还包括:输入模块;
所述输入模块用于接收所述待验证数据,并将所述待验证数据输送至每一种所述验证单元中的第一级验证子单元。
可选的,在上述集成电路交替式验证系统中,所述集成电路交替式验证系统还包括:结果预判模块;
所述结果预判模块用于接收每一种所述验证单元中每一级验证子单元的输出结果;
所述切换控制模块还用于控制所述结果预判模块依据所述输出结果进行预判断并生成预判断结果;
所述结果预判模块还用于将所述预判断结果反馈至本级验证子单元。
可选的,在上述集成电路交替式验证系统中,所述本级验证子单元依据所述预判断结果对所述本级验证子单元的输出结果进行修正。
可选的,在上述集成电路交替式验证系统中,每一种所述验证单元中验证子单元的级数相同。
一种集成电路交替式验证方法,所述集成电路交替式验证方法应用于上述任一项所述的集成电路交替式验证系统;
所述集成电路交替式验证方法包括:
获取待验证数据;
将所述待验证数据输送至每一种验证单元中的第一级验证子单元;
判断是否进行验证模式切换;
若是,则将上一级验证子单元的输出结果输送至另一种验证单元中的下一级验证子单元;若否则将上一级验证子单元的输出结果输送至自身验证单元中的下一级验证子单元;
接收每一种所述验证单元中第n级验证子单元的输出结果。
可选的,在上述集成电路交替式验证方法中,在判断是否进行验证模式切换之前,所述集成电路交替式验证方法还包括:
判断是否对每一级所述验证子单元的输出结果进行预判断;
若是,则将预判断结果反馈至本级验证子单元;
若否,则执行判断是否进行验证模式切换这一步骤。
可选的,在上述集成电路交替式验证方法中,在将预判断结果反馈至本级验证子单元之后,所述集成电路交替式验证方法还包括:
判断是否对所述本级验证子单元的输出结果进行修正;
若是,则进行修正处理;
若否,则执行判断是否进行验证模式切换这一步骤。
相较于现有技术,本发明实现的有益效果为:
本发明提供的集成电路交替式验证系统,通过具有至少两种验证模式不同的验证单元的验证模块,以及控制每一种所述验证单元中第一级至第n-1级验证子单元的输出结果是否进行验证模式切换,实现了待验证数据的交替式验证目的。也就是说,通过使用多种验证工具并灵活配置交替验证,可尽可能多的发现问题,提高了验证的覆盖率,为集成电路的设计提供可靠依据。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种集成电路交替式验证系统的结构示意图;
图2为本发明实施例提供的另一种集成电路交替式验证系统的结构示意图;
图3为本发明实施例提供的又一种集成电路交替式验证系统的结构示意图;
图4为本发明实施例提供的又一种集成电路交替式验证系统的结构示意图;
图5为本发明实施例提供的一种集成电路交替式验证方法的流程示意图;
图6为本发明实施例提供的另一种集成电路交替式验证方法的流程示意图;
图7为本发明实施例提供的又一种集成电路交替式验证方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
基于目前集成电路的开发流程而言,主要包括:功能仿真验证、逻辑综合、静态时序分析、形式验证、(布局规划、时钟树分析)、布局布线、(寄生参数提取)、版图物理验证和后仿真等主要步骤,利用分析工具得到对应步骤的结果输出,并对结果进行分析修正,最终得到集成电路的目标设计方案。
目前,对于集成电路的验证,主要使用验证工具实现,待验证数据输入后,通过预设的约束条件、遍历集成电路的各种实现情况,证明最终集成电路的正确性。
但是,目前所得到的结果是依托于单一工具的验证方法,其验证结果不能保证100%的置信度,会存在验证结果不可靠的情况发生,也就是说,在验证结果通过的情况下,实际实现时仍然会出现错误的问题。
同时,在现有集成电路的验证流程中,设计的功能覆盖率的增加不是线性的,也就是说,在集成电路验证流程中,验证的正确性不是随着验证覆盖率的增加而线性增加,实际上是非线性的关系。尤其对于集成电路设计中难以达到的属性及状态,往往需要耗费大量的验证成本,且收效甚微。
基于此,本发明提供了一种集成电路交替式验证方法,能够提高集成电路验证结果的置信度、提高验证效率并降低验证方法的复杂度。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,图1为本发明实施例提供的一种集成电路交替式验证系统的结构示意图。
所述集成电路交替式验证系统包括:验证模块11、切换控制模块12和结果分析模块13。
参考图2,图2为本发明实施例提供的另一种集成电路交替式验证系统的结构示意图。
所述验证模块11包括至少两种验证模式不同的验证单元(AD1和AD2),每一种所述验证单元中均包括第一级至第n级验证子单元(图2中以A1-D1和A2-D2为例进行说明,即n=4),n为大于1的正整数;每一种所述验证单元中的第一级验证子单元(A1和A2)均接收待验证数据,且上一级验证子单元的输出结果输送至任意一种所述验证单元中的下一级验证子单元。
所述切换控制模块12用于控制每一种所述验证单元中第一级至第n-1级验证子单元(图2中以A1-C1和A2-C2为例进行说明,即第一级至第三级)的输出结果是否进行验证模式切换。
所述结果分析模块13用于接收每一种所述验证单元中第n级验证子单元(图2中以D1和D2为例进行说明,即第四级)的输出结果。
所述结果分析模块13还用于对接收到的输出结果进行数据分析,得到最终的系统验证分析结果;若所得结果均没有问题,则可以以此为依据,应用于集成电路的设计中;若所得结果出现问题,则分析问题所在,再次进行验证分析。
需要说明的是,图2中,所述验证模块11仅仅以两种验证模式不同的验证单元为例进行说明,且每一种验证单元中以四级验证子单元为例进行说明,即n=4。
可选的,每一种所述验证单元中验证子单元的级数相同。
其中,不同验证模式的验证单元可以理解为不同的验证工具。
其中,每一种验证单元中验证子单元的级数跟待设计集成电路的开发流程相关,可以理解为,开发流程的节点数量与每一种验证单元中验证子单元的级数相同。
例如,待设计集成电路的开发流程包括:功能仿真验证、逻辑综合、静态时序分析和形式验证四个开发节点,那么,每一种验证单元中包括第一级-第四级验证子单元,且第一级验证子单元对应功能仿真验证这一开发节点、第二级验证子单元对应逻辑综合这一开发节点、第三级验证子单元对应静态时序分析这一开发节点、第四级验证子单元对应形式验证这一开发节点。
在该实施例中,验证模块11中每一种所述验证单元中的第一级验证子单元均接收待验证数据,例如采用第一种验证单元中的第一级验证子单元对该待验证数据进行验证并输出结果。
此时,需要根据实际需求进行判断是否需要进行验证模式切换,若需要进行验证模式切换,则通过所述切换控制模块12将第一级验证子单元的输出结果输送至其它某一验证单元中的第二级验证子单元,例如将第一种验证单元中的第一级验证子单元的输出结果,输送至第二种验证单元中的第二级验证子单元。
若不需要验证模式切换,则通过所述切换控制模块12将第一级验证子单元的输出结果输送至自身验证单元中的第二级验证子单元,例如将第一种验证单元中的第一级验证子单元的输出结果,输送至第一种验证单元中的第二级验证子单元。
也就是说,该切换控制模块12主要用于切换不同的验证单元(验证工具)来进行交替式验证。
同理,每一种所述验证单元中第一级至第n-1级验证子单元的输出结果,均需要判断是否进行验证模式切换,进而实现待验证数据的交替式验证目的。
最终,所述结果分析模块13用于接收每一种所述验证单元中第n级验证子单元的输出结果,并对接收到的输出结果进行数据分析,得到最终的系统验证分析结果;若所得结果均没有问题,则可以以此为依据,应用于集成电路的设计中;若所得结果出现问题,则分析问题所在,再次进行验证分析。
由此可知,本发明实施例提供的集成电路交替式验证系统,通过使用多种验证工具并灵活配置交替验证,可尽可能多的发现问题,提高了验证的覆盖率,为集成电路的设计提供可靠依据。
需要说明的是,每一级验证子单元的输出结果需要满足任何一种验证单元中下一级验证子单元的输入使用。
进一步的,基于本发明上述实施例,参考图3,图3为本发明实施例提供的又一种集成电路交替式验证系统的结构示意图。
所述集成电路交替式验证系统还包括:输入模块14;
所述输入模块14用于接收所述待验证数据,并将所述待验证数据输送至每一种所述验证单元中的第一级验证子单元。
在该实施例中,通过所述输入模块14接收所述待验证数据,再将所述待验证数据输送至每一种所述验证单元中的第一级验证子单元,在提供了数据输入端口的情况下,还可以保证所述待验证数据可以保证均可以被每一种所述验证单元中的第一级验证子单元使用。
进一步的,基于本发明上述实施例,参考图4,图4为本发明实施例提供的又一种集成电路交替式验证系统的结构示意图。
所述集成电路交替式验证系统还包括:结果预判模块15。
所述结果预判模块15用于接收每一种所述验证单元中每一级验证子单元的输出结果。
所述切换控制模块12还用于控制所述结果预判模块15依据所述输出结果进行预判断并生成预判断结果。
所述结果预判模块15还用于将所述预判断结果反馈至本级验证子单元。
在该实施例中,当任何一种所述验证单元中的任何一级验证子单元输出结果后,均需要将输出结果输送至所述结果预判模块15。例如将第一种验证单元中的第一级验证子单元对该待验证数据进行验证的输出结果输送至所述结果预判模块15。
此时,需要根据实际需求进行判断是否需要进行预判断,若需要进行预判断,则通过所述切换控制模块12控制所述结果预判模块15依据第一种验证单元中第一级验证子单元的输出结果进行预判断并生成预判断结果。
并且,若预判断结果存在问题,则将预判断结果反馈至本级验证子单元,即反馈至第一种验证单元中的第一级验证子单元中。
若预判断结果不存在问题,则进行后续流程,直至将最终的输出结果反馈至所述结果分析模块。
同理,每一种所述验证单元中第一级至第n级验证子单元的输出结果,均需要判断是否进行预判断,进而尽可能早的定位问题所在,能及时、精确、穷尽的验证集成电路设计中存在的问题。
由此可知,本发明实施例提供的集成电路交替式验证系统,通过使用多种验证工具并灵活配置交替验证,可尽可能多的发现问题,并且通过结果预判模块,还可以尽可能早的定位问题所在,能及时、精确、穷尽的验证集成电路设计中存在的问题,提高了验证的覆盖率,为集成电路的设计提供可靠依据。
进一步的,基于本发明上述实施例,所述本级验证子单元依据所述预判断结果对所述本级验证子单元的输出结果进行修正。
在该实施例中,任何一种所述验证单元中的任何一级验证子单元基于接收到的预判断结果,还用于判断是否对该预判断结果中表征的问题进行修正。
若需要修正,则在本级验证子单元中对问题进行修正,修正完成后,再执行后续步骤。
若不需要修正,则直接执行后续步骤。
通过上述描述可知,本发明实施例提供的集成电路交替式验证系统,通过不同的切换操作,可以得到多种输出结果,通过对比不同的输出结果,对相应的集成电路设计问题进行修改设计,提高了验证结果的置信度,同时结合预判断功能,降低了差错验证的复杂度,可以及时发现定位问题,并及时解决问题。
进一步的,基于本发明上述全部实施例,在本发明另一实施例中还提供了一种集成电路交替式验证方法,参考图5,图5为本发明实施例提供的一种集成电路交替式验证方法的流程示意图。
所述集成电路交替式验证方法应用于本发明上述实施例所述的集成电路交替式验证系统。
所述集成电路交替式验证方法包括:
S101:获取待验证数据。
S102:将所述待验证数据输送至每一种验证单元中的第一级验证子单元。
S103:判断是否进行验证模式切换。
S104:若是,则将上一级验证子单元的输出结果输送至另一种验证单元中的下一级验证子单元。
S105:若否,则将上一级验证子单元的输出结果输送至自身验证单元中的下一级验证子单元。
S106:接收每一种所述验证单元中第n级验证子单元的输出结果。
进一步的,基于本发明上述实施例,参考图6,图6为本发明实施例提供的另一种集成电路交替式验证方法的流程示意图。
在步骤S103判断是否进行验证模式切换之前,所述集成电路交替式验证方法还包括:
S107:判断是否对每一级所述验证子单元的输出结果进行预判断;
S108:若是,则将预判断结果反馈至本级验证子单元;
若否,则执行判断是否进行验证模式切换这一步骤。
进一步的,基于本发明上述实施例,参考图7,图7为本发明实施例提供的又一种集成电路交替式验证方法的流程示意图。
在步骤S108将预判断结果反馈至本级验证子单元之后,所述集成电路交替式验证方法还包括:
S109:判断是否对所述本级验证子单元的输出结果进行修正;
S110:若是,则进行修正处理。
在修正处理完成后,返回步骤S107对修正后的输出结果再次进行预判断。
若否,则执行判断是否进行验证模式切换这一步骤。
需要说明的是,本发明实施例提供的集成电路交替式验证方法的原理与本发明上述实施例提供的集成电路交替式验证系统的原理相同,在此不再赘述。
以上对本发明所提供的一种集成电路交替式验证方法及系统进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种集成电路交替式验证系统,其特征在于,所述集成电路交替式验证系统包括:验证模块、切换控制模块和结果分析模块;
所述验证模块包括至少两种验证模式不同的验证单元,每一种所述验证单元中均包括第一级至第n级验证子单元,n为大于1的正整数;每一种所述验证单元中的第一级验证子单元均接收待验证数据,且上一级验证子单元的输出结果输送至任意一种所述验证单元中的下一级验证子单元;
所述切换控制模块用于控制每一种所述验证单元中第一级至第n-1级验证子单元的输出结果是否进行验证模式切换;
所述结果分析模块用于接收每一种所述验证单元中第n级验证子单元的输出结果。
2.根据权利要求1所述的集成电路交替式验证系统,其特征在于,所述集成电路交替式验证系统还包括:输入模块;
所述输入模块用于接收所述待验证数据,并将所述待验证数据输送至每一种所述验证单元中的第一级验证子单元。
3.根据权利要求1所述的集成电路交替式验证系统,其特征在于,所述集成电路交替式验证系统还包括:结果预判模块;
所述结果预判模块用于接收每一种所述验证单元中每一级验证子单元的输出结果;
所述切换控制模块还用于控制所述结果预判模块依据所述输出结果进行预判断并生成预判断结果;
所述结果预判模块还用于将所述预判断结果反馈至本级验证子单元。
4.根据权利要求3所述的集成电路交替式验证系统,其特征在于,所述本级验证子单元依据所述预判断结果对所述本级验证子单元的输出结果进行修正。
5.根据权利要求1所述的集成电路交替式验证系统,其特征在于,每一种所述验证单元中验证子单元的级数相同。
6.一种集成电路交替式验证方法,其特征在于,所述集成电路交替式验证方法应用于权利要求1-5任一项所述的集成电路交替式验证系统;
所述集成电路交替式验证方法包括:
获取待验证数据;
将所述待验证数据输送至每一种验证单元中的第一级验证子单元;
判断是否进行验证模式切换;
若是,则将上一级验证子单元的输出结果输送至另一种验证单元中的下一级验证子单元;若否则将上一级验证子单元的输出结果输送至自身验证单元中的下一级验证子单元;
接收每一种所述验证单元中第n级验证子单元的输出结果。
7.根据权利要求6所述的集成电路交替式验证方法,其特征在于,在判断是否进行验证模式切换之前,所述集成电路交替式验证方法还包括:
判断是否对每一级所述验证子单元的输出结果进行预判断;
若是,则将预判断结果反馈至本级验证子单元;
若否,则执行判断是否进行验证模式切换这一步骤。
8.根据权利要求7所述的集成电路交替式验证方法,其特征在于,在将预判断结果反馈至本级验证子单元之后,所述集成电路交替式验证方法还包括:
判断是否对所述本级验证子单元的输出结果进行修正;
若是,则进行修正处理;
若否,则执行判断是否进行验证模式切换这一步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011498790.2A CN112507641B (zh) | 2020-12-17 | 2020-12-17 | 一种集成电路交替式验证方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011498790.2A CN112507641B (zh) | 2020-12-17 | 2020-12-17 | 一种集成电路交替式验证方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112507641A true CN112507641A (zh) | 2021-03-16 |
CN112507641B CN112507641B (zh) | 2022-07-05 |
Family
ID=74922213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011498790.2A Active CN112507641B (zh) | 2020-12-17 | 2020-12-17 | 一种集成电路交替式验证方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112507641B (zh) |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862812A (zh) * | 2005-05-12 | 2006-11-15 | 中兴通讯股份有限公司 | 多级交叉级联电路及其协同控制的方法 |
JP2007087180A (ja) * | 2005-09-22 | 2007-04-05 | Canon Inc | 集積回路の論理検証装置 |
JP2008190258A (ja) * | 2007-02-06 | 2008-08-21 | Oij:Kk | セキュリティシステム |
CN101794330A (zh) * | 2009-12-30 | 2010-08-04 | 中国科学院计算技术研究所 | 集成电路验证方法及其系统 |
CN101826124A (zh) * | 2009-03-06 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 分析集成电路效能的系统与方法 |
EP2472784A1 (en) * | 2010-12-29 | 2012-07-04 | Juniper Networks, Inc. | Methods and Apparatus for Standard Protocol Validation Mechanisms Deployed Over a Switch Fabric System |
CN102789521A (zh) * | 2012-06-27 | 2012-11-21 | 北京大学深圳研究生院 | 集成电路流水线设计验证方法、系统及其模型实现方法 |
CN103838897A (zh) * | 2012-11-26 | 2014-06-04 | 北京华大九天软件有限公司 | 一种集成电路版图验证的层次化天线检查方法 |
US20150154341A1 (en) * | 2013-12-03 | 2015-06-04 | Cavium, Inc. | Systems and methods for specifying. modeling, implementing and verifying ic design protocols |
JP2015130104A (ja) * | 2014-01-08 | 2015-07-16 | 日本電気株式会社 | 回路検証方法、及び回路検証プログラム |
CN105610710A (zh) * | 2010-12-29 | 2016-05-25 | 瞻博网络公司 | 交换结构系统上部署的标准协议验证机制的方法和装置 |
US20160292411A1 (en) * | 2013-11-19 | 2016-10-06 | Tencent Technology (Shenzhen) Company Limited | Verification method, apparatus and system |
CN106991027A (zh) * | 2017-04-05 | 2017-07-28 | 中国科学院上海高等研究院 | 基于serdes协议验证的检查器、功能验证系统及方法 |
CN108802600A (zh) * | 2018-06-15 | 2018-11-13 | 郑州云海信息技术有限公司 | 一种基于fpga的集成电路验证系统及方法 |
CN108830008A (zh) * | 2018-06-28 | 2018-11-16 | 中国科学院微电子研究所 | 一种标准单元库全模型的测试方法及测试系统 |
CN109635488A (zh) * | 2018-12-26 | 2019-04-16 | 南京九芯电子科技有限公司 | 一种平板显示集成电路工艺设计方法及工具 |
JP2020159797A (ja) * | 2019-03-26 | 2020-10-01 | Necプラットフォームズ株式会社 | 回路検証装置、回路検証方法 |
-
2020
- 2020-12-17 CN CN202011498790.2A patent/CN112507641B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1862812A (zh) * | 2005-05-12 | 2006-11-15 | 中兴通讯股份有限公司 | 多级交叉级联电路及其协同控制的方法 |
JP2007087180A (ja) * | 2005-09-22 | 2007-04-05 | Canon Inc | 集積回路の論理検証装置 |
JP2008190258A (ja) * | 2007-02-06 | 2008-08-21 | Oij:Kk | セキュリティシステム |
CN101826124A (zh) * | 2009-03-06 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 分析集成电路效能的系统与方法 |
CN101794330A (zh) * | 2009-12-30 | 2010-08-04 | 中国科学院计算技术研究所 | 集成电路验证方法及其系统 |
CN105610710A (zh) * | 2010-12-29 | 2016-05-25 | 瞻博网络公司 | 交换结构系统上部署的标准协议验证机制的方法和装置 |
EP2472784A1 (en) * | 2010-12-29 | 2012-07-04 | Juniper Networks, Inc. | Methods and Apparatus for Standard Protocol Validation Mechanisms Deployed Over a Switch Fabric System |
CN102789521A (zh) * | 2012-06-27 | 2012-11-21 | 北京大学深圳研究生院 | 集成电路流水线设计验证方法、系统及其模型实现方法 |
CN103838897A (zh) * | 2012-11-26 | 2014-06-04 | 北京华大九天软件有限公司 | 一种集成电路版图验证的层次化天线检查方法 |
US20160292411A1 (en) * | 2013-11-19 | 2016-10-06 | Tencent Technology (Shenzhen) Company Limited | Verification method, apparatus and system |
US20150154341A1 (en) * | 2013-12-03 | 2015-06-04 | Cavium, Inc. | Systems and methods for specifying. modeling, implementing and verifying ic design protocols |
JP2015130104A (ja) * | 2014-01-08 | 2015-07-16 | 日本電気株式会社 | 回路検証方法、及び回路検証プログラム |
CN106991027A (zh) * | 2017-04-05 | 2017-07-28 | 中国科学院上海高等研究院 | 基于serdes协议验证的检查器、功能验证系统及方法 |
CN108802600A (zh) * | 2018-06-15 | 2018-11-13 | 郑州云海信息技术有限公司 | 一种基于fpga的集成电路验证系统及方法 |
CN108830008A (zh) * | 2018-06-28 | 2018-11-16 | 中国科学院微电子研究所 | 一种标准单元库全模型的测试方法及测试系统 |
CN109635488A (zh) * | 2018-12-26 | 2019-04-16 | 南京九芯电子科技有限公司 | 一种平板显示集成电路工艺设计方法及工具 |
JP2020159797A (ja) * | 2019-03-26 | 2020-10-01 | Necプラットフォームズ株式会社 | 回路検証装置、回路検証方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112507641B (zh) | 2022-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111858412B (zh) | 调整时序的方法、装置、计算机设备及介质 | |
CN107483157A (zh) | 一种基于fpga的crc校验方法和系统 | |
US20120167045A1 (en) | Apparatus and method for evaluating autosar meta file-based basic software properties | |
CN103399748A (zh) | 设备配置规范化检查装置和方法 | |
CN104317707A (zh) | 一种基于程序结构影响感知的软件错误定位方法 | |
CN112507641B (zh) | 一种集成电路交替式验证方法及系统 | |
EP2221723A1 (en) | Dual core processor and a method of error detection in a dual core processor | |
CN114781319B (zh) | 基于金属线的时序修复方法、设备及介质 | |
CN109104297B (zh) | 一种业务流程的处理方法及装置 | |
CN107908557B (zh) | 一种嵌入式软件可信属性建模与验证方法 | |
CN115550178A (zh) | 一种智慧网关管控方法及系统 | |
CN115129642A (zh) | 芯片总线延时调整方法、电子设备和介质 | |
JP7512529B2 (ja) | データ処理のためのデータ処理ネットワーク | |
CN106354930B (zh) | 一种空间飞行器的自适应重构方法及系统 | |
EP3564691B1 (en) | Test device, test method, and test program | |
CN110750956B (zh) | 逻辑闸阶层验证方法以及验证系统 | |
CN104764455B (zh) | 一种导航电子地图数据处理方法及装置 | |
US8881082B2 (en) | FEC decoder dynamic power optimization | |
JPH07121576A (ja) | 故障シミュレーション装置 | |
US9244123B1 (en) | Synchronous circuit, method of designing a synchronous circuit, and method of validating a synchronous circuit | |
US10067816B2 (en) | Model checking apparatus and method, and storage medium having program stored therein | |
Petrus et al. | Model-based test case minimization and prioritization for improved early fault detection capability | |
CN110727582B (zh) | 一种程序测试方法、装置、计算机设备及存储介质 | |
CN106571806B (zh) | 首达模块及判断输入信号到达次序的方法 | |
WO2008062571A1 (fr) | Appareil de test de circuit pour circuit intégré semi-conducteur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |