CN112490137A - 一种焦平面倒装互连铟柱的制备方法 - Google Patents
一种焦平面倒装互连铟柱的制备方法 Download PDFInfo
- Publication number
- CN112490137A CN112490137A CN202011369154.XA CN202011369154A CN112490137A CN 112490137 A CN112490137 A CN 112490137A CN 202011369154 A CN202011369154 A CN 202011369154A CN 112490137 A CN112490137 A CN 112490137A
- Authority
- CN
- China
- Prior art keywords
- indium
- evaporation
- chip
- focal plane
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052738 indium Inorganic materials 0.000 title claims abstract description 81
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title abstract description 15
- 238000001704 evaporation Methods 0.000 claims abstract description 64
- 230000008020 evaporation Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 238000002207 thermal evaporation Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052755 nonmetal Inorganic materials 0.000 claims description 5
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 2
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000001259 photo etching Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 238000009834 vaporization Methods 0.000 description 3
- 230000008016 vaporization Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910000863 Ferronickel Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
Abstract
本发明公开了一种焦平面倒装互连铟柱的制备方法，包括以下步骤：对准：将具有若干个通孔的蒸镀掩膜板与芯片进行对准并固定形成组件，所述芯片上的电极与各所述通孔对应并外露；蒸镀：在真空环境下，采用热蒸发镀膜的方式在所述组件表面蒸镀铟膜，当所述铟膜厚度达到预定厚度后停止蒸镀；剥离：将所述蒸镀掩膜板从所述芯片上取下，所述蒸镀掩膜板上的铟膜随掩膜板而剥离，所述通孔对应处所述电极上的铟柱得以保留，获得在电极上具有铟柱的芯片。这种焦平面倒装互连铟柱的制备方法避开了复杂的厚胶光刻工序，大大降低了铟柱制备的难度，且铟柱成品均一性更好。
Description
技术领域
本发明涉及焦平面阵列领域技术领域，尤其涉及一种焦平面倒装互连铟柱的制备方法。
背景技术
在焦平面器件中，需要将焦平面芯片的各光敏元与读出电路芯片的输入级一一对应形成电学连接，其电学连接数量从数百个至百万个不等，传统的导线连接显然难以实现。因此，焦平面器件通常采用倒装互连的方式进行焊接，其过程大致为：将焦平面芯片和读出电路芯片分别制备，然后在焦平面芯片和读出电路芯片上分别或单独制备互连金属柱，最后将焦平面芯片和读出电路芯片进行压焊，通过互连金属柱实现两者的电学互连。常用的互连材料是金属铟柱，金属铟熔点低，低温下延展性好，互连成本低，易操作，特别适用于焦平面器件的倒装互连要求。
现有的铟柱制备方法主要是厚胶剥离法，通过厚胶光刻、金属沉积、去胶剥离工艺实现铟柱制备，该工艺流程复杂，所制备的铟柱形貌和均一性等受光刻效果影响很大。为保证倒装互连后的产品具有良好的电学性能和机械可靠性，需要铟柱高度较高，而较高的铟柱高度需要通过厚胶光刻工艺实现。因此光刻后的光刻胶均一性和形貌差异会直接影响最终获得的铟柱均一性和形貌。随着焦平面芯片的阵列规模越来越大，光敏元尺寸越来越小，对铟柱光刻的工艺要求也越来越高。因此，实现简便高效的铟柱制备就成为当务之急。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种焦平面倒装互连铟柱的制备方法，避开了复杂的厚胶光刻工序，大大降低了铟柱制备的难度，且铟柱均一性更好。
本发明的目的采用如下技术方案实现：
一种焦平面倒装互连铟柱的制备方法，包括以下步骤：
对准：将具有若干个通孔的蒸镀掩膜板与芯片进行对准并固定形成组件，所述芯片上的电极与各所述通孔对应并外露；
蒸镀：在真空环境下，采用热蒸发镀膜的方式在所述组件表面蒸镀铟膜，当所述铟膜厚度达到预定厚度后停止蒸镀；
剥离：将所述蒸镀掩膜板从所述芯片上取下，所述蒸镀掩膜板上的铟膜随掩膜板而剥离，所述通孔对应处所述电极上的铟柱得以保留，获得在电极上具有铟柱的芯片。
进一步地，所述蒸镀步骤中，组件所处的真空度在1.0E－3Pa以下。
进一步地，所述蒸镀步骤中，热蒸镀的沉积速率在1nm/min以上。
进一步地，所述蒸镀步骤中，所述组件全程处于旋转状态。
进一步地，所述组件的旋转速率为8至12rpm/min。
进一步地，所述通孔为从前往后直径逐渐变大的渐变孔，使得所述通孔的孔壁与所述芯片平面的夹角小于90度。
进一步地，所述通孔的直径为5至15μm，所述通孔的中心之间的距离为10至35μm。
进一步地，所述预定厚度为5至15μm，所述蒸镀掩膜板的厚度在15um以上。
进一步地，所述蒸镀掩膜板为镍合金掩膜板或非金属掩膜板
进一步地，所述镍合金掩膜板为镍铁合金或镍铬合金，所述非金属掩膜板为石英掩膜板。
进一步地，所述蒸镀掩膜板和芯片上都设有定位部，所述定位部用于蒸镀掩膜板与芯片之间的定位对准。
进一步地，所述通孔的尺寸大于所述电极的尺寸。
现有技术中的铟柱制备中，一般采用复杂的厚胶光刻、金属沉积、去胶剥离工艺，整个铟柱制备过程十分复杂。本发明对此作出了改进。其中，本发明直接利用设有通孔的蒸镀掩膜板对芯片进行直接掩膜。节省了大量与光刻胶相关的涂胶、光刻和去胶剥离等工序，掩膜板与芯片对准固定之后可以直接进入蒸镀步骤，在铟膜生长到预定厚度之后，无需如现有技术一般需要湿法剥离光刻胶，而是直接将与芯片独立的蒸镀掩膜板拆除即可，十分方便快捷。由此可见，本发明提供了一种将工艺大大精简的焦平面倒装互连铟柱的制备方法，降低了铟柱制备的难度和步骤，可以更加简单地制造出适合焦平面生产中所需的带有铟柱的芯片。
附图说明
图1为本发明中的一种焦平面倒装互连铟柱的制备方法的流程示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上，或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能存在居中元件。
对于芯片而言，术语“前”指面向蒸镀掩膜板的方向，“后”的方向与“前”相反；对于蒸镀掩膜板而言，术语“后”指朝向蒸镀掩膜板的方向，“前”的方向与“后”相反。
除非另有定义，本文所使用的所有的技术术语和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图中示出了本发明的一种焦平面倒装互连铟柱的制备方法，包括对准步骤、蒸镀步骤、剥离步骤，其中：
对准步骤包括将具有若干个通孔21的蒸镀掩膜板2与芯片1通过定位部对准并固定形成组件，芯片1上的电极11与各所述通孔21对应并外露；为了保证通孔21与电极11对准更加准确，所述蒸镀掩膜板2上还设有第一定位部22，所述芯片1上设有第二定位部12，将所述第一定位部22与第二定位部12对准之后，再进行固定。
蒸镀步骤包括在真空环境下，采用热蒸发镀膜的方式在所述组件镀上铟膜3，当所述铟膜3厚度达到预定厚度后停止蒸镀。
在完成蒸镀步骤之后，即可进行剥离步骤，其包括将所述蒸镀掩膜板2从所述芯片1上取下，由于蒸镀掩膜板2上的铟膜3跟随着蒸镀掩膜板2一同剥离，所述通孔21对应处所述电极11上的铟柱得以保留，获得在电极11上具有铟柱的芯片1。
其中，蒸镀步骤可以在热蒸发镀膜设备中进行，控制其中的真空度为1.0E－3Pa以下，以便获得更高的铟膜3厚度和膜层与组件表面之间的结合力。用于抽真空的系统可以由(超)高真空泵、低真空泵、排气管道和阀门等组成，此外还附有冷阱(用于防止油蒸气的反流)和真空测量计(用于测量实时真空度)等。蒸镀设备中用于放置组件和进行蒸镀的蒸镀室由不锈钢制成，不锈钢性能稳定，在铟蒸发的过程中不会与铟反应。
为了更高效地形成更加均一的铟柱4，在所述蒸镀步骤中，蒸镀的沉积速率在1nm/min以上。且所述组件全程处于旋转状态，优选旋转速率为8至12rpm/min。经过试验发现，在沉积速率11nm/min以上时，可以快速形成铟膜3，便于提高铟柱4的制备速度。但是在此速度下，固定不动的组件上各处凝聚的铟膜3厚度可能不均匀，因此为了兼顾高速率和均一性，本实施例中采用了组件旋转的方案，使得组件的各个位置都可以得到均匀的蒸镀。在实际操作中，可以采用将组件固定在连接有旋转轴的样品盘上，通过样品盘的旋转来带动组件的运动。在此过程中，设置晶振探测器来及时检测和控制铟膜3的厚度，通过设置预定厚度为5至15μm，将最终的成品铟柱4控制在5至15μm左右的厚度，8μm以上为佳，以免在铟柱4互连时无法获得预期的互连效果。为了获得此厚度的铟柱4，所述蒸镀掩膜板2的厚度最好在15um以上，避免因为厚度过低造成通孔21中的铟膜3厚度过大溢出，取下蒸镀掩膜板2时会将通孔21中附着在芯片1上的铟柱4破坏或带走。且所述通孔21的尺寸大于所述电极11的尺寸，以保证沉积时，在通孔21中生长的铟柱能够覆盖整个电极11。
为了避免在取下蒸镀掩膜板2时破坏芯片1上的铟柱4，本实施例中的蒸镀掩膜板2上的通孔21为从前往后直径逐渐变大的渐变孔，且所述蒸镀掩膜板2上通孔21的孔径较大一侧与所述芯片1贴触，使得所述通孔21的孔壁与所述芯片1平面的夹角小于90度。这种通孔21的轴向呈喇叭状，且靠近芯片1的一端开口更大，在取下蒸镀掩膜板2时不容易将芯片1上的铟柱4带走，保证了芯片1上铟柱4的不会被蒸镀掩膜板2带走和破坏，铟柱4的完整度也得以保证。在尺寸上，所述通孔21的直径为5至15μm，在这一直径范围的通孔21中形成的铟柱4与芯片1的连接更加牢固，不容易粘附在通孔21的侧壁上被蒸镀掩膜板2带走。数量和距离上，所述通孔21的中心之间的距离优选为10至35μm，以便符合现有大多数焦平面读出电路芯片1的要求。
在材质的选择上，所述蒸镀掩膜板2可以是稳定的金属合金或者非金属材质，本实施例优选为镍铬、镍铁合金或石英等。
此外，需要说明的是，在现有的厚胶剥离法制造铟柱的过程中，虽然也用到了掩膜板，但是其中所使用的掩膜板与本方案中的掩膜板是不同的。现有技术中的掩膜板主要用作光学掩膜作用，通常由覆盖有遮光膜的透明基质组成，其上开设的孔为光刻孔，光刻孔用于透光以达到选择性曝光的效果，并未贯穿透明基质。而在本发明中的蒸镀掩膜板无需透明基质，主要用于金属蒸镀时的掩膜作用，而非光学掩膜作用，其上的通孔贯穿整个板体，是一种镂空的板体。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (12)
1.一种焦平面倒装互连铟柱的制备方法，其特征在于，包括以下步骤：
对准：将具有若干个通孔的蒸镀掩膜板与芯片进行对准并固定形成组件，所述芯片上的电极与各所述通孔对应并外露；
蒸镀：在真空环境下，采用热蒸发镀膜的方式在所述组件表面蒸镀铟膜，当所述铟膜厚度达到预定厚度后停止蒸镀；
剥离：将所述蒸镀掩膜板从所述芯片上取下，所述蒸镀掩膜板上的铟膜随掩膜板而剥离，所述通孔对应处所述电极上的铟柱得以保留，获得在电极上具有铟柱的芯片。
2.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述蒸镀步骤中，所述组件所处的真空度在1.0E－3Pa以下。
3.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述蒸镀步骤中，蒸镀的沉积速率在1nm/min以上。
4.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述蒸镀步骤中，所述组件全程处于旋转状态。
5.如权利要求4所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述组件的旋转速率为8至12rpm/min。
6.如权利要求1至5任一项所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述通孔的孔壁与所述芯片平面的夹角小于90度。
7.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述通孔的直径为5至15μm，所述通孔的中心之间的距离为10至35μm。
8.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述预定厚度为5至15μm，所述蒸镀掩膜板的厚度在15um以上。
9.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述蒸镀掩膜板为镍合金掩膜板或非金属掩膜板。
10.如权利要求9所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述镍合金掩膜板为镍铁合金或镍铬合金，所述非金属掩膜板为石英掩膜板。
11.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述蒸镀掩膜板和芯片上都设有定位部，所述定位部用于蒸镀掩膜板与芯片之间的定位对准。
12.如权利要求1所述的焦平面倒装互连铟柱的制备方法，其特征在于，所述通孔的尺寸大于所述电极的尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011369154.XA CN112490137A (zh) | 2020-11-30 | 2020-11-30 | 一种焦平面倒装互连铟柱的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011369154.XA CN112490137A (zh) | 2020-11-30 | 2020-11-30 | 一种焦平面倒装互连铟柱的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112490137A true CN112490137A (zh) | 2021-03-12 |
Family
ID=74936987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011369154.XA Pending CN112490137A (zh) | 2020-11-30 | 2020-11-30 | 一种焦平面倒装互连铟柱的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112490137A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114107912A (zh) * | 2021-11-30 | 2022-03-01 | 安徽光智科技有限公司 | 镀膜装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19542043A1 (de) * | 1995-01-31 | 1996-08-01 | Hewlett Packard Co | Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung |
| TW529143B (en) * | 2001-12-03 | 2003-04-21 | Advanced Semiconductor Eng | Method for producing under-bump metallurgy layer (UBM) |
| JP2006108344A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | はんだ印刷用マスクおよびはんだバンプの形成方法 |
| CN101540288A (zh) * | 2008-03-18 | 2009-09-23 | 恩益禧电子股份有限公司 | 用于印刷金属膏的方法、金属掩模以及凸点形成方法 |
| CN103205692A (zh) * | 2012-01-16 | 2013-07-17 | 昆山允升吉光电科技有限公司 | 一种蒸镀用掩模板的加工工艺、返修工艺 |
| CN105785711A (zh) * | 2016-05-25 | 2016-07-20 | 唐军 | 掩膜板光罩、掩膜板光罩制作方法及掩膜板制作方法 |
| CN111584672A (zh) * | 2020-04-23 | 2020-08-25 | 华中光电技术研究所（中国船舶重工集团公司第七一七研究所） | 一种红外焦平面探测器的铟柱及其制备方法 |
-
2020
- 2020-11-30 CN CN202011369154.XA patent/CN112490137A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19542043A1 (de) * | 1995-01-31 | 1996-08-01 | Hewlett Packard Co | Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung |
| TW529143B (en) * | 2001-12-03 | 2003-04-21 | Advanced Semiconductor Eng | Method for producing under-bump metallurgy layer (UBM) |
| JP2006108344A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | はんだ印刷用マスクおよびはんだバンプの形成方法 |
| CN101540288A (zh) * | 2008-03-18 | 2009-09-23 | 恩益禧电子股份有限公司 | 用于印刷金属膏的方法、金属掩模以及凸点形成方法 |
| CN103205692A (zh) * | 2012-01-16 | 2013-07-17 | 昆山允升吉光电科技有限公司 | 一种蒸镀用掩模板的加工工艺、返修工艺 |
| CN105785711A (zh) * | 2016-05-25 | 2016-07-20 | 唐军 | 掩膜板光罩、掩膜板光罩制作方法及掩膜板制作方法 |
| CN111584672A (zh) * | 2020-04-23 | 2020-08-25 | 华中光电技术研究所（中国船舶重工集团公司第七一七研究所） | 一种红外焦平面探测器的铟柱及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114107912A (zh) * | 2021-11-30 | 2022-03-01 | 安徽光智科技有限公司 | 镀膜装置 |
| CN114107912B (zh) * | 2021-11-30 | 2023-08-01 | 安徽光智科技有限公司 | 镀膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563470A (en) | Tiled panel display assembly | |
| US5808360A (en) | Microbump interconnect for bore semiconductor dice | |
| US6127736A (en) | Microbump interconnect for semiconductor dice | |
| US6686648B2 (en) | Electronic component with stacked semiconductor chips and method of producing the component | |
| TW200531227A (en) | Structure and method of making capped chips having vertical interconnects | |
| RU2553144C2 (ru) | Способ пайки, гироскоп и паяный узел | |
| US20080146071A1 (en) | Component Provided With A Set Of Hard Conducting Microttips And Process For Making An Electrical Connection Between This Component And A Component Proviced With Ductile Conducting Bumps | |
| JPS6149443A (ja) | チツプ介在体の製造方法 | |
| US5633122A (en) | Test fixture and method for producing a test fixture for testing unpackaged semiconductor die | |
| CN106463470B (zh) | 布线基板、电子装置以及电子模块 | |
| US20100068837A1 (en) | Structures and Methods for Wafer Packages, and Probes | |
| EP3200223B1 (en) | Wiring board, electronic device and electronic module | |
| CN104108679A (zh) | 制造贯穿玻璃的通孔的方法 | |
| US3647533A (en) | Substrate bonding bumps for large scale arrays | |
| CN103412164B (zh) | 基于弹性基底和背面引线的微机电系统探针卡和制备方法 | |
| CN105261555B (zh) | 一种在金刚石压砧上制备金属电极的方法 | |
| CN112490137A (zh) | 一种焦平面倒装互连铟柱的制备方法 | |
| CN111403348A (zh) | 一种含微通道的陶瓷基板及其制备方法 | |
| CN115036390B (zh) | 高宽比增大型焊点柱的制备方法、电子器件与红外探测器 | |
| JP2001511602A (ja) | 導電性インサートを有する異方性導電膜の製造方法 | |
| JP2018160697A (ja) | 貫通電極基板 | |
| CN113224012A (zh) | 一种声表面波滤波器的晶圆级封装结构及工艺 | |
| TWI338053B (en) | An optics deposition apparatus | |
| US20050035453A1 (en) | Bump transfer fixture | |
| CN210040201U (zh) | 一种高可靠性影像传感器晶圆级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210312 |
|
| RJ01 | Rejection of invention patent application after publication |