CN112447901A - 存储器器件 - Google Patents
存储器器件 Download PDFInfo
- Publication number
- CN112447901A CN112447901A CN202010098010.9A CN202010098010A CN112447901A CN 112447901 A CN112447901 A CN 112447901A CN 202010098010 A CN202010098010 A CN 202010098010A CN 112447901 A CN112447901 A CN 112447901A
- Authority
- CN
- China
- Prior art keywords
- ftj
- dielectric layer
- layer
- metal layer
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 239000002184 metal Substances 0.000 claims abstract description 128
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 description 302
- 239000000758 substrate Substances 0.000 description 48
- 238000000034 method Methods 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 17
- 238000000059 patterning Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- -1 SiN) Chemical compound 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005681 electric displacement field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
一种器件包含：包含第一导电材料的底部电极；底部电极上方的介电层；介电层上方的内部金属层；内部金属层上方的铁电层；以及铁电层上方的顶部电极，顶部电极包含第二导电材料，顶部电极的面积小于内部金属层的面积。
Description
技术领域
本发明实施例大体上涉及铁电隧道结(ferroelectric tunnel junction，FTJ)，且在特定实施例中，涉及具有内部金属栅极的铁电隧道结和由此类铁电隧道结形成的非易失性存储器器件。
背景技术
常规的铁电隧道结(FTJ)为包含由薄铁电层分隔开的两个金属电极的隧道结。铁电层的电极化方向(也称为定向)可通过施加的电场转变。FTJ的电阻(也称为FTJ的隧穿电阻(tunneling electroresistance，TER))由铁电层的电极化定向确定。举例来说，通过改变穿过铁电势垒(barrier)的静电位(例如电压)分布，FTJ可从高电阻状态(high-resistance state，HRS)变为低电阻状态(low-resistance state，LRS)，或反过来也是如此。将在高电阻状态下的TER标示为RHRS，且将在低电阻状态下的TER标示为RLRS，FTJ的TER比率定义为
通常，高TER比率对于用于存储器器件中的FTJ是有利的。与FTJ的可编程TER成反比的FTJ的隧穿电流可用于表示存储器器件的不同状态(例如“0”或“1”)。
归因于编程(例如设定)不同电压下FTJ的隧穿电阻的能力，人们对基于FTJ的非易失性存储器器件越来越感兴趣。然而，在形成适用于存储器器件的FTJ方面存在诸多挑战。举例来说，归因于FTJ中的特定介电层的击穿，FTJ的耐久性可能较差。本领域存在形成适用于存储器器件的高性能(例如高耐久性、高TER比率、低编程电压、较小面积)FTJ的需要。
发明内容
本发明实施例的一种器件包含：底部电极，包括第一电导电材料；底部电极上方的介电层；介电层上方的内部金属层；内部金属层上方的铁电层；以及铁电层上方的顶部电极，所述顶部电极包括第二导电材料，顶部电极的面积小于内部金属层的面积。
本发明实施例的一种器件包含：衬底；以及衬底上方的铁电隧道结(FTJ)，FTJ包括：底部电极；底部电极上方的顶部电极；底部电极与顶部电极之间的铁电膜，其中铁电膜与顶部电极具有相同的第一表面积；铁电膜与底部电极之间的内部金属层；以及内部金属层与底部电极之间的介电层，其中介电层与内部金属层具有相同的第二表面积，其中相同的第一表面积小于相同的第二表面积。
本发明实施例的一种方法包含：在衬底上方形成底部电极；在底部电极上方依次形成介电层和内部金属层；使用第一掩模来图案化介电层和内部金属层以使得介电层的剩余部分和内部金属层的剩余部分具有相同的第一表面积；在介电层的剩余部分和内部金属层的剩余部分上方依次形成铁电层和顶部金属层；以及使用第二掩模来图案化铁电层和顶部金属层以使得铁电层的剩余部分和顶部金属层的剩余部分具有相同的第二表面积，其中相同的第二表面积小于相同的第一表面积。
附图说明
当结合附图阅读时从以下详细描述中最好地理解本公开内容的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的大小。
图1A和图1B说明一实施例中的包括铁电隧道结(FTJ)的器件的横截面视图。
图2说明另一实施例中的包括FTJ的器件的横截面视图。
图3说明另一实施例中的包括FTJ的器件的横截面视图。
图4说明又一实施例中的包括FTJ的器件的横截面视图。
图5说明一些实施例中的形成包括FTJ的器件的方法的流程图。
具体实施方式
以下公开内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例来简化本公开内容。当然，这些组件和布置仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例，并且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。贯穿本文中的描述，除非另外规定，否则不同图式中的相同附图标号指代使用相同或类似材料通过相同或类似方法形成的相同或类似组件。
此外，为了易于描述，在本文中可使用例如“在……下”、“在……下方”、“下部”、“在……上方”、“上部”等等的空间相对术语来描述如图式中所说明的一个元件或特征与另一元件或特征的关系。除图式中所描绘的定向以外，空间相对术语意欲涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
在一些实施例中，铁电隧道结(FTJ)包含底部电极、底部电极上方的介电层、介电层上方的内部金属层、内部金属层上方的铁电膜以及铁电膜上方的顶部电极。在一些实施例中，顶部电极和铁电膜具有第一表面积，且内部金属层和介电层具有第二表面积，其中第一表面积小于第二表面积。底部电极可为金属层、含金属层或重掺杂半导体层。底部电极可为平面层，或可具有鳍片结构。FTJ的介电层可由高K介电材料形成。所公开的FTJ可用于形成非易失性存储器器件。所公开的不同实施例FTJ的结构有利地减少或避免FTJ的介电层的击穿，由此提高FTJ的耐久性。
图1A和图1B说明实施例中的包括铁电隧道结(FTJ)102的器件100的横截面视图。图1B说明器件100沿图1A中的横截面B-B的横截面视图，且图1A说明器件100沿图1B中的横截面A-A的横截面视图。应注意，为了清楚起见，图1A和图1B中并未说明器件100的所有特征，且图1A和图1B可仅说明所形成器件的一部分。此外，为说明器件100不同特征之间的关系(例如位置、大小)，沿横截面B-B不可见的一些特征(例如内部金属层105、介电层103)也在图1B中以虚线说明。
参考图1A，器件100包含衬底131、衬底131上方的介电层135、介电层135上方的铁电隧道结102(FTJ)、介电层135上方的介电层117和介电层119、通孔111/通孔113以及导电线115A/导电线115B。FTJ 102包含底部电极101(也称为底部金属层)、介电层103、内部金属层105(也称为内部栅极)、铁电层107(也称为铁电膜)以及顶部电极109(也称为顶部金属层)。
图1A进一步说明形成在衬底131中或上的导电特征133。在所说明的实施例中，导电特征133为通过通孔137电耦合到FTJ 102的底部电极101的电晶体。在图1A的实例中，通孔137延伸穿过介电层135且将底部电极101电耦合到电晶体133的漏极。器件100因此可为具有1T1FTJ结构的存储器器件(例如，非易失性存储器器件)的存储单元，其中T表示电晶体，且FTJ表示铁电隧道结。在下文论述器件100的细节和形成器件100的方法。
衬底131可为半导体衬底(例如掺杂或未掺杂的硅)或绝缘体上半导体(semiconductor-on-insulator，SOI)衬底的有源层。半导体衬底可包含：其它半导体材料，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。也可以使用其它衬底，例如多层衬底或梯度衬底。例如电晶体133、二极管、电容器、电阻等器件可形成于衬底131中或上且可由内连线结构内连，所述内连线结构由例如衬底131上方的一个或多个介电层中的金属化图案形成。图1A仅说明包含FTJ 102和电晶体133的器件的一部分。
可为层间介电(interlayer dielectric；ILD)层的介电层135形成于衬底131上方。介电层135可为：聚合物，例如聚苯并恶唑(polybenzoxazole；PBO)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene；BCB)或类似者；氮化物，例如氮化硅(silicon nitride)或类似者；氧化物，例如氧化硅(silicon oxide)、磷硅酸盐玻璃(phosphosilicate glass；PSG)、硼硅玻璃(borosilicate glass；BSG)、硼掺杂磷硅酸盐玻璃(boron-doped phosphosilicate glass；BPSG)或类似者；或其组合，且可由例如旋涂、叠层、化学气相沉积(chemical vapor deposition；CVD)或类似者形成。随后，通孔137形成于介电层135中，以电耦合到例如电晶体133的漏极。通孔137可通过在介电层135中形成开口且用导电材料(例如铜、钨或类似者)填充开口来形成。
随后，底部电极101形成于介电层135上方。底部电极101由导电材料形成。在图1A的实例中，底部电极101由金属或含金属材料形成，例如铜(Cu)、钨(W)、铂(Pt)、氮化钛(TiN)、氮化钽(TaN)或类似者。作为一实例，底部电极101的厚度可介于约5纳米与约30纳米之间。可使用适当的形成方法(例如原子层沉积(atomic layer deposition；ALD))形成底部电极101。
随后，介电层103和内部金属层105依次形成于底部电极101上方。在一些实施例中，介电层103为氧化硅层。在一些实施例中，介电层103由高K介电材料形成，所述高K介电材料具有大于3.9(例如介于约3.9与约25之间)的介电常数(K)值。高K介电材料的实例包含氧化铪(hafnium oxide，例如HfO2)、氧化锆(zirconium oxide，例如ZrO2)、氮化硅(siliconnitride，例如SiN)以及氧化镧(lanthanum oxide，例如La2O3)。在一些实施例中，介电层103的厚度小于约2纳米，例如约1纳米。可使用适当的沉积方法(例如ALD)形成介电层103。
内部金属层105由导电材料(例如Cu、W、Pt、TiN、TaN)形成，且可由与底部电极101相同的材料形成。可使用适当的沉积方法(例如ALD)形成内部金属层105。在一些实施例中，内部金属层105的厚度介于约5纳米与约30纳米之间。
随后，使用例如相同图案化掩模来图案化介电层103和内部金属层105。换句话说，在一些实施例中，使用单一图案化工艺将介电层103和内部金属层105两者均图案化。可使用各向异性蚀刻工艺(例如等离子蚀刻工艺)来将介电层103和内部金属层105图案化。图案化工艺去除介电层103的部分和内部金属层105的部分，并暴露底部电极101的部分。在图案化工艺之后，如图1A和图1B中所说明，介电层103的剩余部分和内部金属层105的剩余部分具有相同的大小(例如相同的长度、宽度以及表面积)。举例来说，如图1B中所绘示，内部金属层105和介电层103在俯视图中具有相同表面积，因此其边界(例如侧壁)完全重叠。
返回参看图1A，在图案化介电层103和内部金属层105之后，铁电层107和顶部电极109依次形成于内部金属层105上方。铁电层107由适当的铁电材料形成，例如掺杂氧化铪。掺杂氧化铪可为由硅(Si)、锆(Zr)、铝(Al)或镧(La)掺杂的氧化铪。举例来说，掺杂氧化铪可为锆掺杂氧化铪，其中Hf、Zr以及O之间的原子百分比率为约1:1:4。作为另一实例，掺杂氧化铪可为铝掺杂氧化铪，其中铝原子百分比(at％)小于或等于约10at％，例如约10at％。铁电层107的厚度可介于约1纳米与约3纳米之间，例如约3纳米。可使用适当的沉积方法(例如ALD)形成铁电层107。
顶部电极109由例如Cu、W、Pt、TiN、TaN等导电材料形成，且可由与底部电极101相同的材料形成。在一些实施例中，顶部电极109由与底部电极101不同的材料形成。在一些实施例中，顶部电极109的厚度介于约10纳米与约30纳米之间。可使用适当的沉积方法(例如ALD)形成顶部电极109。
在形成顶部电极109和铁电层107之后，使用例如相同图案化掩模来图案化顶部电极109和铁电层107。换句话说，在一些实施例中，单个图案化工艺用于将顶部电极109和铁电层107两者均图案化。可使用各向异性蚀刻工艺(例如等离子蚀刻工艺)来将顶部电极109和铁电层107图案化。图案化工艺去除顶部电极109的部分和铁电层107的部分，并暴露内部金属层105的部分。在图案化处理之后，如图1A和图1B中所说明，顶部电极109的剩余部分和铁电层107的剩余部分具有相同大小(例如相同长度、宽度以及表面积)。举例来说，如图1B中所绘示，顶部电极109和铁电层107在俯视图中具有相同表面积，因而其边界(例如侧壁)完全重叠。
如图1B中所说明，顶部电极109的面积A1(也可称为表面积或顶部表面积)小于内部金属层105的面积A2(也可称为表面积或顶部表面积)。在图1B的实例中，面积A1和面积A2为矩形面积，且因此面积A1和面积A2可通过使图1B中所说明的相应层(例如顶部电极109、内部金属层105)的矩形面积的宽度与长度相乘来计算。在一些实施例中，顶部电极109的面积A1与内部金属层105的面积A2之间的比率介于约1/100与约1/5之间，例如约1/30。在本文中的论述中，顶部电极109、铁电层107以及内部金属层105可称为第一电容器，其中顶部电极109和内部金属层105视为第一电容器的板(例如分别地视为顶板和底板)，且铁电层107视为第一电容器的板之间的介电层。第一电容器的面积(例如板面积)由顶部电极109的面积确定，并因此为面积A1。顶部电极109、铁电层107以及内部金属层105可统称为MFM结构或MFM电容器，其中M表示(例如顶部电极109或内部金属层105的)金属材料，且F表示(例如铁电层107的)铁电材料。
类似地，内部金属层105、介电层103以及底部电极101可称为第二电容器，且第二电容器的面积(例如板面积)由内部金属层105的面积确定，并因此为面积A2。内部金属层105、介电层103以及底部电极101可统称为MIM结构或MIM电容器，其中M表示(例如内部金属层105或底部电极101的)金属材料，且I表示(例如介电层103的)电介质材料。图1A的FTJ102因此可称为MFMIM FTJ或MFMIM结构。FTJ 102为二端器件，其中底部电极101和顶部电极109充当FTJ 102的两个端子。
仍参考图1A，随后，例如SiO2、SiN、低K介电材料或类似者的介电层117形成于底部电极101上方和FTJ 102上方。可使用适当的沉积方法(例如CVD、PVD或类似者)形成介电层117。形成通孔111以从介电层117的上部表面延伸到介电层117中，且电耦合到顶部电极109。形成另一通孔113以从介电层117的上部表面延伸到介电层117中，且电耦合到底部电极101。
随后，介电层119形成于介电层117上方，且导电线115A和导电线115B(例如铜线)形成于介电层119中。介电层119可包括与介电层117相同或类似的材料，且可使用相同或类似的形成方法形成，因此不重复细节。导电线115A和导电线115B可使用任何适当的方法形成，例如镶嵌工艺。在一些实施例中，导电线115A/导电线115B和通孔111/通孔113在双镶嵌工艺中一起形成，在这种情况下介电层117和介电层119可一起形成为一个层。在图1A的实例中，将导电线115A和导电线115B分别地电耦合到通孔111和通孔113。导电线115A和导电线115B提供到FTJ 102的两个端子(例如顶部电极109和底部电极101)的电连接。在一些实施例中，由于FTJ 102的底部电极101通过通孔137(见图1A)电耦合到例如电晶体133的漏极，且因此可省略通孔113和导电线115B。
可进行其它处理，例如另外的介电层和导电特征(例如通孔、导电线)的形成以完成器件100的制造，正如所属领域的普通技术人员所轻易了解，因此详细内容并未为本文所论述。此外，为了清楚起见，图1A和图1B中并未说明器件100的所有特征。举例来说，到电晶体133的栅极和源极的电连接以及器件100的其它组件(例如其它电晶体、电阻、二极管、电容器、电感或类似者)和其电连接并未在图1A和图1B中加以说明。
图1B中说明的FTJ 102的不同层(例如顶部电极109、铁电层107、内部金属层105、介电层103)的矩形形状为非限制性实例。其它形状(例如平方、空心圆、多边形或类似者)也为可能的且充分意欲包含于本发明的范围内。
所公开的FTJ 102(和下文所公开的其它FTJ)的结构具有诸多优点。为了解所述优点，考虑与图1A中的FTJ 102类似但不包含内部金属层105的参考FTJ。此外，对于顶部电极109、铁电层107以及介电层103，参考FTJ具有相同大小(例如俯视图中的相同表面积)。由于铁电层(例如铁电层107)的典型电位移场(D场)为约30微库仑/平方厘米，且由于参考FTJ的结构在介电层(例如介电层103)中产生类似D场，因此这种D场可引发比约10毫伏/厘米高得多的电场(E场)，所述电场可引起介电层的击穿。FTJ中的介电层的击穿可造成某些FTJ耐久性较差。
在所公开的实施例中，通过具有内部金属层105，且通过将顶部电极109的面积A1设计成小于内部金属层105的面积A2，与其它所公开的特征一起，可缓解或避免介电层103的击穿(见下文论述)，因而提高FTJ的耐久性。
在内部金属层105插入顶部电极109与底部电极101之间的情况下，FTJ 102可视为串联连接的两个电容器，其中两个电容器为：第一电容器(例如MFM电容器)，包括顶部电极109、铁电层107以及内部金属层105；以及第二电容器(例如MIM电容器)，包括内部金属层105、介电层103以及底部电极101。由于第一电容器和第二电容器是串联连接的，因此所属领域的普通技术人员将轻易理解，归因于电荷守恒，介电层103中的D场等于铁电层107中的D场乘以系数A1/面积A2。由于系数A1/A2小于一(例如在1/100和1/5之间，如1/30)，与铁电层107中的D场相比，介电层103中的D场减小。所减小的介电层103中的D场减少或预防介电层103的击穿。
此外，所属领域的普通技术人员将轻易理解：由于铁电层107具有预定编程电压(例如改变其电极化方向的电压)，且由于第一电容器承受施加穿过顶部电极109与底部电极101之间的FTJ 102的较大百分比的电压V(由于小于一的比率面积A1/面积A2)，施加穿过FTJ 102的较小电压V可足以提供用于铁电层107的预定编程电压(例如，与参照设计相比，所述设计中第一电容器和第二电容器具有相同面积(例如图1B视图中的相同表面积))。换句话说，所公开的实施例考虑用于FTJ 102的较低编程电压V。较低编程电压V可有利地减小FTJ 102和使用FTJ 102形成的存储器器件的电力消耗。
高K介电材料作为介电层103的使用进一步改进FTJ 102的性能。这是因为对相同D场而言，介电层103中电场(E场)与介电层103的K值成反比。因此，较高K值(归因于高K介电材料的使用)产生介电层103中降低的E场，其有助于阻止或减少介电层103的击穿。应注意更高K值可产生用于介电层103的较低击穿E场。然而，只要E场由于高K介电材料的使用的减少比击穿E场的减少更大，使用用于介电层103的高K介电材料提供性能增益(例如降低介电层103的击穿)。
在一实施例中，图2说明包括FTJ 102A的器件200(例如存储器器件)的横截面视图。为简单起见，并未说明器件200的所有特征。图2中的FTJ 102A与图1A中的FTJ 102类似，但FTJ 102A的底部电极为代替图1A中的金属或含金属材料的重掺杂的衬底121。在一些实施例中，重掺杂衬底121为由掺杂剂(例如硼、磷或砷)掺杂的半导体衬底(例如硅、硅-锗、锗或类似者)。作为一实例，掺杂剂的含量可介于约1019/立方厘米与约1021/立方厘米之间。在所说明的实施例中，归因于重掺杂衬底121中的掺杂剂，重掺杂衬底121是导电的。举例来说，重掺杂衬底121的电阻率介于0.1毫欧/厘米与约10毫欧/厘米之间。在一实施例中，重掺杂衬底121的厚度介于约100纳米与约100微米之间。在一些实施例中，重掺杂衬底121为另一衬底上方的掺杂半导体层，或衬底的掺杂顶部部分。
图2进一步说明隔离区域127，例如浅沟槽隔离(STI)区域，所述区域将底部电极121与衬底的有源区域122分隔开。此外，图2说明形成于有源区域122中的电晶体133。通孔113和导电线115B将FTJ 102A的底部电极121与电晶体133电耦合。举例来说，电晶体133上方的通孔113电耦合到电晶体133的漏极。因此，图2说明具有1T1FTJ结构的存储器器件(例如存储单元)的部分。图2中示出的电晶体133与FTJ 102A之间的电连接仅为实例，其它电连接亦可能且完全意欲包含在本公开内容的范围内。
在图2中，顶部电极109、铁电层107以及内部金属层105形成MFM结构。内部金属层105、介电层103以及重掺杂衬底121形成MIS结构，其中M表示金属，I表示电介质材料以及S表示衬底。FTJ 102A也可称为MFMIS结构或MFMIS FTJ。
与FTJ 102类似，FTJ 102A的顶部电极109的面积A1小于FTJ 102A的内部金属层105的面积A2。在一些实施例中，面积A1与面积A2之间的比率介于约1/100与约1/5之间，例如约1/30。FTJ 102A的其它层的尺寸与FTJ 102的其它层的尺寸相同或类似。举例来说，图2中的介电层103的厚度小于约2纳米，例如1纳米。图2中的铁电层107的厚度介于约1纳米与约3纳米之间，例如约3纳米。
在一实施例中，图3说明包括FTJ 102B的器件300(例如存储体器件)的横截面视图。FTJ 102B与FTJ 102类似，但第二电容器具有三维(3D)MIM结构。具体地，底部电极101形成为凸出于介电层135上方的金属鳍片。在一些实施方式中，底部电极101由在介电层135上方沉积一层金属或含金属材料(例如铜、钨、锡、氮化钽或类似者)，随后使用例如各向异性蚀刻工艺将沉积层图案化以形成金属鳍片。在图3的实例中，底部电极101的金属鳍片结构的宽度W介于约5纳米与约15纳米之间，且高度H介于约10纳米与约50纳米之间。
一旦形成金属鳍片结构，则使用例如ALD的适当的沉积方法在底部电极101(例如金属鳍片)的侧壁上方和上部表面上方共形地形成介电层103。所述介电层103(例如二氧化硅)的厚度小于约2纳米，例如约1纳米。随后，内部金属层105在介电层103上方共形形成且沿着底部电极101的侧壁且沿底部电极101的上部表面延伸。
应注意由于3D MIM结构的结构，内部金属层105的面积A2(或介电层103的面积)包含沿底部电极101的侧壁和沿底部电极101的上部表面的面积。因此，与图1A的FTJ 102中的第二电容器的平面MIM结构相比，图3的FTJ 102B的内部金属层105在衬底131上方具有较小覆盖面积，但达到与图1A的FTJ 102中的第二电容器的平面MIM结构相同面积A2。这允许用于器件300的更高集成密度。
在形成内部金属层105之后，介电层117形成于介电层135上方和第二电容器周围(例如底部电极101、介电层103以及内部金属层105)。可进行平坦化工艺(例如化学机械平坦化(chemical mechanical planarization；CMP))以达成用于介电层117的平坦上表面且以暴露内部金属层105的上部表面。
随后，铁电层107和顶部电极109依次形成于内部金属层105上方，且进行图案化工艺以去除铁电层107的部分和顶部电极109的部分，与用于图1A的装置100的处理类似。随后，可与介电层117的材料相同的介电层118形成于介电层117的上方。根据介电层118的材料和/或形成方法，介电层118与介电层117之间可具有或可不具有接口117F。随后，形成通孔111和导电线115以电耦合到FTJ 102B的顶部电极109。应注意在图3的实例中，FTJ 102B的底部电极101由通孔137电耦合到例如电晶体133的漏极。图3中示出的电晶体133与FTJ102B之间的电连接仅为实例，其它电连接亦可能且完全意欲包含在本公开内容的范围内。
在图3的实例中，FTJ 102B的第一电容器具有平面MFM结构，其包含顶部电极109、铁电层107以及内部金属层105的水平部分(例如沿介电层103的上部表面的部分)。FJT102B的第二电容器具有三维MIM结构，其包含内部金属层105、介电层103以及底部电极101(例如金属鳍片)。FTJ 102B可称为具有3D MFMIM结构或为3D MFMIM FTJ。
与FTJ 102类似，FTJ 102B的顶部电极109的面积A1小于FTJ 102B的内部金属层105的面积A2。在一些实施例中，顶部电极109的面积A1与内部金属层105的面积A2之间的比率介于约1/100与约1/5之间，例如约1/30。FTJ 102B的其它层的尺寸与FTJ 102的其它层的尺寸相同或类似。举例来说，图3中的介电层103的厚度小于约2纳米，例如1纳米。图3中的铁电层107的厚度介于约1纳米与约3纳米之间，例如约3纳米。
在一实施例中，图4说明包括FTJ 102C的器件400(例如存储器器件)的横截面视图。FTJ 102C与FTJ 102B类似，但FTJ 102C的底部电极121为代替金属或含金属材料的重掺杂衬底，其中底部电极121具有凸出于衬底125上方的鳍状结构。在所说明的实施例中，将底部电极121连接到衬底125，其亦为重掺杂衬底。换句话说，图4中的底部电极121和衬底125由相同重掺杂半导体材料形成。在一些实施例中，底部电极121的鳍片结构由使用例如各向异性蚀刻工艺图案化重掺杂半导体材料形成。重掺杂半导体材料的组合物(例如底部电极121和衬底125)与图2的重掺杂衬底121的组合物相同或类似，因此此处不重复细节。在一些实施例中，底部电极121的鳍片结构的宽度W介于约5纳米与约15纳米之间，且底部电极121的鳍片结构的高度H介于约10纳米与约50纳米之间。
参考图4，在形成底部电极121之后，在衬底125上方和底部电极121周围形成介电层123。介电层123的材料和形成方法可与介电层117的材料和形成方法相同或类似，因此不重复细节。在一些实施例中，省略介电层123。用以形成FTJ 102C、通孔111/通孔113、导电线115A/导电线115B以及介电层117/介电层118/介电层119的其它层的后续处理与上文描述的后续处理相同或类似，因此此处不重复细节。图4中示出的电晶体133与FTJ 102C之间的电连接仅为实例，其它电连接亦可能且完全意欲包含在本公开内容的范围内。
应注意，图4中的FTJ 102C的第二电容器(包含底部电极121、介电层103以及内部金属层105)具有3D MIS结构。包含内部金属层105、铁电层107以及顶部电极109(的水平部分)的FTJ 102C的第一电容器具有平面MFM结构。FTJ 102C可称为具有3D MFMIS结构或为3DMFMIS FTJ。类似于上文对于FTJ 102B的描述，FTJ 102C的第二电容器的3D MIS结构以在衬底125上方具有较小覆盖面积的内部金属层105实现较大面积A2(例如沿侧壁和底部电极121的顶部表面的面积)，其实现用于器件400的更高集成密度。
与FTJ 102B类似，FTJ 102C的顶部电极109的面积A1小于FTJ 102C的内部金属层105的面积A2。在一些实施例中，顶部电极109的面积A1与内部金属层105的面积A2之间的比率介于约1/100与约1/5之间，例如约1/30。FTJ 102C的其它层的尺寸与FTJ 102的其它层的尺寸相同或类似。举例来说，图4中的介电层103的厚度小于约2纳米，例如1纳米。图4中的铁电层107的厚度介于约1纳米与约3纳米之间，例如约3纳米。
所公开的实施例达成优势。举例来说，通过具有FTJ中的内部金属层105且通过将顶部电极109的面积A1设计成小于内部金属层105的面积A2，仅将施加在FTJ的两个端子的较小百分比的电压V施加穿过介电层103，其降低介电层103的E场且减少或避免介电层103的击穿，因此提高FTJ的耐久性。此外，使用用于介电层103的高K介电材料进一步降低介电层103的E场，且可进一步改良所形成的器件的耐久性。所公开的3D MFMIM FTJ或3D MFMISFTJ实现较平面FTJ更高的集成密度。
图5说明根据一些实施例制造器件的方法的流程图。应理解，图5中所示的实施例方法仅是诸多可能的实施例方法的实例。所属领域的一般技术人员应认识到诸多变化、替代方案和修改。举例来说，可添加、去除、替换、重新布置或重复图5中所说明的各种步骤。
参考图5，在步骤1010，底部电极形成在衬底上方。在步骤1020，介电层和内部金属层依次形成于底部电极上方。在步骤1030，使用第一掩模来图案化介电层和内部金属层以使得介电层的剩余部分和内部金属层的剩余部分具有相同的第一表面积。在步骤1040，铁电层和顶部金属层依次形成于介电层的剩余部分和内部金属层的剩余部分上方。在步骤1050，使用第二掩模来图案化铁电层和顶部金属层以使得铁电层的剩余部分和顶部金属层的剩余部分具有相同的第二表面积，其中相同第二表面积小于相同第一表面积。
根据一实施例，器件包含：底部电极，包括第一电导电材料；底部电极上方的介电层；介电层上方的内部金属层；内部金属层上方的铁电层；以及铁电层上方的顶部电极，所述顶部电极包括第二导电材料，顶部电极的面积小于内部金属层的面积。在一实施例中，顶部电极的面积与铁电层的面积相同。在一实施例中，内部金属层的面积与介电层的面积相同。在一实施例中，其中顶部电极的面积与内部金属层的面积之间的比率介于约1:100与约1:5之间。在一实施例中，介电层的介电常数介于约3.9与约25之间。在一实施例中，铁电层包括掺杂氧化铪。在一实施例中，掺杂氧化铪包括由硅、锆、铝或镧掺杂的氧化铪。在一实施例中，第一导电材料为重掺杂半导体材料，且第二导电材料为金属。在一实施例中，第一导电材料与第二导电材料为金属。在一实施例中，底部电极为凸出于衬底上方的鳍片，其中介电层和内部金属层沿鳍片的侧壁和顶表面共形地延伸，其中介电层插入于鳍片与内部金属层之间。在一实施例中，鳍片为金属鳍片。在一实施例中，鳍片为重掺杂半导体鳍片。
根据一实施例，器件包含：衬底；以及衬底上方的铁电隧道结(FTJ)，FTJ包括：底部电极；底部电极上方的顶部电极；底部电极与顶部电极之间的铁电膜，其中铁电膜与顶部电极具有相同的第一表面积；铁电膜与底部电极之间的内部金属层；以及内部金属层与底部电极之间的介电层，其中介电层与内部金属层具有相同的第二表面积，其中相同的第一表面积小于相同的第二表面积。在一实施例中，底部电极包括掺杂半导体材料，且顶部电极包括金属。在一实施例中，介电层包括高K介电材料。在一实施例中，底部电极为凸出于衬底上方的鳍片，其中介电层沿鳍片的侧壁和顶表面共形地延伸，且内部金属层在介电层上方且沿鳍片的顶表面和侧壁共形地延伸。
根据一实施例，方法包含：在衬底上方形成底部电极；在底部电极上方依次形成介电层和内部金属层；使用第一掩模来图案化介电层和内部金属层以使得介电层的剩余部分和内部金属层的剩余部分具有相同的第一表面积；在介电层的剩余部分和内部金属层的剩余部分上方依次形成铁电层和顶部金属层；以及使用第二掩模来图案化铁电层和顶部金属层以使得铁电层的剩余部分和顶部金属层的剩余部分具有相同的第二表面积，其中相同的第二表面积小于相同的第一表面积。在一实施例中，形成底部电极包括在衬底上方形成底部金属层。在一实施例中，形成底部电极包括在衬底上方形成重掺杂半导体材料。在一实施例中，形成底部电极包括形成凸出于衬底上方的鳍片，其中介电层和内部金属层沿鳍片的侧壁和顶表面共形地形成。
虽然已参考说明性实施例描述本发明，但此描述并不意欲解释为限制含义。在参考本描述后，所属领域的技术人员将会显而易知说明性实施例以及本发明其它实施例的各种修改和组合。因此预期，所附权利要求书涵盖任何此类修改或实施例。
Claims (1)
1.一种存储器器件，包括：
底部电极，包括第一导电材料；
介电层，在所述底部电极上方；
内部金属层，在所述介电层上方；
铁电层，在所述内部金属层上方；以及
顶部电极，在所述铁电层上方，所述顶部电极包括第二导电材料，所述顶部电极的面积小于所述内部金属层的面积。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962894161P | 2019-08-30 | 2019-08-30 | |
| US62/894,161 | 2019-08-30 | ||
| US16/671,502 | 2019-11-01 | ||
| US16/671,502 US11152456B2 (en) | 2019-08-30 | 2019-11-01 | Ferroelectric tunnel junction with internal gate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447901A true CN112447901A (zh) | 2021-03-05 |
Family
ID=74679591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010098010.9A Pending CN112447901A (zh) | 2019-08-30 | 2020-02-17 | 存储器器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11152456B2 (zh) |
| CN (1) | CN112447901A (zh) |
| TW (1) | TW202109840A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023115265A1 (zh) * | 2021-12-20 | 2023-06-29 | 华为技术有限公司 | 铁电存储器及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11563079B2 (en) * | 2020-01-08 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal insulator metal (MIM) structure and manufacturing method thereof |
| WO2022271844A1 (en) * | 2021-06-22 | 2022-12-29 | University Of Southern California | Ultrahigh tunnelling electroresistance in ferroelectric tunnelling junction with giant barrier height modulation by monolayer graphene contact |
-
2019
- 2019-11-01 US US16/671,502 patent/US11152456B2/en active Active
-
2020
- 2020-01-31 TW TW109103033A patent/TW202109840A/zh unknown
- 2020-02-17 CN CN202010098010.9A patent/CN112447901A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023115265A1 (zh) * | 2021-12-20 | 2023-06-29 | 华为技术有限公司 | 铁电存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202109840A (zh) | 2021-03-01 |
| US20210066448A1 (en) | 2021-03-04 |
| US11152456B2 (en) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI681549B (zh) | 立體記憶體件的源極接觸結構及該記憶體件的製造方法 | |
| US10242990B2 (en) | Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors | |
| US11729986B2 (en) | Ferroelectric memory device and method of forming the same | |
| TWI717528B (zh) | 半導體裝置 | |
| KR102628732B1 (ko) | 메모리 디바이스 및 그 형성 방법 | |
| US11695073B2 (en) | Memory array gate structures | |
| US12069863B2 (en) | Method of forming memory device comprising conductive pillars | |
| CN113488476A (zh) | 具有存储器的半导体结构及其形成方法 | |
| US11647635B2 (en) | Ferroelectric memory device and method of forming the same | |
| US11152456B2 (en) | Ferroelectric tunnel junction with internal gate | |
| KR20200066548A (ko) | 메모리 셀을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US20220367515A1 (en) | Ferroelectric memory device and method of forming the same | |
| US12051750B2 (en) | Memory array gate structures | |
| US20220285349A1 (en) | Memory Cell and Method | |
| US20240155845A1 (en) | Three-dimensional ferroelectric random access memory devices and methods of forming | |
| US20230328997A1 (en) | Ferroelectric memory device and method of forming the same | |
| KR102639002B1 (ko) | 강유전체 메모리를 포함하는 반도체 디바이스들 및 그 형성 방법들 | |
| TWI737308B (zh) | 用於電容匹配的積體電路及製造包括mfmis-fet的積體電路的方法 | |
| US20240008287A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240081077A1 (en) | Transistor, memory device and manufacturing method of memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210305 |