CN112424755A - 使用环回对存储器装置进行与协议独立的测试 - Google Patents

Abstract

描述了一种受测试的装置，其用于执行内置自测试以确定所述受测试的装置的一或多个组件的功能性。所述受测试的装置包含：存储位置，用以存储用于测试所述受测试的装置的测试的集合；数据产生器，用以基于所述测试的集合中的测试产生测试模式；发射单元，用以将所述测试模式发射到测试系统；接收器单元，用以从所述测试系统接收环回信号的集合，其中所述环回信号的集合表示所述测试模式；以及数据检查器，用以基于所述环回信号的集合确定所述受测试的装置的成功或失败。

Description

使用环回对存储器装置进行与协议独立的测试

相关申请的交叉参考

本申请主张2018年7月18日递交的第16/038,517号美国专利申请的权益，所述专利申请以引用的方式并入本文中。

技术领域

本发明大体上涉及存储器装置测试，且更确切地说，涉及用于使用环回测试存储器装置的与协议独立的方式。

背景技术

存储器子系统可以是存储系统，例如固态驱动器(SSD)，并且可以包含存储数据的一或多个存储器组件。存储器组件可以是例如非易失性存储器组件和易失性存储器组件。一般来说，主机系统可以利用存储器子系统以在存储器组件中存储数据且从存储器组件中检索数据。

测试系统通常用于在将存储器子系统运送到消费者之前确定这些存储器子系统是否是恰当地起作用/表现的。这些测试系统常规地被设计成包含受测试的装置(即，存储器子系统)的接口，包含受测试的装置的接口协议。因此，测试系统必须经配置以支持受测试的装置的协议。然而，实施测试系统以包含受测试的装置的不断地演进的协议可以是最终引起更加昂贵的测试系统的艰难的过程。

附图说明

根据下文给出的详细描述和本发明的各种实施例的附图，将更充分地理解本发明。然而，图式不应视为将本发明限制于特定实施例，而是仅用于解释和理解。

图1说明了根据本发明的一些实施例包含存储器子系统的实例测试环境。

图2示出了根据本发明的一些实施例使用测试系统的无源环回与测试系统耦合的存储器子系统的实例配置。

图3示出了根据本发明的一些实施例使用测试系统的无源环回在存储器子系统上执行自测试的实例方法的流程图。

图4示出了根据本发明的一些实施例使用测试系统的重新计时的环回与测试系统耦合的存储器子系统的实例配置。

图5A和5B示出了根据本发明的一些实施例使用测试系统的重新计时的环回在存储器子系统上执行自测试的实例方法的流程图。

图6示出了根据本发明的一些实施例使用存储器子系统的无源环回与测试系统耦合的存储器子系统的实例配置。

图7示出了根据本发明的一些实施例使用存储器子系统的重新计时的环回在存储器子系统上执行自测试的实例方法的流程图。

图8是本发明的实施例可在其中操作的实例计算机系统的框图。

具体实施方式

本发明的方面涉及用于存储器子系统的测试系统。存储器子系统在下文中也被称为“存储器装置”。存储器子系统的实例是存储系统，例如，固态驱动器(SSD)。在一些实施例中，存储器子系统是混合式存储器/存储装置子系统。一般来说，主机系统可以利用包含一或多个存储器组件的存储器子系统。主机系统可以提供将存储在存储器子系统处的数据且可以请求将从存储器子系统中检索的数据。

在运送到消费者之前，制造商使用测试系统执行存储器子系统的严格测试。确切地说，存储器子系统(在本文中有时被称作受测试的装置)经由存储器子系统的前端接口耦合到测试系统。举例来说，受测试的装置的前端接口可以是串行高级技术附件(SATA)接口、迷你SATA(mSATA)接口、外围组件互连高速(PCIe)接口、串行附接小型计算机系统接口(SCSI)(SAS)或非易失性存储器高速(NVMe)接口中的一个。测试系统可以包含互补前端接口以用于与受测试的装置通信，包含受测试的装置的前端接口的完整协议栈。测试系统通过经由前端接口施加测试刺激来确定受测试的装置的功能性和结构完整性。确切地说，受测试的装置加载有标准固件，其将在运送到消费者之后安装在受测试的装置上，并且测试系统模拟来自主机系统的典型命令/请求(例如，读取和写命令/请求)，其可以是在通过消费者的受测试的装置的使用期间遇到的。测试系统使用前端接口的完整协议栈将模拟命令/请求传递到受测试的装置。测试系统分析来自受测试的装置的对这些命令/请求的响应以确定受测试的装置的一或多个组件(例如，受测试的装置的前端接口)的功能性和/或结构完整性。因此，这些测试系统必须实施受测试的装置的前端接口的完整协议栈(例如，全部的硬件和软件/固件栈)。在一些情况下，测试工程师必须更新测试系统的协议栈，这是因为更新是针对前端接口的协议作出的。

进一步模拟来自主机系统的典型命令/请求以确定受测试的装置的功能性和/或结构完整性可以是时间密集的。也就是说，测试系统可能需要传递大量命令/请求到受测试的装置以确定受测试的装置的组件的性能。当前端接口的协议避免最坏情况符号和符号序列时这是尤其困难的，所述符号和符号序列由测试系统寻求以检测受测试的装置中的潜在的缺陷(即，前端接口的协议中的安全措施使得测试系统就计时和电压两者而言应力测试受测试的装置成为困难的)。基于协议中的安全措施，无法确保设想的测试操作/情境实际上由测试系统模拟。

本发明的方面通过指示/配置受测试的装置或测试系统使用环回来确定受测试的装置的组件的功能性和/或完整性解决了上述和其它缺陷。确切地说，受测试的装置耦合到测试系统，并且诊断学测试的集合加载到受测试的装置和测试系统中的一个上。测试的集合加载到其上的装置是发射装置，并且另一装置是接收装置，其将接收到的数据/信号环回到发射装置。举例来说，加载到受测试的装置上的测试可以指示受测试的装置(即，发射装置)产生测试模式并且将测试模式发射到测试系统(即，接收装置)。在测试系统中启用的环回将表示测试模式的信号的集合路由回到受测试的装置，其中最小量信号被测试模式处理或没有信号被测试模式处理。也就是说，受测试的装置和测试系统交换信号而不遵守协议或另一标准。受测试的装置可以在此后关于表示原始测试模式的信号处理和比较信号的接收到的集合以确定受测试的装置的前端接口的功能性和/或结构完整性。因为测试系统与受测试的装置之间的发射和环回是无论协议如何执行的，所以测试系统并未实施受测试的装置的协议并且受测试的装置并不需要遵守协议，包含更新测试系统以符合对协议的对应的更新。也就是说，受测试的装置可以发射测试模式以掩盖离群值情况或错误状况而不考虑将改变/校正这些发射的协议中的安全措施。以上实例仅是说明性的并且将在下文描述额外的实施例。

图1说明了根据本发明的一些实施例包含存储器子系统110的实例测试环境100。图1中所示的存储器子系统110可以是下文将更详细地描述的测试环境中的受测试的装置。存储器子系统110可包含介质，例如存储器组件112A到112N。存储器组件112A到112N可以是易失性存储器组件、非易失性存储器组件或此类组件的组合。在一些实施例中，存储器子系统110是存储系统。存储系统的实例是固态驱动器(SSD)。在一些实施例中，存储器子系统110是混合式存储器/存储子系统。一般来说，测试环境100可以包含用于测试存储器子系统110的测试系统120。举例来说，测试系统120可以将数据/信号发射到存储器子系统110且从存储器子系统110接收数据/信号。在一些实施例中，如下文将更详细地描述，测试系统120包含无源或有源环回122以用于将从存储器子系统110接收到的数据/信号路由回到存储器子系统110。替代地，存储器子系统110包含环回以用于将从测试系统120接收到的数据/信号路由回到测试系统120。在任一情况下，如下文将更详细地描述，信号沿环路/路由回发射/发端装置提供了用于以最小成本(就财务和实施方案/复杂度成本两者而言)测试存储器子系统110的技术。

测试系统120可以是计算装置，例如，桌上型计算机、膝上型计算机、网络服务器、移动装置，或包含存储器和处理装置此类计算装置。然而，在其它实施例中，测试系统120可以是电路和/或其它电气组件的无源集合(例如，印刷电路板上的电容器的集合)。测试系统120可以包含存储器子系统110或耦合到存储器子系统110，使得测试系统120可以将数据/信号发射到存储器子系统110且从存储器子系统110接收数据/信号。测试系统120可以经由存储器子系统110的物理前端接口121耦合到存储器子系统110。如本文中所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。物理前端接口121的实例包含但不限于，串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)等。前端接口121可以用于在测试系统120与存储器子系统110之间发射数据/信号。在正常操作期间，当存储器子系统110通过PCIe接口与主机系统耦合时，主机系统可以利用NVM高速(NVMe)接口来存取存储器子系统110的元件，包含存储器组件112A到112N。前端接口121可以提供接口以用于在存储器子系统110与主机系统之间传递控制、地址、数据和其它信号。

存储器组件112A到112N可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)类型快闪存储器。存储器组件112A到112N中的每一个可以包含存储器单元的一或多个阵列，所述存储器单元如单层级单元(SLC)或多层级单元(MLC)(例如，三层级单元(TLC)或四层级单元(QLC))。在一些实施例中，特定存储器组件可以包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每一个可以存储供主机系统使用的一或多个数据位(例如，数据块)。虽然描述了例如NAND类型快闪存储器的非易失性存储器组件，但是存储器组件112A到112N可以基于任何其它类型的存储器，例如，易失性存储器。在一些实施例中，存储器组件112A到112N可以是但不限于，随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁阻随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)，以及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可以执行就地写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112A到112N的存储器单元可以分组为存储器页或数据块，所述存储器页或数据块可以指用于存储数据的存储器组件的单元。

存储器系统控制器115(下文称为“控制器”)可以与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一合适的处理器。控制器115可以包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明的实例中，控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器经配置以存储指令以用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处理存储器子系统110与测试系统120之间的通信。在一些实施例中，本地存储器119可以包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但是在本发明的另一实施例中，存储器子系统110可不包含控制器115，且可替代地依靠外部控制(例如，由外部主机或由与存储器子系统110分开的处理器或控制器提供的)。

一般来说，当加载有消费者/主机固件时，控制器115可以从主机系统接收数据或操作，并且可以将命令或操作转换成指令或适当的命令以实现对存储器组件112A到112N的所需的存取。控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115可以进一步包含前端接口121以与主机系统和/或测试系统120通信。在与消费者的主机系统的正常操作期间，前端接口121可以将从主机系统接收到的命令转换成命令指令以存取存储器组件112A到112N以及将与存储器组件112A到112N相关联的响应转换成用于主机系统的信息。然而，当在测试模式中操作时(例如，当加载有诊断固件/软件而不是消费者定向的固件/软件时)，前端接口121可以避免在发射到测试系统120的数据/信号上执行的转换。

存储器子系统110还可以包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可以从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。

在一些实施例中，存储器子系统110包含自测试组件113，所述自测试组件存储用于测试存储器子系统110的测试的集合，包含测试存储器子系统110的前端接口121。如图1中所示，控制器115可以包含处理器117(即，处理装置)，所述处理器经配置以执行存储在本地存储器119中的指令以用于执行本文中所描述的操作，包含自测试组件113的操作(例如，存储在自测试组件113中或以其它方式与自测试组件113相关联的测试的操作)。

自测试组件113结合在测试系统120(即，环回122)或存储器子系统110的前端接口121中的任一者中的环回可以减少测试系统120的花费；减小测试系统120的复杂度，包含响应于对存储器子系统110的更新的更新测试系统120的复杂度；减少用于测试存储器子系统110的时间；提供跨越产品家族的一致的测试方法(例如，用于不同类型或版本的存储器子系统110)；以及在大批量制造中启用完整信号完整性测试来确定抖动和电压边界。下文描述了关于自测试组件113和环回的操作的其它细节。

图2示出了根据一个实施例与测试系统120耦合的存储器子系统110的实例配置。如图2中所示，存储器子系统110的自测试组件113包含数据产生器202和数据检查器204。使用数据产生器202和数据检查器204，自测试组件113可以执行一或多个测试以用于确定存储器子系统110的一或多个组件的功能性和/或性能。举例来说，测试可以改变测试数据模式以尝试诱发最坏情况抖动和电压信令情境以确定存储器子系统110中的缺陷。为了实现此目标，每个测试可以包含待通过受测试的装置(即，存储器子系统110)执行的操作的集合、数据收集程序(例如，在操作的集合的执行期间进行收集的数据点)，以及分析标准(例如，在收集到的数据点上执行比较以用于确定测试的成功或失败)。举例来说，除了用于启用/停用或以其它方式配置存储器子系统110或测试系统120的组件的各种操作之外，测试的操作的集合可以包含数据产生器202产生一或多个测试模式。在一些实施例中，通过数据产生器202产生的测试模式存储在寄存器或存储器子系统110的另一存储位置中，等待发射到测试系统120。举例来说，在产生之后，从存储器子系统110的寄存器检索测试模式以供前端接口121的串行器206处理。串行器206将最初以数据结构表示的测试模式串行化成位或字节的串行化的集合。前端接口121的发射(TX)单元208处理串行化的数据以用于发射到测试系统120。如所示出，发射单元208是包含两个互补输出信号的差分接口，所述输出信号由测试系统120接收。然而，在其它实施例中，代替图2中所示的差分信令技术使用单端信令技术。

在图2中所示的实施例中，测试系统120包含无源环回210以用于从前端接口121的发射单元208接收到的信号。无源环回210将串行化的数据馈送回到存储器子系统110的前端接口121。确切地说，无源环回210将表示串行化的数据的环回信号的集合馈送到前端接口121的接收器(RX)单元212。

如图2中所示，在一些实施例中，在表示串行化的数据的环回信号的集合上执行均衡和/或重新计时。也就是说，均衡单元214在表示串行化的数据的环回信号的集合上执行连续时间线性均衡(CTLE)以产生经均衡的信号的集合。如本文中所使用，CTLE是减弱低频信号成分、放大尼奎斯特频率周围的成分并且滤出较高频率的线性滤波器。可以调节CTLE增益以优化低频率减弱与高频率放大的比率。在一些实施例中，通过决策反馈均衡(DFE)执行CTLE以优化通过均衡单元214执行的CTLE。

在通过均衡单元214处理之后，时钟数据恢复(CDR)单元216在经均衡的信号的集合上执行CDR以提取计时信息并且产生重新计时的信号的集合。重新计时的信号可以由并行器218处理以揭示表示并行化的数据的符号/数据的集合。此后并行化的数据可以被传递到数据检查器204以确定存储器子系统110是否已经通过当前测试。举例来说，如上文所指出，每个测试可以包含数据收集程序(例如，基于并行化的数据进行收集的数据点)的集合以及分析标准(例如，在收集到的数据点上执行比较以用于确定测试的成功或失败)的集合。举例来说，使用通过数据产生器202产生的原始测试模式，数据检查器204可以确定位错误率(BER)并且针对BER阈值比较此BER以确定存储器子系统110相对于测试的成功或失败。测试的结果(例如，成功/失败指示符和/或测试的结果的另一定量)可以存储在存储器子系统110中(例如，在存储器子系统110的寄存器中)以用于由测试系统120或另一装置进行检索。举例来说，在一些实施例中，与测试系统120分开的测试装置经由与无源环回210分开的串联连接而连接到存储器子系统110，使得测试装置可以存取其中存储测试的结果的存储器子系统110中的位置。

图3是根据本发明的一些实施例使用测试系统120的无源环回210在存储器子系统110上执行自测试的实例方法300的流程图。方法300可以通过处理逻辑来执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300通过图2的自测试组件113和/或无源环回210执行。虽然以特定顺序或次序来示出，但是除非另外规定，否则可以修改所述过程的次序。因此，所说明的实施例应仅作为实例来理解，且所说明的过程可以不同次序执行，并且一些过程可以并行执行。另外，在各种实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。因此，其它过程流程是可能的。

如图3中所示，方法300在操作302处开始，其中存储器子系统110的处理装置将测试的集合加载到存储器子系统110上。举例来说，装置可以经由与测试系统120的无源环回210分开的连接而连接到存储器子系统110。装置可以与测试系统120分开并且可以将测试的集合传递到存储器子系统110以用于存储在存储器子系统110的位置中(例如，本地存储器119)。每个测试可以数据结构的集合表示并且可以包含待通过受测试的装置(即，存储器子系统110)执行的操作的集合、数据收集程序(例如，在操作的集合的执行期间待产生的数据和/或待收集的数据点)，以及分析标准(例如，在收集到的数据点上执行的比较以用于确定测试的成功或失败)。

在操作304处，存储器子系统110的处理装置执行对应于正在执行的当前测试的操作的集合。出于说明的目的，在操作302处将关于最初加载在存储器子系统110上的测试的集合中的单个测试描述方法300。然而，可以针对操作302的测试的集合中的每个测试执行方法300的剩余的操作(例如，操作304-320)。

在一个实施例中，除了用于启用/停用或以其它方式配置存储器子系统110的组件的各种操作之外，测试的操作的集合包含数据产生器202产生一或多个测试模式。出于说明的目的，关于方法300描述的实例/当前测试包含通过数据产生器202产生测试模式。如上文所描述，测试可以改变测试模式以尝试诱发最坏情况抖动和电压信令情境以确定存储器子系统110中的缺陷。

在操作306处，存储器子系统110的处理装置串行化来自操作304的测试模式以产生串行化的数据。举例来说，从存储器子系统110的寄存器检索测试模式以供前端接口121的串行器206处理。串行器206串行化测试模式以产生串行化的数据(例如，位或字节的串行化的集合)。

在操作308处，存储器子系统110的处理装置将串行化的数据发射到测试系统120。举例来说，前端接口121的发射单元208产生互补的输出信号，其由发射单元208发射到测试系统120。在此实例中，互补的输出信号表示串行化的数据。此外，执行发射到测试系统120而不遵从测试系统与存储器子系统110之间的共享的协议。确切地说，表示串行化的数据的互补的输出信号是根据对应的测试设置的电信号且没有到测试系统120的材料显著性。

在操作310处，存储器子系统110的处理装置从测试系统120接收串行化的数据。举例来说，测试系统120包含如图2中所示的无源环回210。无源环回210将表示串行化的数据的环回信号的集合馈送回到存储器子系统110的前端接口121。确切地说，无源环回210将表示串行化的数据的环回信号的互补的集合馈送到前端接口121的接收器单元212。

在操作312处，存储器子系统110的处理装置在从测试系统120接收到的串行化的数据上执行均衡以产生经均衡的信号的集合。举例来说，均衡单元214可以结合DFE在表示串行化的数据的信号的集合上执行CTLE以产生经均衡的信号的集合。

在操作314处，存储器子系统110的处理装置执行经均衡的信号的集合的重新计时以产生重新计时的信号的集合。举例来说，CDR单元216在经均衡的信号的集合上执行CDR以提取由CDR单元216使用的计时信息以产生重新计时的信号的集合。

在操作316处，存储器子系统110的处理装置执行重新计时的信号的集合的并行化以产生并行化的数据。举例来说，并行器218执行来自操作312的重新计时的信号的集合的并行化以产生并行化的数据。

在操作318处，存储器子系统110的处理装置基于并行化的数据确定存储器子系统110是否通过当前测试。举例来说，如上文所指出，每个测试可以包含数据收集程序(例如，基于并行化的数据进行收集的数据点)的集合以及分析标准(例如，在收集到的数据点上执行比较以用于确定测试的成功或失败)的集合。举例来说，知晓原始测试模式，数据检查器204确定原始测试模式与并行化的数据之间的位错误率(BER)并且比较此BER与BER阈值以确定存储器子系统110相对于测试的成功或失败。在当前测试的BER高于阈值时，存储器子系统110使测试失败。相比之下，在当前测试的BER小于或等于阈值时，存储器子系统110通过测试(即，测试成功)。在操作318处测试的结果(例如，通过/失败指示符和/或测试的结果的另一定量)可以存储在存储器子系统110中(例如，在存储器子系统110的寄存器中)以用于由测试系统120或另一装置进行检索。举例来说，另一测试装置可以经由与无源环回210分开的连接而连接到存储器子系统110，使得测试装置可以存取存储器子系统110中存储测试的结果的位置。

如上文所描述，图2中所示的存储器子系统110和测试系统120的配置提供了并不需要测试系统120支持/实施存储器子系统110的协议的低成本(就财务和实施方案/复杂度成本两者而言)测试环境。确切地说，仅需要测试系统120来提供电力和对应的无源电路系统以支持无源环回210。

图4示出了根据另一实施例与测试系统120耦合的存储器子系统110的实例配置。与其中采用无源环回210的图2中所示的配置相比，图4中所示的配置、实施例采用重新计时的环回402(即，有源/动态环回)。也就是说，表示从存储器子系统110接收到的串行化的数据的信号的集合在被返回到存储器子系统110之前由测试系统120处理。举例来说，如图4中所示，表示测试模式的串行化的数据的信号的集合由接收器404接收到、由均衡单元406(例如，CTLE和/或DFE)均衡，并且在经由重新计时的环回402和发射器410返回到存储器子系统110之前由CDR单元408重新计时。在一个实施例中，用于测试的操作的集合可以包含在测试系统120中启用重新计时的环回402(例如，存储器子系统110将命令发射到测试系统120以启用重新计时的环回402)。在此实施例中，当在测试系统120中启用重新计时的环回402时，停用测试系统120的一或多个其它组件以防止在发射/环回路径上的数据/信号的碰撞。举例来说，响应于启用重新计时的环回402，停用测试系统120的并行器412、处理电路系统414和串行器416。当停用重新计时的环回402时，来自CDR单元408的重新计时的信号由测试系统120的并行器412、处理电路系统414和串行器416处理。

虽然重新计时的环回402示出为在并行器412之前开始并且在串行器416之后延伸，但是在其它实施例中，重新计时的环回402可以在并行器412之后延伸并且在串行器416之前延伸使得来自CDR单元408的重新计时的信号由并行器412并行化并且由串行器416重新串行化。因此，在不同实施例中可以移动重新计时的环回402的放置。

图5A和图5B示出了根据本发明的一些实施例使用测试系统120的重新计时的环回402在存储器子系统110上执行自测试的实例方法500的流程图。方法500可以通过处理逻辑来执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法500通过图4的自测试组件113和/或重新计时的环回402执行。虽然以特定顺序或次序来示出，但是除非另外规定，否则可以修改所述过程的次序。因此，所说明的实施例应仅作为实例来理解，且所说明的过程可以不同次序执行，并且一些过程可以并行执行。另外，在各种实施例中可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流程是可能的。

在一些实施例中，方法500的操作502-508相应地类似于方法300的操作302-308。因此，方法500以类似于方法300的方式产生串行化的数据以用于发射到测试系统120。虽然类似，但是操作502-508可以包含与操作302-308相比的差异。举例来说，因为无法被停用/启用的无源环回不再被测试系统120采用(例如，无源环回210并未由测试系统120使用)，所以在一些实施例中，在操作504处执行的测试的操作的集合中的一或多个操作包含在测试系统120中启用重新计时的环回402。

在操作510处，测试系统120的处理装置从存储器子系统110接收串行化的数据。举例来说，存储器子系统110将表示串行化的数据的互补信号馈送到测试系统120的前端接口414的接收器单元404。

在操作512处，测试系统120的处理装置在从存储器子系统110接收到的串行化的数据上执行均衡以产生经均衡的信号的第一集合。举例来说，均衡单元406结合DFE在表示串行化的数据的信号的集合上执行CTLE以产生经均衡的信号的第一集合。

在操作514处，测试系统120的处理装置执行经均衡的信号的第一集合的重新计时以产生重新计时的信号的第一集合。举例来说，CDR单元408在经均衡的信号的第一集合上执行CDR以提取由CDR单元408使用的计时信息以产生重新计时的信号的第一集合。

在操作516处，测试系统120的处理装置使用重新计时的环回402将重新计时的信号的第一集合馈送到存储器子系统110。确切地说，测试系统120包含如图4中所示的重新计时的环回402。重新计时的环回402将重新计时的信号的集合馈送回到存储器子系统110的接收器单元212。

在操作518处，存储器子系统110的处理装置从测试系统120接收重新计时的信号的集合。举例来说，如上文所指出，测试系统120的重新计时的环回402将重新计时的信号的第一集合馈送到存储器子系统110的接收器单元212。

在操作520处，存储器子系统110的处理装置在从测试系统120接收到的重新计时的信号的第一集合上执行均衡以产生经均衡的信号的第二集合。举例来说，均衡单元214结合DFE在重新计时的信号的第一集合上执行CTLE以产生经均衡的信号的第二集合。

在操作522处，存储器子系统110的处理装置执行经均衡的信号的第二集合的重新计时以产生重新计时的信号的第二集合。举例来说，CDR单元216在经均衡的信号的第二集合上执行CDR以提取由CDR单元216使用的计时信息以产生重新计时的信号的第二集合。

在操作524处，存储器子系统110的处理装置执行重新计时的信号的新的集合的并行化以产生并行化的数据。举例来说，并行器218执行来自操作522的重新计时的信号的新的集合的并行化以产生并行化的数据。

在操作526处，存储器子系统110的处理装置基于并行化的数据确定存储器子系统110是否通过当前测试。在一些实施例中，操作526以与方法300的操作318类似或相同的方式执行。

图6示出了根据另一实施例与测试系统120耦合的存储器子系统110的实例配置。与其中采用测试系统120中的环回的图2和图4中所示的配置相比，图6中的配置采用了存储器子系统110中的环回。确切地说，重新计时的环回402位于图6中的存储器子系统110中而不是如图4中所示的测试系统120中。因此，测试的集合替代地存储在测试系统120中，使得测试的集合的对应的操作由测试系统120而不是存储器子系统110执行/起始。举例来说，如图6中所示，测试组件606的数据产生器602产生被传递到串行器416的测试模式。串行器416将最初以数据结构表示的测试模式串行化成位或字节的串行化的集合。测试系统120的前端接口414的发射(TX)单元410处理串行化的数据以用于发射到存储器子系统110。表示测试模式的串行化的数据的信号的集合由接收器212接收到、由均衡单元214(例如，CTLE和/或DFE)均衡，并且在经由存储器子系统110的重新计时的环回402和发射器208返回到测试系统120之前由CDR单元216重新计时。在一个实施例中，用于测试的操作的集合包含在存储器子系统110中启用重新计时的环回402(例如，测试系统120将命令发射到存储器子系统110以启用重新计时的环回402)。在此实施例中，当在存储器子系统110中启用重新计时的环回402时，停用存储器子系统110的一或多个其它组件以防止在发射/环回路径上的数据/信号的碰撞。举例来说，响应于启用重新计时的环回402，停用存储器子系统110的并行器218、处理电路系统608和串行器206。当停用重新计时的环回402时，来自CDR单元216的重新计时的信号由存储器子系统110的并行器218、处理电路系统608和串行器206处理。

虽然重新计时的环回402示出为在并行器218之前开始并且在串行器206之后延伸，但是在其它实施例中，重新计时的环回402可以在并行器218之后延伸并且在串行器206之前延伸使得来自CDR单元216的重新计时的信号由并行器218并行化并且由串行器206重新串行化。因此，在存储器子系统110的不同实施例中可以移动重新计时的环回402的放置。

起始测试的上述测试系统120确保了测试模式/信号始终遍及受测试的装置应用。确切地说，一些受测试的装置(例如，一些存储器子系统110)可能无法输出由特定测试指示的模式/信号。因此，无法保证测试将始终遍及受测试的装置进行。相比之下，通过测试系统120起始测试，测试工程师可以确保测试系统120能够输出由测试指示的模式/信号，使得测试遍及受测试装置均匀地执行。

在一些实施例中，使用图7中所示的存储器子系统110和测试系统120的配置可执行类似于方法300的方法。举例来说，图7示出了基于方法300的实例方法700。如图7中所示，对于操作702-718，方法700颠倒存储器子系统110和测试系统120作用者以在存储器子系统110上执行测试。

图8说明计算机系统800的实例机器，在所述实例机器内可以执行用于使所述机器执行本文中所论述的方法中的任何一或多个的指令的集合。在一些实施例中，计算机系统800对应于耦合到存储器子系统(例如，图1的存储器子系统110)的测试系统(例如，图1的测试系统120)或者可以用于执行控制器的操作(例如，以执行操作系统以执行对应于图1的自测试组件113的操作)。在替代实施例中，机器可以连接(例如，网络连接)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。

机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的集合的任何机器。此外，尽管说明单个机器，但是还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。

实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统818，它们经由总线830彼此通信。

处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元，或类似者。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器，或类似者。处理装置802经配置以执行用于执行本文中所论述的操作和步骤的指令826。计算机系统800可以进一步包含网络接口装置808以在网络820上通信。

数据存储系统818可以包含机器可读存储媒体824(也被称为计算机可读媒体)，其上存储有体现本文中所描述的方法或功能中的任何一或多个的指令826的一或多个集合或软件。指令826也可以在其由计算机系统800执行期间完全地或至少部分地驻留在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。在一些实施例中，机器可读存储媒体824、数据存储系统818和/或主存储器804对应于图1的存储器子系统110。

在一个实施例中，指令826包含用于实施对应于自测试组件(例如，图1的自测试组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体824示出为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多个指令的集合的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令的集合且使得机器执行本发明的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。

已就计算机存储器内的数据位的操作的算法和符号表示而言呈现了之前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是引起所期望的结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。已经证明有时候，主要出于通用的原因，将这些信号称为位、值、元件、符号、字符、术语、数目或类似者是方便的。

然而，应牢记，所有这些和类似术语应与适当的物理量相关联，且仅仅是应用于这些量的方便标记。本发明可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本发明还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。举例来说，计算机系统或其它数据处理系统(例如，控制器115)可响应于其处理器执行存储器或其它非暂时性机器可读存储媒体中所含的计算机程序(例如，指令的序列)而执行计算机实施的方法300、500和700。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或其可以证明构造用于执行所述方法的更加专业化的设备是方便的。将如下文描述中所阐述的那样来呈现各种各样的这些系统的结构。另外，不参考任何特定编程语言来描述本发明。将了解，可以使用各种各样的编程语言来实施如本文中所描述的本发明的教示。

本发明可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本发明的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，已参考本发明的特定实例实施例描述了本发明的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本发明的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，应在说明性意义而非限制性意义上看待说明书和图式。

Claims (15)

1.一种受测试的装置，其用于执行内置自测试以确定所述受测试的装置的一或多个组件的功能性，所述受测试的装置包括：

存储位置，用以存储用于测试所述受测试的装置的测试的集合；

数据产生器，用以基于所述测试的集合中的测试产生测试模式；

发射单元，用以将所述测试模式发射到测试系统；

接收器单元，用以从所述测试系统接收环回信号的集合，其中所述环回信号的集合表示所述测试模式；以及

数据检查器，用以基于所述环回信号的集合确定所述受测试的装置的成功或失败。

2.根据权利要求1所述的受测试的装置，其中所述测试的集合中的每个测试包含待通过所述受测试的装置执行的操作的集合。

3.根据权利要求2所述的受测试的装置，其中用于所述测试的集合中的所述测试的所述操作的集合包含产生所述测试模式。

4.根据权利要求2和3中任一权利要求所述的受测试的装置，其中用于所述测试的集合中的所述测试的所述操作的集合包含将环回启用信号发射到所述测试系统以在所述测试系统中启用环回，使得所述测试系统将表示所述测试模式的所述环回信号的集合路由到所述受测试的装置。

5.根据权利要求1到4中任一权利要求所述的受测试的装置，其进一步包括：

均衡单元，用以用于均衡从所述测试系统接收到的所述环回信号的集合以产生经均衡的信号的集合；以及

时钟数据恢复单元，用以重新计时所述经均衡的信号的集合以产生重新计时的信号的集合。

6.根据权利要求5所述的受测试的装置，其中所述数据检查器基于所述重新计时的信号的集合确定所述受测试的装置针对所述测试的成功或失败。

7.根据权利要求1到6中任一权利要求所述的受测试的装置，其中所述测试模式被发射到所述测试系统而不遵从所述测试系统与所述受测试的装置之间的协议。

8.一种确定受测试的装置的功能性的测试系统，所述测试系统包括：

接收器单元，用以从所述受测试的装置接收数据；

发射单元，用以将数据发射到所述受测试的装置；以及

用于环回的装置，用以将所述接收器单元耦合到所述发射单元，其中启用所述用于环回的装置以从所述接收器单元到所述发射单元传递环回信号的集合使得所述环回信号的集合经由所述发射单元被传递到所述受测试的装置，所述环回信号的集合基于从所述受测试的装置接收到的测试信号的集合并且表示用于测试所述受测试的装置的组件的测试模式。

9.根据权利要求8所述的测试系统，其进一步包括：

均衡单元，用于均衡从所述受测试的装置接收到的所述测试信号的集合以产生经均衡的信号的集合；以及

时钟数据恢复单元，用以重新计时所述经均衡的信号的集合以产生重新计时的信号的集合。

10.根据权利要求9所述的测试系统，其中所述环回信号的集合是所述重新计时的信号的集合。

11.根据权利要求8到10中任一权利要求所述的测试系统，其中所述用于环回的装置是将所述接收器单元耦合到所述发射单元的无源电路。

12.根据权利要求11所述的测试系统，其中所述无源电路是电容器的集合。

13.根据权利要求11所述的测试系统，其中所述环回信号的集合是所述测试信号的集合。

14.根据权利要求8到13中任一权利要求所述的测试系统，其进一步包括：

处理电路系统的集合，用于处理从所述受测试的装置接收到的发射，其中所述测试系统经配置以接收环回启用信号以启用所述用于环回的装置使得来自所述受测试的装置的所述测试信号的集合避开所述处理电路系统的集合，其中所述测试系统经配置以接收环回停用信号以停用所述环回使得来自所述受测试的装置的所述测试信号的集合由所述处理电路系统的集合处理。

15.根据权利要求8到14中任一权利要求所述的测试系统，其中所述受测试的装置是包含存储器组件的集合以存储数据的存储器子系统。

Images